【課題】比較器に対して最適な同相電圧を与えることによって、動作速度の向上を図る。
【解決手段】比較器１と、前記比較器の応答速度を判定する判定器２と、前記判定器の判定結果に従って、前記比較器の応答速度の遅延を低減するように、前記比較器の複数の入力における同相電圧を制御する電圧制御器３と、を有し、電圧比較回路１００は、電圧比較器（比較器）１，判定器２および電圧制御器３を有する。比較器１は、差動の入力信号Ｖip，Ｖimの高低を比較し、判定器２は、比較器１の動作の遅速を判定して電圧制御器３を制御し、電圧制御器３は、判定器２の出力に従って、入力信号Ｖip，Ｖimの同相電圧（コモン電圧）を制御する。なお、クロック発生器２００は、電圧比較回路１００における比較器１および判定器２に対するクロックを発生する。 （もっと読む）

【課題】モータ駆動電流のモード切り替えに伴って発生するノイズによる誤動作を防止することのできるコンパレータ回路を提供する。
【解決手段】実施形態のコンパレータ回路は、基準電圧生成部１が、設定電流に相当する基準電圧Ｖｒｅｆを生成し、比較部２が、モータ駆動電流に応じて変化する検出電圧Ｖｒｓと基準電圧Ｖｒｅｆとを比較する。このコンパレータ回路は、比較制御部３が、モータ駆動電流の制御モードがＣｈａｒｇｅモードに切り替えられたときの一定期間、比較制御信号ＣＮＴを出力し、電圧変更制御部４が、比較制御信号ＣＮＴが出力されたときに、基準電圧Ｖｒｅｆの電圧値を変更する。 （もっと読む）

【課題】コンパレータのオフセット補正装置において、ノイズの影響などに起因して、入力しようとしている電圧と実際入力されている電圧との間に差異がある場合にも、正常に閾値オフセット量を補正する。
【解決手段】コンパレータ２０１のオフセット補正に際しては、開放スイッチ２０５を開き、短絡スイッチ２０４を閉じる。この状態において、制御部２０３はコンパレータ２０１に対して、２つの入力端子に入力される同一値のリファレンス電圧同士を比較する動作を複数回繰り返させる。フィルタ２０２は前記複数回の比較結果を平滑化した頻度信号を出力する。前記制御部２０３は、前記フィルタ２０２からの頻度信号に基づいて、コンパレータ２０１での複数回の比較結果のハイレベルとローレベルとの比率が５０％になるように、閾値制御信号をコンパレータ２０１に出力する。 （もっと読む）

【課題】短い判定時間を実現して高速化を図り、また高感度化も同時に実現する。
【解決手段】ノードＮ１，Ｎ２の間に２個のインバータを逆並列接続した正帰還部１と、正帰還部１への電源供給を行う電源用トランジスタＭＰ３，ＭＮ３と、ノードＮ１，Ｎ２を正電源端子ＶＤＤに個々に接続するリセット用トランジスタＭＰ４，ＭＰ５と、入力電圧に比例して内部抵抗を減少させる入力用トランジスタＭＮ６，ＭＮ７と、入力用トランジスタＭＮ６，ＭＮ７をノードＮ１，Ｎ２と接地ＧＮＤとの間に個々に接続する判定用トランジスタＭＮ４，ＭＮ５と、ノードＮ１，Ｎ２に入力側がそれぞれ接続されたインバータＩＮＶ１，ＩＮＶ２とを備える。 （もっと読む）

【課題】比較演算増幅回路やＡＤ変換回路において、回路規模や消費電力のさらなる低減を図る。
【解決手段】サンプルホールド回路５０３では、複数のサンプルホールド回路と信号選択回路により、ＡＤ変換対象の差動アナログ信号対について、ホールドモード時の出力信号対を時分割で出力するようにする。フォールディング方式を採らないＡＤ変換においては、比較演算増幅回路５０１は、時分割で供給される複数の出力信号対について、信号選択回路により複数の差動基準信号対を時分割で扱うように切り替えながら、各出力信号対と各差動基準信号対の差を各差動増幅回路で増幅することで複数の増幅出力信号対を時分割で出力するようにする。デジタルデータ取得部６は、時分割で供給される複数の増幅出力信号対の差をそれぞれ２値化することでデジタルデータを取得する。 （もっと読む）

【課題】高速動作を行うことができるコンパレータを提供する。
【解決手段】コンパレータは、差動増幅回路１１と、差動増幅回路の出力端子に接続され、差動増幅回路の出力を反転増幅する第１の反転増幅回路１２，１４と、第１の反転増幅回路の出力を反転増幅する第２の反転増幅回路１３，１５と、第２の反転増幅回路の出力をラッチするラッチ回路１６とを備え、差動増幅回路の出力に低増幅率、低出力インピーダンスの第１、第２の反転増幅回路を接続し、後段のラッチ回路に入力する二つの信号の電位差を高速に増幅することができ、コンパレータ回路の高速動作を可能とした。 （もっと読む）

【課題】差動伝送方式の信号伝送回路の消費電力を低減する。
【解決手段】電源電位Ｖｔｅｒｍが供給される電源配線とグランド電位ＧＮＤが供給される電源配線との間に直列接続された差動出力回路１０，２０，３０及び定電流源４を備える。このように、一つの定電流源４が３つの差動出力回路１０，２０，３０に対して共用されており、差動出力回路１０の動作に用いられた電流Ｉは差動出力回路２０の動作に再利用され、さらに、差動出力回路２０の動作に用いられた電流Ｉは差動出力回路３０の動作に再利用される。これにより、Ｖｔｅｒｍ×Ｉの消費電力で３つの差動出力回路１０，２０，３０を動作させることが可能となるため、全体的な消費電力が１／３に低減される。 （もっと読む）

【課題】消費電力が少ないコンパレータ回路を提供する。
【解決手段】本発明のコンパレータ回路は、比較対象となる信号を入力する差動対トランジスタ（Ｍ１，Ｍ２）とカレントミラー負荷回路（Ｍ３，Ｍ４，Ｍ５，Ｍ６）から構成される差動増幅回路と、カレントミラー負荷回路から、比較対象信号の大小関係に応じて出力される差動出力信号を増幅する為に、一方の入力が他方の出力となるように構成された反転増幅器で構成したラッチ回路と、差動増幅回路の信号を等化するための等化用トランジスタ（Ｍ９）と、反転増幅器を動作させるトランジスタ（Ｍ１０）と、反転増幅器の動作中に電源電位ＶＤＤから接地電位に流れる電流を低減させる定電流源回路を備えて構成されている。 （もっと読む）

【課題】たとえば非接触形ＩＣカードの読取信号などのように、クロック信号に２値信号が重畳しており、しかもノイズが混入するような入力信号を適切に処理するための信号処理回路構成を簡単化する。
【解決手段】逆並列接続のダイオードＤ1 、Ｄ2 を介して入力信号Ｓ1 を非反転入力端子に入力させる比較器１１と、非反転入力端子に接続する片端接地のコンデンサＣとを設け、比較器１１の反転入力端子には、入力信号Ｓ1 を分岐入力させる。 （もっと読む）

【課題】高速変換に適したフラッシュ型ＡＤコンバータに使用することができるダイナミック・コンパレータを提供する。
【解決手段】ダイナミック・コンパレータは静止電流が全く流れず、低消費電力動作に最適な回路構成である。リニア領域で動作するＮチャネル・トランジスタ１、２、３、４は抵抗値の大きさに応じたラッチ動作を行なうが、ラッチの時定数を微調整可能であるので、遅延時間のばらつき、素子（閾値電圧）のばらつきによるオフセットの影響によって劣化するビット・エラー・レートを改善することができる。 （もっと読む）

【課題】従来の比較回路は、出力信号の変化が次段に伝達されるまでの伝達遅延が大きく高速化が困難である問題があった。
【解決手段】本発明にかかる比較回路は、複数の入力に基づき複数の出力を行う複数の第１の増幅回路１１〜１３と、複数の入力に基づき一つの出力を行う第２の増幅回路１４とを多段接続した比較回路であって、複数の第１の増幅回路１１〜１３のうち少なくとも１つは、制御信号に応じて増幅率と出力インピーダンスとが切り替わるものである。 （もっと読む）

【課題】低電圧で動作できるし、３コードディザリングを防止できる位相補間回路及びそれによる位相補間信号の発生方法を提供する。
【解決手段】互いに異なった位相を有する少なくとも２つの入力信号を受信して、前記入力信号の間に存在する特定位相を有する位相補間信号を出力する位相補間回路において、出力ノードを電源電圧レベルでプリチャージさせた状態において、前記２つの入力信号のうち第１入力信号が入力されると、第１補間制御信号により前記出力ノードをディスチャージさせ、以後に前記２つの入力信号中で残りの入力信号の第２入力信号が入力されると、第２補間制御信号により追加的に前記出力ノードをディスチャージさせる補間部と、前記補間部の出力ノードの電圧レベルと基準電圧レベルとを比較してこれに対応される比較信号を出力する比較部と、前記比較部の出力信号に応じてこれに対応される短パルスを発生させる短パルス発生部と、を備える。 （もっと読む）