比較演算増幅回路、AD変換回路、電子機器
【課題】比較演算増幅回路やAD変換回路において、回路規模や消費電力のさらなる低減を図る。
【解決手段】サンプルホールド回路503では、複数のサンプルホールド回路と信号選択回路により、AD変換対象の差動アナログ信号対について、ホールドモード時の出力信号対を時分割で出力するようにする。フォールディング方式を採らないAD変換においては、比較演算増幅回路501は、時分割で供給される複数の出力信号対について、信号選択回路により複数の差動基準信号対を時分割で扱うように切り替えながら、各出力信号対と各差動基準信号対の差を各差動増幅回路で増幅することで複数の増幅出力信号対を時分割で出力するようにする。デジタルデータ取得部6は、時分割で供給される複数の増幅出力信号対の差をそれぞれ2値化することでデジタルデータを取得する。
【解決手段】サンプルホールド回路503では、複数のサンプルホールド回路と信号選択回路により、AD変換対象の差動アナログ信号対について、ホールドモード時の出力信号対を時分割で出力するようにする。フォールディング方式を採らないAD変換においては、比較演算増幅回路501は、時分割で供給される複数の出力信号対について、信号選択回路により複数の差動基準信号対を時分割で扱うように切り替えながら、各出力信号対と各差動基準信号対の差を各差動増幅回路で増幅することで複数の増幅出力信号対を時分割で出力するようにする。デジタルデータ取得部6は、時分割で供給される複数の増幅出力信号対の差をそれぞれ2値化することでデジタルデータを取得する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、比較演算増幅回路、AD変換回路、電子機器に関する。より詳細には、2種の信号を比較・増幅して出力する比較演算増幅回路、アナログ信号をデジタルデータに変換するAD変換回路、AD変換回路の仕組みを利用する記録再生装置を始めとする電子機器に関する。
【背景技術】
【0002】
記録再生装置を始めとする各種の電子機器においては、2種の信号を比較・増幅して出力する比較演算増幅回路や、アナログ信号をデジタルデータに変換するAD変換回路を用いることがある。
【0003】
AD変換方式としては、回路規模や処理速度(高速化)や分解能などの観点から様々な方式が考えられているが、一例として、並列型(フラッシュ型)のAD変換回路が知られている。並列型のAD変換回路は、アナログ入力電圧を複数の基準電圧とクロック信号に従って一斉に比較を行なうことでアナログ入力電圧に対応するデジタルデータを取得するものである。
【0004】
並列型のAD変換回路は、基本的な構成として、ビット分解能の2のべき乗個の比較演算増幅回路を用いて回路が構成されている。そのため、ビット数が増えると回路規模や消費電力が膨大になる難点がある。
【0005】
たとえば、並列型のAD変換回路では、アナログ入力信号と複数の基準電位とを比較演算増幅回路を用いて比較し、アナログ信号が基準電位より低ければ差動分で負、高ければ差動分で正となる、あるゲインで入力信号に追従したアナログ差動信号(ゼロクロス信号や増幅出力信号対と呼ぶ)を生成する。そして、増幅出力信号対の差をコンパレータおよびラッチ回路を用いて2値化する(正負判別を行なう)ことにより、その基準電位の分解能に応じたデジタルコードへの変換を行なう。
【0006】
この比較演算増幅回路、コンパレータ、ラッチ回路は分解能が細かくなるほどその回路の素子数も増大する。また、プロセスの微細化に伴う低電圧化によって、その分解能はより細かい電圧となり、高精度な比較演算増幅回路・コンパレータ・ラッチ回路が必要となる。さらに、高速動作を実現させるためにも面積・電力は増大してしまう。
【0007】
このような問題を解決するために、様々な技術が提案されているが、一例として、特許文献1,2に記載のAD変換回路が知られている。
【0008】
【特許文献1】特開2007−189519号公報
【特許文献2】特公平07−061018号公報
【0009】
特許文献1に記載の仕組みは、特許文献2に記載のフォールディング方式を採用した構成であり、アナログ信号を、折返し演算回路を用いることで複数回折り返し、その折り返した分、回路規模や消費電力を、基本的な構成に比べて少なくするものである。
【発明の開示】
【発明が解決しようとする課題】
【0010】
しかしながら、比較演算増幅回路や並列型のAD変換回路では、回路規模や消費電力の各側面において、さらなる改善が望まれている。フォールディング方式のAD変換回路においても同様に、回路規模や消費電力の各側面において、さらなる改善が望まれている。
【0011】
本発明は、上記事情に鑑みてなされたものであり、フォールディング方式を採らない場合において、回路規模や消費電力の内の少なくとも一側面において、さらなる低減を図ることのできる並列型のAD変換回路の仕組みを提供することを目的とする。
【0012】
本発明は、上記事情に鑑みてなされたものであり、フォールディング方式を採る場合において、回路規模や消費電力の内の少なくとも一側面において、さらなる低減を図ることのできる並列型のAD変換回路の仕組みを提供することを目的とする。
【0013】
本発明は、上記事情に鑑みてなされたものであり、回路規模や消費電力の内の少なくとも一側面において、さらなる低減を図ることのできる比較演算増幅回路の仕組みを提供することを目的とする。
【0014】
本発明は、上記事情に鑑みてなされたものであり、回路規模や消費電力の内の少なくとも一側面において、さらなる低減を図ることのできる電子機器の仕組みを提供することを目的とする。
【課題を解決するための手段】
【0015】
本発明に係るAD変換回路は、先ず、AD変換対象の差動アナログ信号対について、複数のサンプルホールド回路によりそれぞれ異なるタイミングでそのレベルを一時保持し、各ホールドモード時の出力信号対の何れかを第1の信号選択回路により選択する。つまり、複数のサンプルホールド回路と第1の信号選択回路により、差動アナログ信号対について、ホールドモード時の出力信号対を時分割で出力するようにする。
【0016】
そして、フォールディング方式を採らない第1の態様においては、時分割で供給される複数の出力信号対について、第2の信号選択回路により複数の差動基準信号対を時分割で扱うように切り替えながら、比較演算増幅部では、各出力信号対と各差動基準信号対の差を各差動増幅回路で増幅することで複数の増幅出力信号対を時分割で出力するようにする。これを受けて、デジタルデータ取得部では、時分割で供給される複数の増幅出力信号対の差をそれぞれ2値化することでデジタルデータを取得する。
【0017】
また、フォールディング方式を採る第2の態様においては、折返し演算回路は、複数の差動基準信号対について比較演算増幅部から時分割で出力される各増幅出力信号対に基づき所定量ずつ位相がずれたP相の折り返された差動信号対を時分割で出力する。サンプルホールド回路では、P相の折り返された差動信号対を第4の信号選択回路により各別に分配し、第4の信号選択回路により分配されたP相の折り返された差動信号対を保持回路で保持する。これを受けて、デジタルデータ取得部では、P相の折り返された差動信号対の差をそれぞれ2値化し、各2値化データに基づいて前記差動アナログ信号対をデジタルデータに変換する。
【0018】
フォールディング方式では、さらに、上位ビットと下位ビットに分けた処理を行なうこともある。このような第3の態様においては、下位ビットの処理について、前述の第2の態様を適用するのがよい。
【0019】
また、フォールディング方式を採る第2や第3の態様では、補間方式と組み合わせることもある。この場合、前述の第2の態様において、さらに、サンプルホールド回路の後段に、P相の折り返された差動信号対の間を補間することでP×Q相の折り返された差動信号対を生成する補間部を設ける。そして、P×Q相の折り返された差動信号対の差をそれぞれ2値化し、各2値化データに基づいて差動アナログ信号対をデジタルデータに変換する。
【0020】
本発明に係る比較演算増幅回路は、複数の差動基準信号対について信号選択回路により時分割で扱うように切り替えながら、比較演算増幅部では、差動アナログ信号対と複数の差動基準信号対の差を各差動増幅回路で増幅することで複数の増幅出力信号対を時分割で出力するようにする。
【0021】
本発明に係る電子機器は、前述の本発明に係るAD変換回路と同様の仕組みを備えたものである。
【0022】
本発明に係る比較演算増幅回路は、AD変換回路のみではなく、一般的な電子機器にも適用可能である。
【0023】
本発明のAD変換回路や比較演算増幅回路や電子機器では、信号選択回路により複数の差動基準信号対を時分割で扱うように切り替えながら、差動アナログ信号対あるいは増幅出力信号対と複数の差動基準信号対を共通の比較演算増幅回路にて比較増幅するようにしている点で、同様の構成を備えている。
【0024】
差動アナログ信号対あるいは増幅出力信号対と複数の差動基準信号対に関して、共通の比較演算増幅回路にて比較増幅するので、信号選択回路と比較演算増幅回路の構成次第ではあるが、複数の差動基準信号対のそれぞれについて比較演算増幅回路を設ける場合よりも、全体の回路規模や電力消費が削減され得る。
【0025】
たとえば、本発明を適用しない場合には、複数の差動基準信号対のそれぞれについて、差動アナログ信号対あるいは増幅出力信号対と各差動基準信号対を比較増幅する比較演算増幅回路が、複数の差動基準信号対のそれぞれについて設けられる。複数の比較演算増幅回路が同時並行的に動作するので、電力消費は、同時並行的に動作する複数の比較演算増幅回路の分となる。
【0026】
一方、本発明では、信号選択回路にて複数の差動基準信号対を時分割で扱うようにしながら、差動アナログ信号対あるいは増幅出力信号対と複数の差動基準信号対のそれぞれを比較演算増幅回路にて比較増幅する。追加される信号選択回路の電力消費分は僅かと考えてよく、時分割で比較増幅を行なうので、電力消費は、共通使用される1つの比較演算増幅回路の分となるから、本発明を適用しない場合よりも電力消費が低減される。
【0027】
また、追加される信号選択回路の回路規模の方が、信号選択回路を適用することで比較演算増幅回路の全体または一部を共通使用可能となることによる比較演算増幅回路側の回路規模の削減分よりも少なければ、本発明を適用しない場合よりも回路規模が低減される。この観点では、複数の差動基準信号対を時分割化する信号選択回路の構成としてはできるだけ素子数が少ないのが好ましく、差動基準信号ごとに1つのトランジスタを使用するトランジスタスイッチにするのがよい。なお、このトランジスタスイッチのことは、複数の差動基準信号対を時分割化する信号選択回路だけでなく、その他の信号選択回路についても同様である。回路規模をできるだけ増やさないようにするためである。
【発明の効果】
【0028】
本発明によれば、本発明を採用しない場合と比較して、回路規模や消費電力を低減することができる。
【発明を実施するための最良の形態】
【0029】
以下、図面を参照して本発明の実施形態について詳細に説明する。各機能要素について実施形態別に区別する際には、A,B,…などのように大文字の英語の参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。以下では、nチャネル型のMOSトランジスタをnMOS、pチャネル型のMOSトランジスタをpMOSと称する。各種信号において対をなすものについては、各信号の符号名の後に“P”または“N”の符号を小文字で付す。
【0030】
<比較演算増幅回路:第1例>
図1は、本実施形態の第1例の比較演算増幅回路を説明する図である。ここで、図1(1)は、第1例の比較演算増幅回路1Aの全体概要を示す図であり、図1(2)は、第1例の比較演算増幅回路1Aの動作を説明するタイミングチャートである。
【0031】
第1例の比較演算増幅回路1Aは、差動構成を採る第1差動増幅回路110A、差動構成を採る第2差動増幅回路120A、および負荷回路130を具備した比較演算増幅部の一例である比較演算増幅回路100A(プリアンプ,PreAMP)と、信号選択回路140(第2の信号選択回路)との組合せで構成されている。
【0032】
比較演算増幅回路100Aは、差動アナログ入力信号(アナログ入力信号VIP ,VIN の対)と差動参照電圧(基準電位VRP ,VRN の対)との電位差を増幅するものである。比較演算増幅回路100Aは、基準電位REFA(基準電位VRPA,VRNA)とアナログ入力差動電圧信号(アナログ入力信号VIP ,VIN )との比較演算を行ない、差動の増幅出力信号VOP ,VON (纏めてゼロクロス信号VOと称する)を出力する。
【0033】
差動アナログ入力信号(アナログ入力信号VIP ,VIN の対)と差動参照電圧(基準電位VRP ,VRN の対)との間には、差動アナログ入力信号(アナログ入力信号VIP ,VIN の対)のコモン電圧(中点電位)を基準として同じ電圧差の点に設定する、つまり、(VRP +VRN )/2=(VIP +VIN )/2となるように設定するのがよい。この設定により、アナログ入力信号VIP と基準電位VRP の電圧差とアナログ入力信号VIN と基準電位VRN の電圧差は常に等しくなる。
【0034】
第1例の第1差動増幅回路110Aは、第1の差動対をなすnMOS112およびnMOS114と、この差動TRペア(nMOS112,114)に所定の動作電流を供給する電流源として機能するnMOS116を有する。第1例の第2差動増幅回路120Aは、第2の差動対をなすnMOS122およびnMOS124と、この差動TRペア(nMOS122,124)に所定の動作電流を供給する電流源として機能するnMOS126を有する。nMOS112,122は、アナログ入力信号AIN (アナログ入力信号VIP ,VIN )が入力されるアナログ信号入力トランジスタである。nMOS114,124は、基準電位REF (基準電位VRP ,VRN )が入力される基準信号入力トランジスタである。
【0035】
nMOS116は、ソースが負電源Vssに接続され、ドレインがnMOS112,114の各ソースと共通に接続されている。nMOS126は、ソースが負電源Vssに接続され、ドレインがnMOS122,124の各ソースと共通に接続されている。nMOS116,126の各ゲートにはバイアス電圧VIB が共通に供給されている。nMOS112のゲートにはアナログ入力信号VIP が供給され、nMOS114のゲートには信号選択回路140からの基準電位VRP が供給される。nMOS122のゲートにはアナログ入力信号VIP と差動関係にあるアナログ入力信号VIN が供給され、nMOS124のゲートには信号選択回路140からの基準電位VRN が供給される。
【0036】
負荷回路130は、負荷となる2つの抵抗素子132,134を有する。抵抗素子132は、一方の端子が電源Vddに接続され、他方の端子がnMOS112,124の各ドレインに共通に接続され、その接続点が比較演算増幅回路1Aの反転出力端となり増幅出力信号VON が出力される。抵抗素子134は、一方の端子が電源Vddに接続され、他方の端子がnMOS114,122の各ドレインに共通に接続され、その接続点が比較演算増幅回路1Aの非反転出力端となり増幅出力信号VOP が出力される。なお、ここでは負荷素子として抵抗素子を使用した受動負荷としているが、pMOSカレントミラー回路などトランジスタを負荷とする能動負荷としてもよい。
【0037】
第1例の比較演算増幅回路1Aは、各差動増幅回路110A,120Aのそれぞれについて、基準信号入力トランジスタであるnMOS114,124に対して、基準電位VRP ,VRN が入力される制御入力端側(つまりゲート側)に信号選択回路140を配置する構成を採っている。この場合、後述する第2例の比較演算増幅回路1Bとは異なり、nMOS114,124はそれぞれ1つでよい。
【0038】
信号選択回路140は、2入力−1出力型のセレクタ(マルチプレクサ:multiplexer )を2系統有する。たとえば、第1差動増幅回路110A用にはセレクタ142が配置され、第2差動増幅回路120A用にはセレクタ144が配置されている。セレクタ142はスイッチ142_A,142_Bを有し、セレクタ144はスイッチ144_A,144_Bを有する。
【0039】
スイッチ142_Aの入力側には基準電位REFAの内の一方の基準電位VRPAが供給され、スイッチ142_Bの入力側には基準電位REFBの内の一方の基準電位VRPBが供給される。スイッチ142_A,142_Bの出力側は、共通に接続され、セレクタ142で選択された基準電位VRPA,VRPBの何れか一方が基準電位VRP としてnMOS114のゲートに供給される。スイッチ144_Aの入力側には基準電位REFAの内の他方の基準電位VRNAが供給され、スイッチ144_Bの入力側には基準電位REFBの内の他方の基準電位VRNBが供給される。スイッチ144_A,144_Bの出力側は、共通に接続され、セレクタ144で選択された基準電位VRNA,VRNBの何れか一方が基準電位VRN としてnMOS124のゲートに供給される。
【0040】
各スイッチ142_A,142_B,144_A,144_Bは、一例としてpMOSまたはnMOSの何れか一方のみによるトランジスタスイッチとする。信号選択回路としては、たとえば、pMOSとnMOSを相補型に並列接続した1対のCMOS構成の相補スイッチ(トランスファーゲート、トランスミッションゲート)を入出力間に配置するものが知られているが、ここでは回路構成をコンパクトにする点に鑑み1つのトランジスタで構成する。pMOSを使用する場合はそのゲートにアクティブLの制御信号を入力し、nMOSを使用する場合はそのゲートにアクティブHの制御信号を入力することでトランジスタをオンさせる。
【0041】
セレクタ142は、スイッチ142_A,142_Bにより基準電位VRPA,VRPBの何れか一方を選択するために、スイッチ142_A,142_Bの各ゲートには選択制御信号として相補関係にあるクロック信号ΦPA,xΦPAが供給される。セレクタ144は、スイッチ144_A,144_Bにより基準電位VRNA,VRNBの何れか一方を選択するために、スイッチ144_A,144_Bの各ゲートには相補関係にあるクロック信号ΦPA,xΦPAが供給される。クロック信号ΦPA,xΦPAを纏めて比較演算増幅回路1用のクロック信号CKPAと称する。ここでは、各スイッチ142_A,142_B,144_A,144_BはnMOSであり、スイッチ142_A,144_Aのゲートにクロック信号ΦPAが供給され、スイッチ142_B,144_Bのゲートにクロック信号xΦPAが供給されるものとする。
【0042】
このような構成により、第1例の比較演算増幅回路1Aは、アナログ入力差動電圧信号(アナログ入力信号VIP ,VIN )と複数の異なる基準差動電圧(基準電位VRPA,VRNAおよび基準電位VRPB,VRNB)が入力され、信号選択回路140で選択された1つの基準差動電圧(基準電位VRPA,VRNAもしくは基準電位VRPB,VRNB)とアナログ入力差動電圧信号との差電圧を比較演算増幅回路100Aで増幅出力し、それぞれの増幅出力をシリアルに(時分割で)差動の増幅出力信号VOP ,VON として出力する(図1(2)を参照)。
【0043】
たとえば、クロック信号ΦPAがHレベルでクロック信号xΦPAがLレベルのときには、スイッチ142_A,スイッチ144_Aがオンし、スイッチ142_B,スイッチ144_Bがオフするので、比較演算増幅回路100Aには基準電位REFA(基準電位VRPA,VRNA)が入力される。比較演算増幅回路100Aは、基準電位REFA(基準電位VRPA,VRNA)とアナログ入力差動電圧信号(アナログ入力信号VIP ,VIN )との比較演算を行ない、ゼロクロス信号VOA を出力する。一方、クロック信号ΦPAがLレベルでクロック信号xΦPAがHレベルのときには、スイッチ142_A,スイッチ144_Aがオフし、スイッチ142_B,スイッチ144_Bがオンするので、比較演算増幅回路100Aには基準電位REFB(基準電位VRPB,VRNB)が入力される。比較演算増幅回路100Aは、基準電位REFB(基準電位VRPB,VRNB)とアナログ入力差動電圧信号(アナログ入力信号VIP ,VIN )との比較演算を行ない、ゼロクロス信号VOB を出力する。
【0044】
これにより1つの比較演算増幅回路100Aにて2系統の基準電位REFA,REFBに対するゼロクロス信号VOA ,VOB がシリアルに出力される。比較演算増幅回路1Aは、比較演算増幅回路100Aを1サイクルで2回使う、つまり各差動増幅回路110,120の基準信号入力トランジスタ(nMOS114,124)のゲートに2系統の基準電位を時分割で供給するものとなる。
【0045】
第1例の比較演算増幅回路1Aの適用の有無による素子数(トランジスタ数=TR数、負荷素子数=R数)や面積・電力の差について考察する。第1例の比較演算増幅回路1Aを適用しない場合には、2系統の基準電位REFA,REFBのそれぞれに比較演算増幅回路100A(TR数=6,R数=2)が使用されることになる。したがって、トランジスタは12個(=6個×2系統)、負荷素子は抵抗素子が4個(=2個×2系統)となる。一方、第1例の比較演算増幅回路1Aは、1つの比較演算増幅回路100A(TR数=6,R数=2)と1つの信号選択回路140(TR数=4)で構成されているので、トランジスタは10個(=6個+4個)、負荷素子は抵抗素子が2個となり、トランジスタが2個削減され、負荷素子である抵抗素子が2個削減され、回路面積の削減に寄与する。
【0046】
また、第1例の比較演算増幅回路1Aを適用しない場合には、2系統の基準電位REFA,REFB用の各比較演算増幅回路100Aが常時動作する2系統並行処理となるのに対して、第1例の比較演算増幅回路1Aは、2系統の基準電位REFA,REFBを切り替えて動作する時分割処理となるので消費電力が概ね1/2以下に削減される。ここで「概ね1/2以下」と称したのは、信号選択回路140での電力消費分(ごく僅かである)を考慮したものである。
【0047】
このように第1例の比較演算増幅回路1Aでは、2つの基準電位REF に対して1つの比較演算増幅回路100を共有することで回路面積や電力消費を削減する仕組みを採っている。この削減に当たり新たに追加される信号選択回路140の素子数(トランジスタ数)をできるだけ少なくすることで、その削減効果が十分に得られる。換言すれば、本実施形態では、回路面積の削減効果が不十分となるかあるいは逆に回路規模が大きくなってしまうことがないように、比較演算増幅回路100の削減分よりも信号選択回路140の追加分の方が回路規模が少なくなるようにすることに留意する。
【0048】
本例では信号選択回路140として2入力−1出力型のセレクタ142,144を有する構成としたので、2系統の基準電位REFA,REFBを時分割で切り替えることで、基準電位REFA,REFBに対するゼロクロス信号をシリアルに出力するものとなっているが、3系統以上の基準電位を時分割で切り替える構成にしてもよい。この場合、N入力−1出力型のセレクタを有する構成とし、セレクタを構成するトランジスタのゲートに対する制御信号をそれに応じて設定することで、N系統の基準電位に対するゼロクロス信号がシリアルに出力される。
【0049】
第1例の比較演算増幅回路1Aでは、比較演算増幅回路100Aを構成する第1差動増幅回路110A,120Aのトランジスタのゲートに与える基準電位VRP ,VRN を切り替えているので、後述する第2例よりも回路規模が小さくて済む利点があるが、基準電位VRP ,VRN のセトリングに関する問題が発生し得る。すなわち、基準電位VRP ,VRN は、それぞれ異なる基準電位VRPA,VRNAと基準電位VRPB,VRNBで切り替えられるので、切り替え時にセトリングして(安定になって)から比較演算を行なう必要があり、その分比較演算増幅回路100Aの比較演算のための時間が短くなる。
【0050】
特に、複数の基準電圧(基準電位VRPA,VRNAや基準電位VRPB,VRNB)を設定する回路として一般的な抵抗分割による基準電位生成回路(抵抗ラダー回路)を使用した場合、消費電力を抑えるために抵抗の値を大きくする。よって、抵抗ラダー回路の出力ノードの時定数は大きくなるため、基準電位VRP ,VRN の切り替え時のセトリング時間は大きいものとなってしまう。後述の第2例の比較演算増幅回路1Bは、この点の対策をとったものである。
【0051】
<比較演算増幅回路:第2例>
図2は、本実施形態の第2例の比較演算増幅回路を説明する図である。ここで、図2(1)は、第2例の比較演算増幅回路1Bの全体概要を示す図であり、図2(2)は、第2例の比較演算増幅回路1Bの動作を説明するタイミングチャートである。 第2例の比較演算増幅回路1Bは、各差動増幅回路110B,120Bのそれぞれについて、基準信号入力トランジスタであるnMOS114,124を2系統の基準電位REFA,REFB用に個別に持つ構成としている。たとえば、第1差動増幅回路110Bは、nMOS114_A,114_Bを有し、第2差動増幅回路120Bは、nMOS124_A,124_Bを有する。nMOS112とnMOS114_A、nMOS112とnMOS114_Bはそれぞれ差動対を構成し、nMOS122とnMOS124_A、nMOS122とnMOS124_Bはそれぞれ差動対を構成する。
【0052】
さらに、信号選択回路140が差動増幅回路110B,120B内に入り込んだ構成としている。特に、信号選択回路140を差動増幅回路110B,120B内に入り込んだ構成とするに当たっては、nMOS114,124に対して負荷側(つまりドレイン側)に配置する構成と、電流源であるnMOS116,126側(つまりソース側)に配置する構成の何れかを採り得るが、ここでは後者のソース側を採用している。つまり、比較演算増幅回路100Bには基準信号入力トランジスタを複数設け、そのトランジスタのソース側にスイッチを設ける構成としている。
【0053】
具体的には、信号選択回路140は、第1差動増幅回路110B用にセレクタ142が配置され、第2差動増幅回路120B用にセレクタ144が配置されている。各セレクタ142,144の構成自体は第1例と同様であるが、入出力端の接続態様が第1例とは異なる。
【0054】
スイッチ142_Aの入力側はnMOS114_Aのソースが接続され、スイッチ142_Bの入力側はnMOS114_Bのソースが接続される。スイッチ142_A,142_Bの出力側は、nMOS112のソースと共通に接続され、nMOS116のドレインと接続される。スイッチ144_Aの入力側はnMOS124_Aのソースが接続され、スイッチ144_Bの入力側はnMOS124_Bのソースが接続される。スイッチ144_A,144_Bの出力側は、nMOS122のソースと共通に接続され、nMOS126のドレインと接続される。
【0055】
セレクタ142はスイッチ142_A,142_BによりnMOS114_A,114_Bの何れか一方を選択し、セレクタ144はスイッチ144_A,144_BによりnMOS124_A,124_Bの何れか一方を選択するために、スイッチ142_A,142_Bやスイッチ144_A,144_Bの各ゲートには、選択制御信号として相補関係にあるクロック信号ΦPA,xΦPAが供給される。たとえばスイッチ142_A,144_Aのゲートにクロック信号ΦPAが供給され、スイッチ142_B,144_Bのゲートにクロック信号xΦPAが供給されるものとする。
【0056】
このような構成により、第2例の比較演算増幅回路1Bも、アナログ入力差動電圧信号(アナログ入力信号VIP ,VIN )と複数の異なる基準差動電圧(基準電位VRPA,VRNAおよび基準電位VRPB,VRNB)が入力され、信号選択回路140で選択された1つの基準差動電圧(基準電位VRPA,VRNAもしくは基準電位VRPB,VRNB)とアナログ入力差動電圧信号との差電圧を比較演算増幅回路100Aで増幅出力し、それぞれの増幅出力をシリアルに差動の増幅出力信号VOP ,VON として出力する(図2(2)を参照)。
【0057】
第1例では、基準差動電圧を直接に信号選択回路140で選択する構成であるのに対して、第2例では、nMOS114_A,nMOS114_Bの動作電流経路やnMOS124_A,nMOS124_Bの動作電流経路を時分割で切り替えることで、基準差動電圧を基準信号入力トランジスタを介して間接的に信号選択回路140で選択する構成である点で相違があるが、基準電位REF を切り替えるという点においては同様の機能を持つ。
【0058】
たとえば、クロック信号ΦPAがHレベルでクロック信号xΦPAがLレベルのときには、スイッチ142_A,スイッチ144_Aがオンし、スイッチ142_B,スイッチ144_Bがオフするので、基準電位REFA(基準電位VRPA,VRNA)が入力される側のnMOS114_A、124_Aが電流を流し、基準電位REFB(基準電位VRPB,VRNB)が入力される側のnMOS114_B、124_Bは電流を流さない。このため、比較演算増幅回路100Bは、基準電位REFA(基準電位VRPA,VRNA)とアナログ入力差動電圧信号(アナログ入力信号VIP ,VIN )との比較演算を行ない、増幅出力信号VOP ,VON としてゼロクロス信号(VOA )を出力する。
【0059】
一方、クロック信号ΦPAがLレベルでクロック信号xΦPAがHレベルのときには、スイッチ142_A,スイッチ144_Aがオフし、スイッチ142_B,スイッチ144_Bがオンするので、基準電位REFB(基準電位VRPB,VRNB)が入力される側のnMOS114_B、124_Bが電流を流し、基準電位REFA(基準電位VRPA,VRNA)が入力される側のnMOS114_A、124_Aは電流を流さない。このため、比較演算増幅回路100Bは、基準電位REFB(基準電位VRPB,VRNB)とアナログ入力差動電圧信号(アナログ入力信号VIP ,VIN )との比較演算を行ない、増幅出力信号VOP ,VON としてゼロクロス信号(VOB )を出力する。
【0060】
これにより1つの比較演算増幅回路100Bにて2系統の基準電位REFA,REFBに対するゼロクロス信号がシリアルに出力される。比較演算増幅回路100Bを1サイクルで2回使うこととなる点で、第1例と同様である。
【0061】
本例では信号選択回路140として2入力−1出力型のセレクタを有する構成としたので、2系統の基準電位REFA,REFBに対するゼロクロス信号をシリアルに出力するものとなっているが、N入力−1出力型のセレクタを有する構成とし、セレクタを構成するトランジスタのゲートに対する制御信号をそれに応じて設定することで、N系統の基準電位に対するゼロクロス信号がシリアルに出力される。
【0062】
基準信号入力トランジスタであるnMOS114,124を2系統の基準電位REFA,REFB用に個別に持つ構成としているので、基準電位VRP ,VRN を切り替える場合においても、その基準信号入力トランジスタのゲートに与える基準電位VRP ,VRN は不変であり、切り替え時の基準電位のセトリングの問題は解消される。比較演算増幅回路1Bは、比較演算増幅回路100Bにおける比較演算に当たり基準電位のセトリング時間を加味する必要がなく、2系統の基準電位と入力信号との比較演算出力を1つの比較演算増幅回路100でシリアルに出力するようになる。
【0063】
この点は、信号選択回路140をnMOS114,124に対して負荷側(つまりドレイン側)に配置する構成を採った場合においても同様である。つまり、比較演算増幅回路100Bには基準信号入力トランジスタを複数設け、そのトランジスタのドレイン側にスイッチを設ける構成としても、比較演算増幅回路1Bと同様の効果が得られる。
【0064】
第2例の比較演算増幅回路1Bの適用の有無による素子数(トランジスタ数=TR数、負荷素子数=R数)や面積・電力の差について考察する。第2例の比較演算増幅回路1Bを適用しない場合には、2系統の基準電位REFA,REFBのそれぞれに比較演算増幅回路100A(TR数=6,R数=2)が使用されることになる。したがって、トランジスタは12個(=6個×2系統)、負荷素子は抵抗素子が4個(=2個×2系統)となる。一方、第2例の比較演算増幅回路1Bは、1つの比較演算増幅回路100B(信号選択回路140の分は除く;TR数=8,R数=2)と1つの信号選択回路140(TR数=4)で構成されているので、トランジスタは12個(=8個+4個)、負荷素子は抵抗素子が2個となり、トランジスタは削減されないが、負荷素子である抵抗素子が2個削減され、回路面積の削減に寄与する。
【0065】
また、第2例の比較演算増幅回路1Bを適用しない場合には、2系統の基準電位REFA,REFB用の各比較演算増幅回路100Aが常時動作する2系統並行処理となるのに対して、第2例の比較演算増幅回路1Bは、2系統の基準電位REFA,REFBを切り替えて動作する時分割処理となるので消費電力が概ね1/2以下に削減される。ここで「概ね1/2以下」と称したのは、信号選択回路140での電力消費分(ごく僅かである)を考慮したものである。
【0066】
<サンプルホールド回路>
図3は、本実施形態のサンプルホールド回路を説明する図である。ここで、図3(1)は、サンプルホールド回路3の全体概要を示す図であり、図3(2)は、サンプルホールド回路3の動作を説明するタイミングチャートである。
【0067】
本実施形態のサンプルホールド回路3は、2つのサンプルホールド回路310_1,310_2と、信号選択回路340(第1の信号選択回路)との組合せで構成されている。各サンプルホールド回路310_1,310_2は、たとえば特許第3938727号明細書の図1に記載されているようなサンプルホールド機能を持った回路である。各サンプルホールド回路310_1,310_2の入力端には共通にアナログ入力信号AINが入力される。
【0068】
信号選択回路340は、2入力−1出力型のセレクタ342(信号選択回路)を有する。セレクタ342はスイッチ342_1,342_2を有する。スイッチ342_1の入力側はサンプルホールド回路310_1の出力に接続され、スイッチ342_2の入力側はサンプルホールド回路310_2の出力に接続されている。セレクタ342は、サンプルホールド回路310_1,310_2の出力を時分割で切り替えることで出力信号AOUT を出力する。
【0069】
各スイッチ342_1,342_2は、回路規模をできるだけ増やさないようにするため、一例としてpMOSまたはnMOSの何れか一方のみによるトランジスタスイッチとする。ここでは、制御入力端であるゲートにHレベルが入力されるとオンするnMOSであるものとする。
【0070】
サンプルホールド回路310_1,310_2やスイッチ342_1,342_2の制御入力端には相補関係にあるクロック信号ΦSH,xΦSHが供給される。クロック信号ΦSH,xΦSHを纏めてサンプルホールド回路3用のクロック信号CKSHと称する。たとえば、スイッチ342_1のゲートにクロック信号xΦSHが供給され、スイッチ342_2のゲートにクロック信号ΦSHが供給されるものとする。サンプルホールド回路310_1の制御入力端にはクロック信号ΦSHが供給され、サンプルホールド回路310_2の制御入力端にはクロック信号xΦSHが供給される。
【0071】
このような構成により、本実施形態のサンプルホールド回路3は、複数のサンプルホールド回路(サンプルホールド回路310_1,310_2)の出力を切り替える信号選択回路340を備え、クロック信号ΦSH,xΦSHの1周期の間、常に複数のホールド出力を行なうものとなる(図3(2)を参照)。つまり、従来のサンプルホールド回路のサンプル期間においても、ホールド出力を行なうことを可能とするサンプルホールド回路が構成される。
【0072】
たとえば、クロック信号ΦSHがHレベルでクロック信号xΦSHがLレベルのときには、サンプルホールド回路310_1はサンプルモードとなりアナログ入力信号AINに追従した信号を出力し、サンプルホールド回路310_2はホールドモードとなりクロック信号ΦSHがHレベルとなる直前のアナログ入力信号AINをホールドして出力する。このとき、サンプルホールド回路310_1の出力先のスイッチ342_1はオフとなり、サンプルホールド回路310_2の出力先のスイッチ342_2はオンとなる。よって、このサンプルホールド回路3の出力信号Aout はサンプルホールド回路310_2のホールドモード時の出力となる。
【0073】
一方、クロック信号ΦSHがLレベルでクロック信号xΦSHがHレベルのときには、サンプルホールド回路310_2がサンプルモードとなりアナログ入力信号AINに追従した信号を出力し、サンプルホールド回路310_1はホールドモードとなりクロック信号ΦSHがHレベルとなる直前のアナログ入力信号AINをホールドして出力する。このとき、サンプルホールド回路310_2の出力先のスイッチ342_2はオフとなり、サンプルホールド回路310_1の出力先のスイッチ342_1はオンとなる。よって、このサンプルホールド回路3の出力信号Aout はサンプルホールド回路310_1のホールドモード時の出力となる。
【0074】
したがって、本実施形態のサンプルホールド回路3を用いることにより、常にホールドされた入力信号が出力されることになる。このことは、本実施形態のサンプルホールド回路3を適用しないサンプルホールド回路310_1,310_2の何れか一方の構成の場合は、アナログ入力信号AINに追従した信号が出力される期間が存在するのと異なる。
【0075】
本例では信号選択回路340として2入力−1出力型のセレクタ342を有する構成としたので、1周期で2つのホールドされた入力信号を時分割で出力するものとなっているが、3以上のホールドされた入力信号を時分割で切り替える構成にしてもよい。この場合、N入力−1出力型のセレクタを有する構成とし、セレクタを構成するトランジスタのゲートに対する制御信号をそれに応じて設定することで、1周期でN個のホールドされた入力信号が時分割で出力される。たとえば、1番目のサンプルホールド回路310_1がサンプルモードのときにn番目のサンプルホールド回路310_nのホールドモード時の出力が出力信号AOUT となり、その後はn番目のサンプルホールド回路310_nがサンプルモードのときにn−1番目のサンプルホールド回路310_n-1のホールドモード時の出力が出力信号AOUT となり、以下順に繰り返すようにすればよい。
【0076】
本実施形態のサンプルホールド回路3の適用の有無による素子数(トランジスタ数=TR数)や面積・電力の差について考察する。サンプルホールド回路3を適用しない場合には、サンプルホールド回路310_1,310_2の何れか一方を備えたものとなるのに対して、サンプルホールド回路3は2つのサンプルホールド回路310_1,310_2と信号選択回路340を備えるので、面積・電力の面では不利である。しかしながら、その出力信号は、サンプルホールド回路310_1,310_2の何れかのホールドモード時の出力が常に得られる利点がある。常にホールドモード時の出力が得られることで、本実施形態の比較演算増幅回路1との組合せによりAD変換回路を構成する場合に、負荷となる比較演算増幅回路100の数が削減され負荷容量が減るので負荷駆動能力(つまり駆動電流)は少なくてよく、消費電力や動作速度の低減に寄与する。この点は次のAD変換回路の項目で詳しく説明する。
【0077】
<AD変換回路:第1例>
図4〜図4Cは、本実施形態の第1例のAD変換回路を説明する図である。ここで、図4は、第1例のAD変換回路5Aの全体概要を示す図である。図4Aは、第1例のAD変換回路5Aを適用しない第1比較例のAD変換回路5Xの全体概要を示す図である。図4Bは、第1例のAD変換回路5Aの動作を説明するタイミングチャートである。図4Cは、第1比較例のAD変換回路5Xの動作を説明するタイミングチャートである。
【0078】
並列型のAD変換回路は、高速処理が可能であるが、分解能に応じた比較演算増幅回路とマスターコンパレータラッチが必要になるため、分解能を高めようとすると回路規模が指数関数的に増大し、これに伴い消費電力とチップサイズが増大する欠点を持つ。さらに、高分解能を実現しようとすると各回路間のオフセットが深刻になるため、その応用範囲が制限される傾向にある。そこで、本実施形態では、本実施形態の比較演算増幅回路1とサンプルホールド回路3の仕組みを利用してAD変換回路の入力段のアナログ前処理を工夫することで、回路規模や消費電力を低減することを考える。
【0079】
第1例のAD変換回路5Aは、比較演算増幅回路501(比較演算増幅部)と、基準電位生成回路502と、サンプルホールド回路503(サンプルホールド部)と、ラッチ回路508Aと、デコード回路509の組合せで構成されている。ラッチ回路508Aとデコード回路509により、比較演算増幅回路501から時分割で出力される複数の増幅出力信号対(ゼロクロス信号VO:増幅出力信号VOP ,VON )の差をそれぞれ2値化することでデジタルデータを取得するデジタルデータ取得部6が構成される。アナログ系統の回路(比較演算増幅回路501、サンプルホールド回路503)に関する信号線は差動表記であるものとする。図では、4ビット対応の構成で示している。この構成は4ビットに限るものではなく5ビット以上においても同様に組むことができる。
【0080】
4ビット対応であり、基準電位生成回路502は、16系統の基準電位REF1〜REF16 (それぞれ基準電位VRP ,VRN の対)を生成することとなる。16系統の基準電位REF1〜REF16 を生成する基準電位生成回路502は、一般的な抵抗分割による抵抗ラダー回路を使用する。このとき、高電圧Vhと低電圧Vlとの間を等分割し、差動参照電圧(基準電位VRP ,VRN の対)は、その中間電圧(Vh+Vl)/2(=入力信号のコモン電圧)を基準として同じ電圧差の点に設定する、つまり、(VRP +VRN )/2=(VIP +VIN )/2となるように設定するのがよい。この設定により、アナログ入力信号VIP と基準電位VRP の電圧差とアナログ入力信号VIN と基準電位VRN の電圧差は、16系統の基準電位REF1〜REF16 の何れにおいても等しくなる。
【0081】
比較演算増幅回路501は、16系統の基準電位REF について2系統ごとに、2つの基準電位と入力信号を比較し比較結果をシリアルに出力する本実施形態の比較演算増幅回路1(図では1_1〜1_8)を備える構成となっている。
【0082】
ラッチ回路508Aは、比較演算増幅回路1ごとにラッチ580(図では580_1〜580_8)を有する。ラッチ580は、比較演算増幅回路1から出力される増幅出力信号対の差を2値化する。ラッチ580は、マスターコンパレータラッチとも称されるもので、比較演算増幅回路1の差動出力(ゼロクロス信号)に基づき比較処理を行なう比較器(コンパレータ)(後述する図6A(2)を参照)とD型フリップフロップを有する。比較器は、比較演算増幅回路1から出力される増幅出力信号対の差を2値化する、つまりゼロクロス信号VOに基づき正負判別を行なう。D型フリップフロップがクロック信号CKLTに基づき比較器による正負判別結果を保持することでサーモメータコードDを生成し、後段のデコード回路509に出力する。デコード回路509は、2つの基準電位に関するサーモメータコードDO,DEを合成して4ビットデジタルコードDOUTを出力する。
【0083】
サンプルホールド回路503には、アナログ入力信号VIP ,VIN 用にそれぞれ、1周期で2つのホールドされた入力信号を出力する本実施形態のサンプルホールド回路3が使用されており、その出力信号が比較演算増幅回路501の各比較演算増幅回路1_1〜1_8のアナログ入力信号(VIP ,VIN )とされる。
【0084】
全体的には、セレクタ142の入力対応数をN(本例では2)としたとき、比較演算増幅回路1を1サイクルでN回使うことと、比較演算増幅回路1の出力をラッチ580で時分割的に保持する機能を持つ。
【0085】
図4Aに示すように、第1例のAD変換回路5Aを適用しない比較例(通常のフラッシュ方式)のAD変換回路5Xでは、サンプルホールド回路503Xに、アナログ入力信号AINに追従した信号(サンプル出力)が出力される期間が存在する通常のサンプルホールド回路310が使用される。また、比較演算増幅回路501Xは、16系統の基準電位REF ごとに、基準電位と入力信号を比較し比較結果を出力する通常の比較演算増幅回路100を備える構成となっている。ラッチ回路508Xは、16系統の基準電位用の比較演算増幅回路100ごとにラッチ580(図では580_1〜580_16 )を有する。
【0086】
第1比較例のAD変換回路5Xと第1例のAD変換回路5Aを比較すると、比較演算増幅回路1に2つの基準電位を入力させることによって、比較演算増幅回路100やラッチ580の数が半減する。比較演算増幅回路1についての前述の説明から理解されるように、比較演算増幅回路100を半減させるのに信号選択回路140を必要とするが、比較演算増幅回路501やラッチ回路508Aの回路規模が削減されるのは明らかである。また2系統の基準電位に関して時分割処理するので消費電力は概ね1/2になる。
【0087】
また、サンプルホールド回路3についての前述の説明から理解されるように、サンプルホールド回路503には、差動信号のそれぞれについて、2つのサンプルホールド回路310が必要であるが、サンプルホールド回路3からは常にホールドモード時の出力が得られる。AD変換回路5Xと比較して、サンプルホールド回路503(詳細は各サンプルホールド回路310)は、半分の動作速度の設計でよい。動作速度が半分でよくなることで、消費電力は低減するし、トランジスタサイズは小さくてよくなり、AD変換回路5Xの面積・電力の削減に寄与するため、サンプルホールド回路310が2つになる影響は少ない。
【0088】
<AD変換回路の動作:第1例>
図4Bを参照して、第1例のAD変換回路5Aでは、第1比較例のAD変換回路5Xに対してサンプルホールド回路503の動作速度が半分でよくなる点について詳細に説明する。図中のCKSHはサンプルホールド回路503用のクロック信号、CKPAは比較演算増幅回路501(比較演算増幅回路1_1〜1_8)用のクロック信号、CKLTはラッチ回路508A(ラッチ580_1〜580_8)用のクロック信号である。クロック信号CKPAはクロック信号CKSHに対して2倍の周波数であり、クロック信号CKLTはクロック信号CKPAに対して2倍の周波数である。各クロック信号は同期をとっている。これにより、信号遅延に起因するAD変換エラーの発生を防止し、AD変換精度を向上させる。
【0089】
また、サンプルホールドの出力をAOUT、比較演算増幅回路501(各比較演算増幅回路1_1〜1_8)に入力される基準電位をREF 、比較演算増幅回路501のゼロクロス信号出力をVO、ラッチ出力のサーモメータコードをD、4ビットデジタルコード出力をDOUTと表記する。また、奇数番目には参照子O(Odd )、偶数番目には参照子E(Even)を付す。表記の都合で、全角文字を適宜半角文字に変更して記載することがある。
【0090】
クロック信号CKSHがLレベルからHレベルになるとき、サンプルホールド回路503はアナログ信号AOUT1 を保持し、比較演算増幅回路501の各比較演算増幅回路1_1〜1_8に出力する。
【0091】
このとき、クロック信号CKPAがHレベルであれば、比較演算増幅回路1_1〜1_8には奇数番目の基準電位REFOが入力され、比較演算結果VOO1が出力される。この比較演算増幅回路1_1〜1_8の出力を受け、クロック信号CKLTがLレベルからHレベルに立ち上がるとき、ラッチ580_1〜580_8が正負判別を行ない、基準電位が奇数番目のときのサーモメータコードDO1 を後段のデコード回路509に出力する。
【0092】
一方、クロック信号CKPAがLレベルであれば、比較演算増幅回路1_1〜1_8には偶数番目の基準電位REFEが入力され、比較演算結果VOE1が出力される。この比較演算増幅回路1_1〜1_8の出力を受け、クロック信号CKLTがLレベルからHレベルに立ち上がるとき、ラッチ580_1〜580_8が正負判別を行ない、基準電位が偶数番目のときのサーモメータコードDE1 を後段のデコード回路509に出力する。
【0093】
これから分かるように、ゼロクロス信号VOは、奇数番目の基準電位REF_O に対応するゼロクロス信号VOO と偶数番目の基準電位REF_E に対応するゼロクロス信号VOE とが時分割で切り替えられる。これに対応して、ラッチ出力も、奇数番目の基準電位REF_O に対応するラッチ出力DOと偶数番目の基準電位REF_E に対応するラッチ出力DEとが時分割で切り替えられる。
【0094】
デコード回路509は、奇数番目と偶数番目に基準電位を分けて比較演算されたサーモメータコードDO1 ,DE1 を合成して4ビットデジタルコードDOUT1 を出力する。
【0095】
次に、クロック信号CKSHがHレベルからLレベルになるとき、サンプルホールド回路503はアナログ信号AOUT2 を保持し、比較演算増幅回路501の各比較演算増幅回路1_1〜1_8に出力する。その後は、アナログ信号AOUT1 についての前記の動作と同様であり、最終的には、デコード回路509は、4ビットデジタルコードDOUT2 を出力する。
【0096】
この結果から分かるように、第1例のAD変換回路5AにおけるAD変換の動作クロックは、サンプルホールド回路503用のクロック信号CKSHではなく、比較演算増幅回路501用のクロック信号CKPAであり、クロック信号CKPAの1周期ごとにAD変換結果を出力する。
【0097】
第1比較例のAD変換回路5Xでは、図4Aに示すように、サンプルホールド回路503Xに、サンプル出力期間が存在する通常のサンプルホールド回路310が使用される。その動作例が図4Cに示されている。通常のフラッシュ方式のAD変換回路5Xはサンプルホールド用クロック信号CKSHの1周期ごとにAD変換結果を出力する。これに対して、第1例のAD変換回路5Aは、図4Bに示した通り、サンプルホールド用クロック信号の半分の周期でAD変換結果を出力する。
【0098】
したがって、同じ周期でAD変換結果を出力する場合を比較すると、第1例のAD変換器5Aのサンプルホールド用クロック信号CKSHは、第1比較例のAD変換回路5Xと比較して、周波数が1/2となり、サンプルホールド回路310の動作速度が半分でよくなり、電力消費削減に寄与する。その結果、サンプルホールド回路310が2つになる影響は少ないと言える。
【0099】
ここで、第1例のAD変換回路5Aは、ラッチ回路508Aの各ラッチ580がAD動作クロックの2倍の周波数で動作することが必要となる。一方、第1比較例のAD変換回路5Xでは、AD動作クロックと同じ周波数でよい。このことは、第1比較例のAD変換回路5Xと比べると、ラッチ580の設計が難しいものと考えられるし、ラッチ580の部分で消費電力の上昇が懸念されラッチ580の半減による消費電力の低減効果を低くしてしまう可能性がある。後述の第2例のAD変換回路5Bは、この点の対策をとったものである。
【0100】
<AD変換回路:第2例>
図5〜図5Aは、本実施形態の第2例のAD変換回路を説明する図である。ここで、図5は、第2例のAD変換回路5Bの全体概要を示す図である。図5Aは、第2例のAD変換回路5Bの動作を説明するタイミングチャートである。
【0101】
第2例のAD変換回路5Bは、比較演算増幅回路501の各比較演算増幅回路1_1〜1_8とラッチ回路508Bとの間に1つの信号(本例では奇偶の増幅出力信号VOP ,VON を時分割化したゼロクロス信号VO)をそれぞれ各別に(本例では2系統)に分配する1入力−2出力型のセレクタ542_1〜542_8(デマルチプレクサ:demultiplexer )を具備する信号選択回路540(第3の信号選択回路)を配置している。加えて、ラッチ回路508Bには、第1比較例のAD変換回路5Xと同様に、16系統の基準電位ごとにラッチ580(図では580_1〜580_16 )を設けている。16個のラッチ580_1〜580_16 の内、奇数番目のものをラッチ580_O、偶数番目のものをラッチ580_Eと称する。
【0102】
セレクタ542_1〜542_8はそれぞれスイッチ542_O,542_Eを有する。各スイッチ542_O,542_Eは、回路規模をできるだけ増やさないようにするため、一例としてpMOSまたはnMOSの何れか一方のみによるトランジスタスイッチとする。ここでは、制御入力端であるゲートにHレベルが入力されるとオンするnMOSであるものとする。奇数番目の各スイッチ542_Oの制御入力端にはスイッチ用のクロック信号CKSWO が共通に供給され、偶数番目の各スイッチ542_Eの制御入力端にはスイッチ用のクロック信号CKSWE が共通に供給される。
【0103】
セレクタ542_1〜542_8の入力側(スイッチ542_O,542_Eの各入力側)は比較演算増幅回路1_1〜_8の内の対応するものの出力に接続されている。スイッチ542_Oの出力側はラッチ回路508の奇数番目のラッチ580の入力に接続され、スイッチ542_Eの出力側はラッチ回路508の偶数番目のラッチ580の入力に接続されている。スイッチ542_Oの出力側はラッチ回路508の奇数番目のラッチ580_Oの入力に接続され、スイッチ542_Eの出力側はラッチ回路508の偶数番目のラッチ580_Eの入力に接続されている。
【0104】
このように、第2例のAD変換回路5Bは、第1例のAD変換回路5Aの比較演算増幅回路1_kの出力にスイッチ542_O,542_Eを設け、スイッチ542_Oにはラッチ580_O、スイッチ542_Eにはラッチ580_Eを設けることで、ラッチ回路508が備えるラッチ580の数を倍にしたものである。AD変換回路5Bは、比較演算増幅回路1の出力先を切り替えるデマルチプレクサ(信号選択回路)を有し、比較演算増幅回路1の出力を時分割ではあるがパラレルに出力する構成となる。
【0105】
ここで、第2例のAD変換回路5Bの適用の有無による素子数や面積・電力の差について考察する。第2例のAD変換回路5Bを適用するとラッチ回路508が具備するラッチ580の数はAD変換回路5Xと同じになり、比較演算増幅回路100の数が半減するものの信号選択回路540(セレクタ542)を必要とする。2系統の基準電位に対して1つの比較演算増幅回路1と1つのセレクタ542(TR数=2)が必要なるので、比較演算増幅回路1が第1例・第2例の何れであるかなどにもより、回路規模が削減されるか否かは一概に決まらない。
【0106】
ここで、比較演算増幅回路1として第1例の比較演算増幅回路1A(TR数=10,R数=2)を採用している場合には、図5A(1)に示すように、2系統当たり、トランジスタは12個(=10個+2個)、負荷素子は抵抗素子が2個となり、トランジスタは削減されないが、負荷素子である抵抗素子が2個削減され、回路面積の削減に寄与する。
【0107】
一方、比較演算増幅回路1として第2例の比較演算増幅回路1B(TR数=12,R数=2)を採用している場合には、図5A(2)に示すように、2系統当たり、トランジスタは14個(=12個+2個)、負荷素子は抵抗素子が2個となり、トランジスタが2個増加し負荷素子である抵抗素子が2個削減されるので、回路面積が削減されるか否かは一概に決まらない。ただし、一般的には抵抗素子よりもトランジスタの方が小面積でよく、トランジスタの2個増加による面積増加よりも抵抗素子の2個削減による面積削減の方が効果が高いと言える。よって、第2例の比較演算増幅回路1Bとの組合せに当たっては、比較演算増幅回路100の負荷素子としてはトランジスタではなく抵抗素子を使用することで回路面積が削減されると言える。
【0108】
一方、比較演算増幅回路1が第1例・第2例の何れであっても、2系統の基準電位に関して時分割処理するので消費電力は概ね1/2になる。サンプルホールド回路503については、第1例と同様であり、AD変換回路5Xと比較して半分の動作速度の設計でよく、消費電力は低減するし、面積・電力の削減に寄与する。
【0109】
<AD変換回路の動作:第2例>
図5Aを参照して、第2例のAD変換回路5Bの動作について説明する。図中のCKSWO ,CKSWE は比較演算増幅回路1_1〜1_8の出力に接続されたセレクタ542_1〜542_8用のクロック信号、CKLTO は奇数番目のラッチ580_O用のクロック信号、CKLTE は偶数番目のラッチ580_E用のクロック信号である。また、奇数番目のラッチ580_Oの出力サーモメータコードをDO、偶数番目のラッチ580_Eの出力サーモメータコードをDEと表記する。
【0110】
クロック信号CKSHがLレベルからHレベルになるとき、サンプルホールド回路503はアナログ信号AOUT1 を保持し、比較演算増幅回路501の各比較演算増幅回路1_1〜1_8に出力する。クロック信号CKPAがHレベルであれば、比較演算増幅回路1_1〜1_8には奇数番目の基準電位REFOが入力され、比較演算結果VOO1が出力される。このとき、クロック信号CKSWO はHレベルで、クロック信号CKSWE はLレベルであり、スイッチ542_Oがオン、スイッチ542_Eがオフとなっている。そのため、比較演算増幅回路1_1〜1_8の出力(比較演算結果VOO1)は奇数番目のラッチ580_Oにのみ供給される。この比較演算増幅回路1_1〜1_8の出力(比較演算結果VOO1)を受け、クロック信号CKLTO がLレベルからHレベルに立ち上がるとき、ラッチ580_Oが正負判別を行ない、基準電位が奇数番目のときのサーモメータコードDO1 を後段のデコード回路509に出力する。
【0111】
一方、クロック信号CKPAがLレベルであれば、比較演算増幅回路1_1〜1_8には偶数番目の基準電位REFEが入力され、比較演算結果VOE1が出力される。このとき、クロック信号CKSWO はLレベルで、クロック信号CKSWE はHレベルであり、スイッチ542_Oがオフ、スイッチ542_Eがオンとなっている。そのため、比較演算増幅回路1_1〜1_8の出力(比較演算結果VOE1)は偶数番目のラッチ580_Eにのみ供給される。この比較演算増幅回路1_1〜1_8の出力(比較演算結果VOE1)を受け、クロック信号CKLTE がLレベルからHレベルに立ち上がるとき、ラッチ580_Eが正負判別を行ない、基準電位が偶数番目のときのサーモメータコードDE1 を後段のデコード回路509に出力する。
【0112】
デコード回路509は、奇数番目と偶数番目に基準電位を分けて比較演算されたサーモメータコードDO1 (ラッチ580_Oが生成),DE1 (ラッチ580_Eが生成)を合成して4ビットデジタルコードDOUT1 を出力する。
【0113】
次に、クロック信号CKSHがHLレベルからLレベルになるとき、サンプルホールド回路503はアナログ信号AOUT2 を保持し、比較演算増幅回路501の各比較演算増幅回路1_1〜1_8に出力する。その後は、アナログ信号AOUT1 についての前記の動作と同様であり、最終的には、デコード回路509は、4ビットデジタルコードDOUT2 を出力する。
【0114】
これから分かるように、第2例でも、ゼロクロス信号VOは、奇数番目の基準電位REF_O に対応するゼロクロス信号VOO と偶数番目の基準電位REF_E に対応するゼロクロス信号VOE とが時分割で切り替えられる。これに対応して、ラッチ出力も、奇数番目の基準電位REF_O に対応するラッチ出力DOと偶数番目の基準電位REF_E に対応するラッチ出力DEとが時分割で切り替えられる。
【0115】
第1例では1つのラッチ580が奇数番目のサーモメータコードDOと偶数番目のサーモメータコードDEを時分割でデコード回路509に伝達するのに対して、第2例では奇数番目のサーモメータコードDOはラッチ580_Oで、偶数番目のサーモメータコードDEはラッチ580_Eで、それぞれ個別に対処する点の相違があるが、デコード回路509の動作としては第1例と第2例で相違はない。
【0116】
この結果から分かるように、第1例のAD変換回路5AにおけるAD変換の動作クロックは、サンプルホールド回路503用のクロック信号CKSHではなく、比較演算増幅回路501用のクロック信号CKPAであり、クロック信号CKPAの1周期ごとにAD変換結果を出力する。従前のようにAD変換の動作クロックをクロック信号CKPAの周波数と同じにするのであれば、クロック信号CKPAはクロック信号CKSHに対して2倍の周波数であるから、各クロック信号の周波数を全体的に1/2になり、動作速度が半分でよくなる。
【0117】
加えて、ラッチ580用のクロック信号CKLTO ,CKLTE はクロック信号CKPAと同じ周期となるため、ラッチ580は第1比較例のAD変換回路5Xと同様な回路でよい。
【0118】
<AD変換回路:第3例>
図6〜図6Fは、本実施形態の第3例のAD変換回路を説明する図である。ここで、図6は、第3例のAD変換回路5Cの全体概要を示す図である。図6Aは、第3例のAD変換回路5Cで使用する抵抗補間回路の構成例を示す図である。図6Bは、第3例のAD変換回路5Cで使用する折返し演算回路(フォールディング回路)の構成例を示す図である。図6Cは、第3例で適用する補間処理を説明する図である。図6Dは、第3例のAD変換回路5Cを適用しない第2比較例のAD変換回路5Yの全体概要を示す図である。図6Eは、第2比較例のAD変換回路5Yで使用する折返し演算回路の構成例を示す図である。図6Fは、第3例のAD変換回路5Cの動作を説明するタイミングチャートである。
【0119】
第3例のAD変換回路5Cは、m+nビット対応の構成であり、上位mビットと下位nビットのデジタルデータ(グレイコードデータ)を各別に発生する方式を採っている。本例では、5ビット対応の構成であり、上位2ビットと下位3ビットのデジタルデータ(グレイコードデータ)を各別に発生するものとする。上位2ビットについては、一般的なフォールディング方式を採用し、下位3ビットについては、フォールディング方式と補間(インターポレーション)が組み合わされた折返し・補間型を採用している。折返し・補間型では、フォールディング方式で得られる所定量Pずつ位相がずらされたQ相のサイン波対の間を補間してR・Q相のサイン波対を取得し、このR・Q相のサイン波対をそれぞれ比較して2値データを生成し、2値データをn(本例では3)ビットのグレイコードに変換する。
【0120】
ここで、第3実施形態のAD変換回路5Cは、フォールディング方式でQ個のサイン波対を生成する際に、本実施形態の比較演算増幅回路1から出力される、基準電位を時分割した結果を受けた各出力信号(本例では増幅出力信号VOP ,VON の対)を使用する点、これを受けて補間回路ではフォールディング方式で得られる各系統の出力信号(サイン波)をサンプルホールドする(何れか1つはサンプルホールドが不要)仕組みを持つ点に特徴がある。
【0121】
このため、AD変換回路5Cは先ず、5ビットの内の上位2ビットについて一般的なフォールディング方式によりAD変換行なう上位ビット変換回路504UPを備える。上位ビット変換回路504UPには、基準電位生成回路502から上位ビット変換用の基準電位が供給され、サンプルホールド回路503からアナログ入力信号AIN のホールド出力が供給される。上位ビット変換回路504UPは、入力信号と複数の基準電位によって上位2ビットのデジタルデータ(グレイコードデータ)を出力する。
【0122】
すなわち、上位ビット変換回路504UPは、差動アナログ信号対(アナログ入力信号VIP ,VIN )と差動基準信号対(基準電位VRP ,VRN )がそれぞれ入力され、両信号対の差を増幅する比較演算増幅回路と、比較演算増幅回路から出力されるゼロクロス信号VO(増幅出力信号VOP ,VON )に基づき折り返された差動信号対(折返し信号FOP ,FON )を出力する折返し演算回路を備え、折返し演算回路が出力する差動信号対(折返し信号FOP ,FON )を比較し、上位mビットのグレイコードを生成する。
【0123】
また、第3例のAD変換回路5Cは、5ビットの内の下位3ビットについて折返し・補間型でAD変換を行なう下位ビット変換回路504DNとして、先ず、比較演算増幅回路501、ラッチ回路508、デコード回路509を備える。下位ビット変換回路504DNはさらに、比較演算増幅回路501とラッチ回路508の間に、8系統入力の折返し演算回路505と、サンプルホールド回路560および抵抗補間回路570を具備したR倍補間回路506を備える。折返し演算回路505は差動出力で、折返し演算回路505から出力される折返し信号FOは折返し信号FOP ,FON の対であり、折返し信号FOP ,FON に対応するような構成のR倍補間回路506が設けられる。
【0124】
比較演算増幅回路501により時分割で2系統の基準電位が切り替えられたものに基づく増幅出力信号VO_1〜VO_8(それぞれVOP ,VON の差動対)が折返し演算回路505に入力される。折返し演算回路505としては、たとえば、特開2007−143140号公報の段落59〜62、図3に示されているような方式のものをベースに、8差動入力対に拡張した差動8入力・差動出力(折返し信号FOP ,FON )の折返し演算回路、つまり8回フォールディングする構成を採用するとよい(詳細は後述する)。
【0125】
R倍補間回路506は、一例としてP相(ここでは2相)の信号を受けて2倍補間を行なうもので示す。その結果、R倍補間回路506は、4相の信号IOをラッチ回路508に供給する。ラッチ回路508は、R倍補間回路506から出力される信号数に対応して、4つのラッチ580_1〜580_4を有している。ラッチ回路508から出力される4相のサイクルコードD_1 〜D_4 はデコード回路509に供給される。
【0126】
デコード回路509は、グレイコード・エンコーダを持つ。グレイコード・エンコーダは、たとえば、R倍補間回路506からの4相のサイクルコードD_1 〜D_4 を排他的論理和(Exclusive OR)回路を用いてグレイコードに変換する回路である。回路構成は周知のものを用いることができるので、ここでは説明を割愛する。
【0127】
R倍補間回路506のサンプルホールド回路560は、スイッチ562(第4の信号選択回路)と保持容量564とバッファ566を、奇数系統用と偶数系統用の2系統分有している。スイッチ562と保持容量564は、奇数系統用と偶数系統用のそれぞれにおいて、折返し信号FOP ,FON のそれぞれに設けられる。一方、バッファ566は差動入力・差動出力型のものとすることで、差動の折返し信号FOP ,FON を入力可能となるので、奇数系統用と偶数系統用のそれぞれに1つを設ければ十分である。
【0128】
各スイッチ562_O,562_Eは、回路規模をできるだけ増やさないようにするため、一例としてpMOSまたはnMOSの何れか一方のみによるトランジスタスイッチとする。ここでは、制御入力端であるゲートにHレベルが入力されるとオンするnMOSであるものとする。奇数系統用のスイッチ562_Oの制御入力端にはスイッチ用のクロック信号CKSWO が供給され、偶数系統用のスイッチ562_Eの制御入力端にはスイッチ用のクロック信号CKSWE が供給される。スイッチ562_O,スイッチ562_Eの入力側は共通に折返し演算回路505の出力に接続されている。
【0129】
スイッチ562_Oの出力は保持容量564_Oの一方の端子およびバッファ566_Oの入力に接続され、スイッチ562_Eの出力は保持容量564_Eの一方の端子およびバッファ566_Eの入力に接続されている。保持容量564_O,564_Eの各他方の端子は共通に基準点(たとえば接地電位)に接続されている。因みに、本構成例の場合、その動作との関係で、保持容量564_Eを備えることは必須ではない。バッファ566_Oの出力はラッチ580_1の入力に接続され、バッファ566_Eの出力はラッチ580_3の入力に接続されている。
【0130】
R倍補間回路506の抵抗補間回路570としては、たとえば、特公平07−061018号公報の第8図の補間回路12に示されているような抵抗器のリング方式の構成を採用する。具体的には、図6A(1)に示すように、抵抗値が同一の8つの抵抗素子572P,574P,576P,578P,572N,574N,576N,578N(特に補間抵抗と称する)の環状接続回路である。抵抗素子572Pと抵抗素子578Nとの接続点をノードN1P 、抵抗素子572Pと抵抗素子574Pとの接続点をノードN2P 、抵抗素子574Pと抵抗素子576Pとの接続点をノードN3P 、抵抗素子576Pと抵抗素子578Pとの接続点をノードN4P とする。抵抗素子572Nと抵抗素子578Pとの接続点をノードN1N 、抵抗素子572Nと抵抗素子574Nの接続点をノードN2N 、抵抗素子574N抵抗素子576Nの接続点をノードN3N 、抵抗素子576Nと抵抗素子578Nとの接続点をノードN4N とする。
【0131】
ノードN1P はバッファ566_Oの非反転出力IO1Pおよびラッチ580_1の入力IO1Pに接続されている。ノードN2P はラッチ580_2の非反転入力IO2Pに接続されている。ノードN3P はバッファ566_Eの非反転出力IO3Pおよびラッチ580_3の非反転入力IO3Pに接続されている。ノードN4P はラッチ580_4の非反転入力IO4Pに接続されている。ノードN1N はバッファ566_Oの反転出力IO1Nおよびラッチ580_1の反転入力IO1Nに接続されている。ノードN2N はラッチ580_2の反転入力IO2Nに接続されている。ノードN3N はバッファ566_Eの反転出力IO3Nおよびラッチ580_3の反転入力IO3Nに接続されている。ノードN4Nはラッチ580_4の反転入力IO4Nに接続されている。図6A(2)に示すように、ラッチ580に内蔵のコンパレータ(比較器)は、入力されたサイン波対IOP ,ION の差を2値化する、つまりサイン波対に基づき正負判別を行なう。
【0132】
このように、第3例のAD変換回路5Cは、折返し演算回路505と、折返し演算回路505の出力を切り替えるスイッチ562と、折返し演算回路505の出力を時分割で保持する保持容量564を有し、保持容量564に保持された2系統の情報に基づき補間演算を行なう構成となっている。
【0133】
8系統入力の折返し演算回路505は、一例として、図6Bに示すような回路構成が採用される。折返し演算回路505は、8系統入力に対応するべく、8個の差動TRペアM(nMOS差動トランジスタ対:nMOS550,552)と、差動TRペアに所定の動作電流を供給する電流源として機能するnMOS554と、負荷素子としての抵抗素子556,558を備えている。なお、ここでは負荷素子として抵抗素子を使用した受動負荷としているが、pMOSカレントミラー回路などトランジスタを負荷とする能動負荷としてもよい。
【0134】
差動TRペアM_1〜M_8には比較演算増幅回路1_1〜1_8の対応するものから出力されるゼロクロス信号VO_1〜VO_8(増幅出力信号VOP_1 ,VON_1 〜VOP_8 ,VON_8 )が供給される。詳しくは、nMOS550_1〜550_8には増幅出力信号VOP_1 〜VOP_8 が供給され、nMOS552_1〜552_8には増幅出力信号VON_1 〜VON_8 が供給される。ゼロクロス信号VOは、奇数番目の基準電位REF_O に対応するゼロクロス信号VOO と偶数番目の基準電位REF_E に対応するゼロクロス信号VOE とが時分割で切り替えられる。
【0135】
抵抗素子556は、一方の端子が電源Vddに接続され、他方の端子が奇数番目のnMOS550_Oの各ドレインおよび偶数番目のnMOS552_Eの各ドレインに共通に接続され、その接続点から折返し信号FOP が出力される。抵抗素子558は、一方の端子が電源Vddに接続され、他方の端子が奇数番目のnMOS552_Oの各ドレインおよび偶数番目のnMOS550_Eの各ドレインに共通に接続され、その接続点から折返し信号FON が出力される。各差動TRペアMの出力信号は基準電位REF の位置で折り返された入出力特性となる。
【0136】
折返し演算回路505は、8個の差動TRペアMの出力信号を合成することで、各基準電位REF の位置でゼロクロスする折返し信号FO(FOP ,FON )を出力することになる。たとえば、図6Cには、R倍補間回路506の入出力特性(IO対AIN )を示す動作波形図が示されている。
【0137】
折返し演算回路505は、比較演算増幅回路1_1〜1_8のゼロクロス信号VO(増幅出力信号VOP ,VON )が奇数番目の基準電位REF_O のときは奇数番目の基準電位REF_O の位置でゼロクロスする折返し信号FO_O(FOP_O ,FON_O :IO1 )を出力する。また折返し演算回路505は、比較演算増幅回路1_1〜1_8のゼロクロス信号VO(増幅出力信号VOP ,VON )が偶数番目の基準電位REF_E のときは偶数番目の基準電位REF_E の位置でゼロクロスする折返し信号FO_E(FOP_E ,FON_E :IO3 )を出力する。折返し信号FO_Oと折返し信号FO_Eとの間には90度の位相差がある。
【0138】
このことから分かるように、折返し演算回路505は、折返し信号FO_O,FO_Eを時分割で出力する。因みに、折返し信号FOの特性(FOP ,FON :IO)がサイン波のように見えるので折返し演算回路505はサイン波発生回路とも称される。よって、折返し演算回路505は、アナログ入力信号AIN に応じて90度の位相差を持つ2相のサイン波対IO1 ,IO3 を時分割で出力するものとなる。
【0139】
R倍補間回路506は、この折返し演算回路505から時分割で出力される折返し信号FO_O,FO_E(2相のサイン波対IO1 ,IO3 )に基づき、2相のサイン波対IO1 ,IO3 の間を補間してサイン波対IO2 ,IO4 を生成することで4相のサイン波対を取得する。つまり、R倍補間回路506は、サイン波対IO1 ,IO3 の間を2分割した4個のサイン波対を生成する。このとき、折返し演算回路505は折返し信号FO_O,FO_E(2相のサイン波対IO1 ,IO3 )を時分割で出力するので、R倍補間回路506は、少なくとも先に出力される方のサイン波対(本例ではサイン波対IO1 )を保持しておく仕組みとしてサンプルホールド回路560を有している。各ノードのサイン波対IO1 〜IO4 がラッチ580のコンパレータに入力されることで正負判別が行なわれる。
【0140】
一方、図6Dに示すように、第3実施形態を適用しない第2比較例(通常のフォールディング方式)のAD変換回路5Yは、比較演算増幅回路501Yは基準電位REF ごとに比較演算増幅回路100を有し、折返し演算回路505Yは折返し演算回路505_Oと折返し演算回路505_Eを個別に有する。折返し演算回路505_Oは、奇数番目の基準電位REF_O に対応するゼロクロス信号VOO が入力され、奇数番目の基準電位REF_O の位置でゼロクロスする折返し信号FO_O(FOP_O ,FON_O :IO1 )を生成する。折返し演算回路505_Eは、偶数番目の基準電位REF_E に対応するゼロクロス信号VOE が入力され、偶数番目の基準電位REF_E の位置でゼロクロスする折返し信号FO_E(FOP_E ,FON_E :IO3 )を生成する。
【0141】
奇数番目用の折返し演算回路505_Oと偶数番目用の折返し演算回路505_Eは、一例として、図6Eに示すような回路構成が採用される。何れも基本的な回路構成は折返し演算回路505と同じであるが、折返し演算回路505_Oに入力されるゼロクロス信号VOは、奇数番目の基準電位REF_O に対応するゼロクロス信号VOO のみであり、折返し演算回路505_Eに入力されるゼロクロス信号VOは、偶数番目の基準電位REF_O にE応するゼロクロス信号VOE のみである。これは、折返し演算回路505_Oと折返し演算回路505_Eを個別に有することから明らかである。
【0142】
AD変換回路5CとAD変換回路5Yを比較すると、先ず、2系統の基準電位に関して時分割処理するので消費電力は概ね1/2になる。回路規模に関しては、比較演算増幅回路501と折返し演算回路505の規模が削減され得るものの、サンプルホールド回路560が必要になる。したがって、比較演算増幅回路501の回路規模の削減分×折返し演算回路505への入力系統数(本例では8系統)+折返し演算回路505の削減分よりも、サンプルホールド回路560の回路規模が少なくなるようにすることに留意する。比較演算増幅回路501側の削減効果が少なくても、折返し演算回路505の回路規模は半減するので、総じて言えば、折返し演算回路505の削減分よりもサンプルホールド回路560の回路規模が少なくなるようにすると概ね十分な削減効果が得られると言える。もちろん、比較演算増幅回路501は、第2例の比較演算増幅回路1Bではなく第1例の比較演算増幅回路1Aを使用するのが好ましい。
【0143】
<AD変換回路の動作:第3例>
図6Fを参照して、第3例のAD変換回路5Cの動作について説明する。図中のCKSWO はスイッチ562_O用のクロック信号、CKSWE はスイッチ562_E用のクロック信号、CKLTはラッチ580_1〜580_4用のクロック信号である。
【0144】
クロック信号CKSHがLレベルからHレベルになるとき、サンプルホールド回路503はアナログ信号AOUT1 を保持し、比較演算増幅回路501の各比較演算増幅回路1_1〜1_8に出力する。クロック信号CKPAがHレベルであれば、比較演算増幅回路1_1〜1_8には奇数番目の基準電位REFOが入力され、比較演算結果VOO1が出力される。これを受けて、折返し演算回路505は、奇数番目の基準電位REF_O の位置でゼロクロスする折返し信号FO_O(FOP_O ,FON_O :IO1 )をR倍補間回路506に供給する。
【0145】
このとき、クロック信号CKSWO はHレベルで、クロック信号CKSWE はLレベルであり、スイッチ562_Oがオン、スイッチ562_Eがオフとなっている。そのため、折返し演算回路505から出力された折返し信号FO_O(FOP_O ,FON_O :IO1 )は保持容量564_Oにサンプルされ、バッファ566_Oを介して抵抗補間回路570のノードN1に出力される。
【0146】
一方、クロック信号CKPAがLレベルであれば、比較演算増幅回路1_1〜1_8には偶数番目の基準電位REFEが入力され、比較演算結果VOE1が出力される。これを受けて、折返し演算回路505は、偶数番目の基準電位REF_E の位置でゼロクロスする折返し信号FO_E(FOP_E ,FON_E :IO3 )をR倍補間回路506に供給する。このとき、クロック信号CKSWO はLレベルで、クロック信号CKSWE はHレベルであり、スイッチ562_Oがオフ、スイッチ562_Eがオンとなっている。そのため、折返し演算回路505から出力された折返し信号FO_E(FOP_E ,FON_E :IO3 )は保持容量564_Eにサンプルされ、バッファ566_Eを介して抵抗補間回路570のノードN3に出力される。
【0147】
このとき、スイッチ562_Oがオフしているので、保持容量564_Oにはサンプルされた折返し信号FO_O(FOP_O ,FON_O :IO1 )がホールドされており、バッファ566_Oを介して抵抗補間回路570のノードN1に出力されている。
【0148】
そこで、R倍補間回路506は、バッファ566_Eを介して抵抗補間回路570のノードN3に折返し信号FO_E(FOP_E ,FON_E :IO3 )が供給されると、抵抗補間回路570のノードN2にサイン波対IO1 ,IO3 の間を補間したサイン波対IO2 を生成し、抵抗補間回路570のノードN4にサイン波対IO3 ,IO1 の間を補間したサイン波対IO4 を生成する。
【0149】
これにより、ラッチ回路508には、R倍補間回路506から4相のサイン波対IO1 ,IO2 ,IO3 ,IO4 が供給される。
【0150】
ラッチ回路508は、4相のサイン波対IO1 ,IO2 ,IO3 ,IO4 を受け、クロック信号CKLTがLレベルからHレベルに立ち上がるとき、ラッチ580_1〜580_4が正負判別を行ないサイクルコードD1_1〜D1_4を取得し後段のデコード回路509に出力する。デコード回路509は、4相のサイクルコードD1_1〜D1_4に基づき、下位3ビットのデジタルコードDOUT1 (グレイコード)を出力する。すなわち、4相のサイン波対IO1 ,IO2 ,IO3 ,IO4 をコンパレータによって比較すると、2値化されたサイクルコードD1_1〜D1_4が得られる。そして、このサイクルコードD1_1〜D1_4をデコード回路509によってコーディングすると、下位3ビットのグレイコードが得られる。
【0151】
次に、クロック信号CKSHがHLレベルからLレベルになるとき、サンプルホールド回路503はアナログ信号AOUT2 を保持し、比較演算増幅回路501の各比較演算増幅回路1_1〜1_8に出力する。その後は、アナログ信号AOUT1 についての前記の動作と同様であり、最終的には、デコード回路509は、4相のサイクルコードD2_1〜D2_4に基づき、下位3ビットのデジタルコードDOUT2 (グレイコード)を出力する。
【0152】
この結果から分かるように、第3例のAD変換回路5CにおけるAD変換は、下位3ビットについて、フォールディング(サイン波生成)用の基準電位REF を奇数番目と偶数番目で時分割で折返し演算回路505に供給することで、2相のサイン波対IO1 ,IO3 を時分割で生成する点において第2比較例のAD変換回路5Yと異なるが、その後の補間処理やサイクルコードの生成とグレイコードへの変換は第2比較例のAD変換回路5Yと同じである。
【0153】
サイン波発生回路として機能する折返し演算回路505の出力を切り替えて、それぞれサンプルホールドすることにより、回路数を削減し、第2比較例のAD変換回路5Yよりも回路面積や電力を削減したAD変換器が実現される。
【0154】
なお、前記の説明では、5ビット対応の構成で説明したが、5ビットに限るものではなく6ビット以上においても同様に組むことができる。また、上位ビットと下位ビットの区分けも任意である。一般的には、上位ビットの方を下位ビットよりも少なくする。
【0155】
前記の説明では、抵抗補間回路570を備える構成で説明したが、抵抗補間回路570を備えることは必須ではなく、抵抗補間回路570を取り外した構成にしてもよい。さらに、上位ビットと下位ビットに区分けすること自体も不要であり、この場合、前記説明における上位ビット変換回路504UPを取り外した構成にすればよい。これら変形例については、各機能部を備えない構成であり、図示するまでもなくその構成を特定できるし、その場合の動作も特定できるので、それら変形例の構成図や動作説明は割愛する。
【0156】
<電子機器への適用:記録再生装置>
図7は、本実施形態の電子機器を説明する図である。本実施形態の電子機器は、前述の比較演算増幅回路1やサンプルホールド回路3やAD変換回路5の仕組みを一般的な電子機器に適用したものである。つまり、電子機器に本発明に係る比較演算増幅回路やAD変換回路を適用する事例を示したものである。図7は、その電子機器として記録再生装置(光ディスク装置)を例に示している。比較演算増幅回路やAD変換回路において、複数系統の基準電位REF を時分割で扱うことにより、電子機器としても、回路削減や電力消費低減がなされる。
【0157】
本実施形態の記録再生装置9は、回転サーボ系として、音楽などの再生すべき情報が記録された光ディスクPD(Photo Disk)を回転させるスピンドルモータ910と、スピンドルモータ910を駆動するモータドライバ912と、光ディスクPDに付加情報を記録するあるいは光ディスクPDに記録されている情報を読み取るためのレーザ光源を具備した光ピックアップ914を備える。
【0158】
光ディスクPDとしては、CD(コンパクトディスク)やCD−ROM(Read Only Memory)などのいわゆる再生専用の光ディスクのほか、たとえばCD−R(Recordable)のような追記型光ディスクや、CD−RW(Rewritable )のような書き換え可能型光ディスクであってもよい。さらには、CD系の光ディスクに限らず、MO(光磁気ディスク)であってもよいし、通常のDVD(Digital Video またはVersatile Disk)や、たとえば波長407nm程度の青色レーザを利用する次世代DVDといったDVD系の光ディスクであってもよい。また、現行のCDフォーマットを踏襲しながら、記録密度を現行フォーマットの約2倍とした、いわゆる2倍密度のCD(DDCD;DD=Double Density)やCD−RあるいはCD−RWであってもよい。
【0159】
記録再生装置9は、スピンドルモータ制御部930とピックアップ制御部940を備える。スピンドルモータ制御部930は、モータドライバ912を制御する回転制御部(回転サーボ系)の一例である。ピックアップ制御部940は、トラッキングサーボ系およびフォーカスサーボ系の一例であり、光ピックアップ914の光ディスクPDに対する半径方向位置を制御する。
【0160】
記録再生装置9は、記録・再生系として、光ピックアップ914を介して情報を記録する情報記録部および光ディスクPDに記録されている情報を再生する情報再生部の一例である記録・再生信号処理部950を備える。記録・再生信号処理部950の構成としては、たとえば位相同期回路やAD変換回路を備えている。
【0161】
記録再生装置9は、コントローラ系として、コントローラ962や図示を割愛したインタフェース機能をなすインタフェース部などを備える。コントローラ962は、マイクロプロセッサ(MPU:Micro Processing Unit )で構成されており、スピンドルモータ制御部930およびピックアップ制御部940を有するサーボ系や記録・再生信号処理部950の動作を制御する。インタフェース部は、当該記録再生装置9を利用した各種の情報処理を行なう情報処理装置(ホスト装置)の一例であるパーソナルコンピュータ(以下パソコンと称する)との間のインタフェース(接続)機能をなす。インタフェース部には、ホストIFコントローラが設けられる。記録再生装置9とパソコンにより情報記録再生システム(光ディスクシステム)が構成される。
【0162】
<記録・信号処理部>
記録・再生信号処理部950は、RF増幅部952と、波形整形部953(波形等化器;Equalizer )と、AD変換回路の一例であるAD変換部954(ADC;Analog to Digital Converter )を備える。AD変換部954の前段に配置されたアナログ信号処理系統(光ピックアップ914から波形整形部953までの各機能部)は、AD変換対象の差動アナログ信号対を生成するアナログ信号生成部を構成する。
【0163】
RF増幅部952は、光ピックアップ914により読み取られた微小なRF(高周波)信号(以下再生RF信号ともいう)を所定レベルに増幅する。波形整形部953は、RF増幅部952から出力された再生RF信号を整形する。AD変換部954は、波形整形部953から出力されたアナログの再生RF信号をデジタルデータに変換する。
【0164】
記録・再生信号処理部950は、クロック再生部955と、DSP(Digital Signal Processor)で構成されたデジタル信号処理部956と、記録電流制御部957と、書込みクロック生成部960を備える。
【0165】
クロック再生部955は、AD変換部954から出力されたデジタルデータ列に基づきクロック信号を再生する。クロック再生部955は、AD変換部954からのデジタルデータ(デジタルデータ列Din)にロックしてクロック信号を生成するデータリカバリ型の位相同期回路(PLL回路)を有する。クロック再生部955は、再生したクロック信号をAD変換部954へADクロック(サンプリングクロック)CKadとして供給したり、その他の機能部に供給したりする。AD変換部954は、ADクロックCKadに基づいてアナログ信号をデジタルデータに変換する。デジタル信号処理部956は、AD変換部954から出力されたデジタルデータ列(再生RF信号に対応するもの)を復調し、デジタルオーディオデータやデジタル画像データなどを復号化するなどのデジタル信号処理をする。
【0166】
記録電流制御部957は、情報を光ディスクPDに記録するためのレーザ光の記録電流を制御(オンオフ)する。記録電流制御部957は、光ディスクPDの材質と記録速度に応じて光出力パワーをマルチパルス変調し、また、レーザ光源(光ピックアップ914内にある)から発せられるレーザ光の光出力(光強度、光出力パワー)を一定値に保持するためのAPC(Auto Power Control)制御を行なう。
【0167】
書込みクロック生成部960は、クリスタル発振器などから供給される基準クロックに基づいて光ディスクPDへの記録の際にデータを変調するための書込みクロックを生成する。
【0168】
このような構成の記録再生装置9としても、AD変換部954は、複数系統の基準電位REF を時分割で扱う本実施形態のAD変換回路5A〜5Cの仕組みを適用することで、回路規模や電力消費を抑える仕組みが実現される。
【0169】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【0170】
また、前記の実施形態は、クレーム(請求項)にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【0171】
たとえば、前記実施形態では、電子機器として光ディスク装置などの記録再生装置への適用例で説明したが、記録再生装置としては光ディスク装置に限らず、たとえば、ハードディスク駆動装置などもあり、ハードディスク駆動装置もAD変換回路を使用することがある。このAD変換回路に前記実施形態のAD変換回路5A〜5Cを適用可能である。
【0172】
さらに、記録再生装置に限らず、たとえば、固体撮像装置や撮像装置や表示装置など、その他の電子機器にも適用可能である。
【0173】
また、本実施形態の比較演算増幅回路1は、本実施形態のAD変換回路5A〜5Cへの適用に限らず、複数の基準電位REF を扱う各種の比較演算増幅回路や、それを利用した一般的な電子機器にも適用可能である。
【図面の簡単な説明】
【0174】
【図1】本実施形態の第1例の比較演算増幅回路を説明する図である。
【図2】本実施形態の第2例の比較演算増幅回路を説明する図である。
【図3】本実施形態のサンプルホールド回路を説明する図である。
【図4】本実施形態の第1例のAD変換回路の全体概要を示す図である。
【図4A】本実施形態の第1例のAD変換回路を適用しない第1比較例のAD変換回路の全体概要を示す図である。
【図4B】本実施形態の第1例のAD変換回路の動作を説明するタイミングチャートである。
【図4C】第1比較例のAD変換回路の動作を説明するタイミングチャートである。
【図5】本実施形態の第2例のAD変換回路の全体概要を示す図である。
【図5A】本実施形態の第2例のAD変換回路の動作を説明するタイミングチャートである。
【図6】本実施形態の第3例のAD変換回路の全体概要を示す図である。
【図6A】本実施形態の第3例のAD変換回路で使用する抵抗補間回路の構成例を示す図である。
【図6B】本実施形態の第3例のAD変換回路で使用する折返し演算回路の構成例を示す図である。
【図6C】本実施形態の第3例で適用する補間処理を説明する図である。
【図6D】本実施形態の第3例のAD変換回路を適用しない第2比較例のAD変換回路の全体概要を示す図である。
【図6E】第2比較例のAD変換回路で使用する折返し演算回路の構成例を示す図である。
【図6F】本実施形態の第3例のAD変換回路の動作を説明するタイミングチャートである。
【図7】本実施形態の電子機器を説明する図である。
【符号の説明】
【0175】
1…比較演算増幅回路、100…比較演算増幅回路、110…第1差動増幅回路、120…第2差動増幅回路、130…負荷回路、140…信号選択回路(第2の信号選択回路)、3…サンプルホールド回路、310…サンプルホールド回路、340…信号選択回路(第1の信号選択回路)、5…AD変換回路、501…比較演算増幅回路、502…基準電位生成回路、503…サンプルホールド回路、504DN…下位ビット変換回路、504UP…上位ビット変換回路、505…折返し演算回路、506…R倍補間回路、508…ラッチ回路、509…デコード回路、540…信号選択回路(第3の信号選択回路)、560…サンプルホールド回路、562…スイッチ(第4の信号選択回路)、564…保持容量、566…バッファ、570…抵抗補間回路、580…ラッチ、6…デジタルデータ取得部、9…記録再生装置、954…AD変換部
【技術分野】
【0001】
本発明は、比較演算増幅回路、AD変換回路、電子機器に関する。より詳細には、2種の信号を比較・増幅して出力する比較演算増幅回路、アナログ信号をデジタルデータに変換するAD変換回路、AD変換回路の仕組みを利用する記録再生装置を始めとする電子機器に関する。
【背景技術】
【0002】
記録再生装置を始めとする各種の電子機器においては、2種の信号を比較・増幅して出力する比較演算増幅回路や、アナログ信号をデジタルデータに変換するAD変換回路を用いることがある。
【0003】
AD変換方式としては、回路規模や処理速度(高速化)や分解能などの観点から様々な方式が考えられているが、一例として、並列型(フラッシュ型)のAD変換回路が知られている。並列型のAD変換回路は、アナログ入力電圧を複数の基準電圧とクロック信号に従って一斉に比較を行なうことでアナログ入力電圧に対応するデジタルデータを取得するものである。
【0004】
並列型のAD変換回路は、基本的な構成として、ビット分解能の2のべき乗個の比較演算増幅回路を用いて回路が構成されている。そのため、ビット数が増えると回路規模や消費電力が膨大になる難点がある。
【0005】
たとえば、並列型のAD変換回路では、アナログ入力信号と複数の基準電位とを比較演算増幅回路を用いて比較し、アナログ信号が基準電位より低ければ差動分で負、高ければ差動分で正となる、あるゲインで入力信号に追従したアナログ差動信号(ゼロクロス信号や増幅出力信号対と呼ぶ)を生成する。そして、増幅出力信号対の差をコンパレータおよびラッチ回路を用いて2値化する(正負判別を行なう)ことにより、その基準電位の分解能に応じたデジタルコードへの変換を行なう。
【0006】
この比較演算増幅回路、コンパレータ、ラッチ回路は分解能が細かくなるほどその回路の素子数も増大する。また、プロセスの微細化に伴う低電圧化によって、その分解能はより細かい電圧となり、高精度な比較演算増幅回路・コンパレータ・ラッチ回路が必要となる。さらに、高速動作を実現させるためにも面積・電力は増大してしまう。
【0007】
このような問題を解決するために、様々な技術が提案されているが、一例として、特許文献1,2に記載のAD変換回路が知られている。
【0008】
【特許文献1】特開2007−189519号公報
【特許文献2】特公平07−061018号公報
【0009】
特許文献1に記載の仕組みは、特許文献2に記載のフォールディング方式を採用した構成であり、アナログ信号を、折返し演算回路を用いることで複数回折り返し、その折り返した分、回路規模や消費電力を、基本的な構成に比べて少なくするものである。
【発明の開示】
【発明が解決しようとする課題】
【0010】
しかしながら、比較演算増幅回路や並列型のAD変換回路では、回路規模や消費電力の各側面において、さらなる改善が望まれている。フォールディング方式のAD変換回路においても同様に、回路規模や消費電力の各側面において、さらなる改善が望まれている。
【0011】
本発明は、上記事情に鑑みてなされたものであり、フォールディング方式を採らない場合において、回路規模や消費電力の内の少なくとも一側面において、さらなる低減を図ることのできる並列型のAD変換回路の仕組みを提供することを目的とする。
【0012】
本発明は、上記事情に鑑みてなされたものであり、フォールディング方式を採る場合において、回路規模や消費電力の内の少なくとも一側面において、さらなる低減を図ることのできる並列型のAD変換回路の仕組みを提供することを目的とする。
【0013】
本発明は、上記事情に鑑みてなされたものであり、回路規模や消費電力の内の少なくとも一側面において、さらなる低減を図ることのできる比較演算増幅回路の仕組みを提供することを目的とする。
【0014】
本発明は、上記事情に鑑みてなされたものであり、回路規模や消費電力の内の少なくとも一側面において、さらなる低減を図ることのできる電子機器の仕組みを提供することを目的とする。
【課題を解決するための手段】
【0015】
本発明に係るAD変換回路は、先ず、AD変換対象の差動アナログ信号対について、複数のサンプルホールド回路によりそれぞれ異なるタイミングでそのレベルを一時保持し、各ホールドモード時の出力信号対の何れかを第1の信号選択回路により選択する。つまり、複数のサンプルホールド回路と第1の信号選択回路により、差動アナログ信号対について、ホールドモード時の出力信号対を時分割で出力するようにする。
【0016】
そして、フォールディング方式を採らない第1の態様においては、時分割で供給される複数の出力信号対について、第2の信号選択回路により複数の差動基準信号対を時分割で扱うように切り替えながら、比較演算増幅部では、各出力信号対と各差動基準信号対の差を各差動増幅回路で増幅することで複数の増幅出力信号対を時分割で出力するようにする。これを受けて、デジタルデータ取得部では、時分割で供給される複数の増幅出力信号対の差をそれぞれ2値化することでデジタルデータを取得する。
【0017】
また、フォールディング方式を採る第2の態様においては、折返し演算回路は、複数の差動基準信号対について比較演算増幅部から時分割で出力される各増幅出力信号対に基づき所定量ずつ位相がずれたP相の折り返された差動信号対を時分割で出力する。サンプルホールド回路では、P相の折り返された差動信号対を第4の信号選択回路により各別に分配し、第4の信号選択回路により分配されたP相の折り返された差動信号対を保持回路で保持する。これを受けて、デジタルデータ取得部では、P相の折り返された差動信号対の差をそれぞれ2値化し、各2値化データに基づいて前記差動アナログ信号対をデジタルデータに変換する。
【0018】
フォールディング方式では、さらに、上位ビットと下位ビットに分けた処理を行なうこともある。このような第3の態様においては、下位ビットの処理について、前述の第2の態様を適用するのがよい。
【0019】
また、フォールディング方式を採る第2や第3の態様では、補間方式と組み合わせることもある。この場合、前述の第2の態様において、さらに、サンプルホールド回路の後段に、P相の折り返された差動信号対の間を補間することでP×Q相の折り返された差動信号対を生成する補間部を設ける。そして、P×Q相の折り返された差動信号対の差をそれぞれ2値化し、各2値化データに基づいて差動アナログ信号対をデジタルデータに変換する。
【0020】
本発明に係る比較演算増幅回路は、複数の差動基準信号対について信号選択回路により時分割で扱うように切り替えながら、比較演算増幅部では、差動アナログ信号対と複数の差動基準信号対の差を各差動増幅回路で増幅することで複数の増幅出力信号対を時分割で出力するようにする。
【0021】
本発明に係る電子機器は、前述の本発明に係るAD変換回路と同様の仕組みを備えたものである。
【0022】
本発明に係る比較演算増幅回路は、AD変換回路のみではなく、一般的な電子機器にも適用可能である。
【0023】
本発明のAD変換回路や比較演算増幅回路や電子機器では、信号選択回路により複数の差動基準信号対を時分割で扱うように切り替えながら、差動アナログ信号対あるいは増幅出力信号対と複数の差動基準信号対を共通の比較演算増幅回路にて比較増幅するようにしている点で、同様の構成を備えている。
【0024】
差動アナログ信号対あるいは増幅出力信号対と複数の差動基準信号対に関して、共通の比較演算増幅回路にて比較増幅するので、信号選択回路と比較演算増幅回路の構成次第ではあるが、複数の差動基準信号対のそれぞれについて比較演算増幅回路を設ける場合よりも、全体の回路規模や電力消費が削減され得る。
【0025】
たとえば、本発明を適用しない場合には、複数の差動基準信号対のそれぞれについて、差動アナログ信号対あるいは増幅出力信号対と各差動基準信号対を比較増幅する比較演算増幅回路が、複数の差動基準信号対のそれぞれについて設けられる。複数の比較演算増幅回路が同時並行的に動作するので、電力消費は、同時並行的に動作する複数の比較演算増幅回路の分となる。
【0026】
一方、本発明では、信号選択回路にて複数の差動基準信号対を時分割で扱うようにしながら、差動アナログ信号対あるいは増幅出力信号対と複数の差動基準信号対のそれぞれを比較演算増幅回路にて比較増幅する。追加される信号選択回路の電力消費分は僅かと考えてよく、時分割で比較増幅を行なうので、電力消費は、共通使用される1つの比較演算増幅回路の分となるから、本発明を適用しない場合よりも電力消費が低減される。
【0027】
また、追加される信号選択回路の回路規模の方が、信号選択回路を適用することで比較演算増幅回路の全体または一部を共通使用可能となることによる比較演算増幅回路側の回路規模の削減分よりも少なければ、本発明を適用しない場合よりも回路規模が低減される。この観点では、複数の差動基準信号対を時分割化する信号選択回路の構成としてはできるだけ素子数が少ないのが好ましく、差動基準信号ごとに1つのトランジスタを使用するトランジスタスイッチにするのがよい。なお、このトランジスタスイッチのことは、複数の差動基準信号対を時分割化する信号選択回路だけでなく、その他の信号選択回路についても同様である。回路規模をできるだけ増やさないようにするためである。
【発明の効果】
【0028】
本発明によれば、本発明を採用しない場合と比較して、回路規模や消費電力を低減することができる。
【発明を実施するための最良の形態】
【0029】
以下、図面を参照して本発明の実施形態について詳細に説明する。各機能要素について実施形態別に区別する際には、A,B,…などのように大文字の英語の参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。以下では、nチャネル型のMOSトランジスタをnMOS、pチャネル型のMOSトランジスタをpMOSと称する。各種信号において対をなすものについては、各信号の符号名の後に“P”または“N”の符号を小文字で付す。
【0030】
<比較演算増幅回路:第1例>
図1は、本実施形態の第1例の比較演算増幅回路を説明する図である。ここで、図1(1)は、第1例の比較演算増幅回路1Aの全体概要を示す図であり、図1(2)は、第1例の比較演算増幅回路1Aの動作を説明するタイミングチャートである。
【0031】
第1例の比較演算増幅回路1Aは、差動構成を採る第1差動増幅回路110A、差動構成を採る第2差動増幅回路120A、および負荷回路130を具備した比較演算増幅部の一例である比較演算増幅回路100A(プリアンプ,PreAMP)と、信号選択回路140(第2の信号選択回路)との組合せで構成されている。
【0032】
比較演算増幅回路100Aは、差動アナログ入力信号(アナログ入力信号VIP ,VIN の対)と差動参照電圧(基準電位VRP ,VRN の対)との電位差を増幅するものである。比較演算増幅回路100Aは、基準電位REFA(基準電位VRPA,VRNA)とアナログ入力差動電圧信号(アナログ入力信号VIP ,VIN )との比較演算を行ない、差動の増幅出力信号VOP ,VON (纏めてゼロクロス信号VOと称する)を出力する。
【0033】
差動アナログ入力信号(アナログ入力信号VIP ,VIN の対)と差動参照電圧(基準電位VRP ,VRN の対)との間には、差動アナログ入力信号(アナログ入力信号VIP ,VIN の対)のコモン電圧(中点電位)を基準として同じ電圧差の点に設定する、つまり、(VRP +VRN )/2=(VIP +VIN )/2となるように設定するのがよい。この設定により、アナログ入力信号VIP と基準電位VRP の電圧差とアナログ入力信号VIN と基準電位VRN の電圧差は常に等しくなる。
【0034】
第1例の第1差動増幅回路110Aは、第1の差動対をなすnMOS112およびnMOS114と、この差動TRペア(nMOS112,114)に所定の動作電流を供給する電流源として機能するnMOS116を有する。第1例の第2差動増幅回路120Aは、第2の差動対をなすnMOS122およびnMOS124と、この差動TRペア(nMOS122,124)に所定の動作電流を供給する電流源として機能するnMOS126を有する。nMOS112,122は、アナログ入力信号AIN (アナログ入力信号VIP ,VIN )が入力されるアナログ信号入力トランジスタである。nMOS114,124は、基準電位REF (基準電位VRP ,VRN )が入力される基準信号入力トランジスタである。
【0035】
nMOS116は、ソースが負電源Vssに接続され、ドレインがnMOS112,114の各ソースと共通に接続されている。nMOS126は、ソースが負電源Vssに接続され、ドレインがnMOS122,124の各ソースと共通に接続されている。nMOS116,126の各ゲートにはバイアス電圧VIB が共通に供給されている。nMOS112のゲートにはアナログ入力信号VIP が供給され、nMOS114のゲートには信号選択回路140からの基準電位VRP が供給される。nMOS122のゲートにはアナログ入力信号VIP と差動関係にあるアナログ入力信号VIN が供給され、nMOS124のゲートには信号選択回路140からの基準電位VRN が供給される。
【0036】
負荷回路130は、負荷となる2つの抵抗素子132,134を有する。抵抗素子132は、一方の端子が電源Vddに接続され、他方の端子がnMOS112,124の各ドレインに共通に接続され、その接続点が比較演算増幅回路1Aの反転出力端となり増幅出力信号VON が出力される。抵抗素子134は、一方の端子が電源Vddに接続され、他方の端子がnMOS114,122の各ドレインに共通に接続され、その接続点が比較演算増幅回路1Aの非反転出力端となり増幅出力信号VOP が出力される。なお、ここでは負荷素子として抵抗素子を使用した受動負荷としているが、pMOSカレントミラー回路などトランジスタを負荷とする能動負荷としてもよい。
【0037】
第1例の比較演算増幅回路1Aは、各差動増幅回路110A,120Aのそれぞれについて、基準信号入力トランジスタであるnMOS114,124に対して、基準電位VRP ,VRN が入力される制御入力端側(つまりゲート側)に信号選択回路140を配置する構成を採っている。この場合、後述する第2例の比較演算増幅回路1Bとは異なり、nMOS114,124はそれぞれ1つでよい。
【0038】
信号選択回路140は、2入力−1出力型のセレクタ(マルチプレクサ:multiplexer )を2系統有する。たとえば、第1差動増幅回路110A用にはセレクタ142が配置され、第2差動増幅回路120A用にはセレクタ144が配置されている。セレクタ142はスイッチ142_A,142_Bを有し、セレクタ144はスイッチ144_A,144_Bを有する。
【0039】
スイッチ142_Aの入力側には基準電位REFAの内の一方の基準電位VRPAが供給され、スイッチ142_Bの入力側には基準電位REFBの内の一方の基準電位VRPBが供給される。スイッチ142_A,142_Bの出力側は、共通に接続され、セレクタ142で選択された基準電位VRPA,VRPBの何れか一方が基準電位VRP としてnMOS114のゲートに供給される。スイッチ144_Aの入力側には基準電位REFAの内の他方の基準電位VRNAが供給され、スイッチ144_Bの入力側には基準電位REFBの内の他方の基準電位VRNBが供給される。スイッチ144_A,144_Bの出力側は、共通に接続され、セレクタ144で選択された基準電位VRNA,VRNBの何れか一方が基準電位VRN としてnMOS124のゲートに供給される。
【0040】
各スイッチ142_A,142_B,144_A,144_Bは、一例としてpMOSまたはnMOSの何れか一方のみによるトランジスタスイッチとする。信号選択回路としては、たとえば、pMOSとnMOSを相補型に並列接続した1対のCMOS構成の相補スイッチ(トランスファーゲート、トランスミッションゲート)を入出力間に配置するものが知られているが、ここでは回路構成をコンパクトにする点に鑑み1つのトランジスタで構成する。pMOSを使用する場合はそのゲートにアクティブLの制御信号を入力し、nMOSを使用する場合はそのゲートにアクティブHの制御信号を入力することでトランジスタをオンさせる。
【0041】
セレクタ142は、スイッチ142_A,142_Bにより基準電位VRPA,VRPBの何れか一方を選択するために、スイッチ142_A,142_Bの各ゲートには選択制御信号として相補関係にあるクロック信号ΦPA,xΦPAが供給される。セレクタ144は、スイッチ144_A,144_Bにより基準電位VRNA,VRNBの何れか一方を選択するために、スイッチ144_A,144_Bの各ゲートには相補関係にあるクロック信号ΦPA,xΦPAが供給される。クロック信号ΦPA,xΦPAを纏めて比較演算増幅回路1用のクロック信号CKPAと称する。ここでは、各スイッチ142_A,142_B,144_A,144_BはnMOSであり、スイッチ142_A,144_Aのゲートにクロック信号ΦPAが供給され、スイッチ142_B,144_Bのゲートにクロック信号xΦPAが供給されるものとする。
【0042】
このような構成により、第1例の比較演算増幅回路1Aは、アナログ入力差動電圧信号(アナログ入力信号VIP ,VIN )と複数の異なる基準差動電圧(基準電位VRPA,VRNAおよび基準電位VRPB,VRNB)が入力され、信号選択回路140で選択された1つの基準差動電圧(基準電位VRPA,VRNAもしくは基準電位VRPB,VRNB)とアナログ入力差動電圧信号との差電圧を比較演算増幅回路100Aで増幅出力し、それぞれの増幅出力をシリアルに(時分割で)差動の増幅出力信号VOP ,VON として出力する(図1(2)を参照)。
【0043】
たとえば、クロック信号ΦPAがHレベルでクロック信号xΦPAがLレベルのときには、スイッチ142_A,スイッチ144_Aがオンし、スイッチ142_B,スイッチ144_Bがオフするので、比較演算増幅回路100Aには基準電位REFA(基準電位VRPA,VRNA)が入力される。比較演算増幅回路100Aは、基準電位REFA(基準電位VRPA,VRNA)とアナログ入力差動電圧信号(アナログ入力信号VIP ,VIN )との比較演算を行ない、ゼロクロス信号VOA を出力する。一方、クロック信号ΦPAがLレベルでクロック信号xΦPAがHレベルのときには、スイッチ142_A,スイッチ144_Aがオフし、スイッチ142_B,スイッチ144_Bがオンするので、比較演算増幅回路100Aには基準電位REFB(基準電位VRPB,VRNB)が入力される。比較演算増幅回路100Aは、基準電位REFB(基準電位VRPB,VRNB)とアナログ入力差動電圧信号(アナログ入力信号VIP ,VIN )との比較演算を行ない、ゼロクロス信号VOB を出力する。
【0044】
これにより1つの比較演算増幅回路100Aにて2系統の基準電位REFA,REFBに対するゼロクロス信号VOA ,VOB がシリアルに出力される。比較演算増幅回路1Aは、比較演算増幅回路100Aを1サイクルで2回使う、つまり各差動増幅回路110,120の基準信号入力トランジスタ(nMOS114,124)のゲートに2系統の基準電位を時分割で供給するものとなる。
【0045】
第1例の比較演算増幅回路1Aの適用の有無による素子数(トランジスタ数=TR数、負荷素子数=R数)や面積・電力の差について考察する。第1例の比較演算増幅回路1Aを適用しない場合には、2系統の基準電位REFA,REFBのそれぞれに比較演算増幅回路100A(TR数=6,R数=2)が使用されることになる。したがって、トランジスタは12個(=6個×2系統)、負荷素子は抵抗素子が4個(=2個×2系統)となる。一方、第1例の比較演算増幅回路1Aは、1つの比較演算増幅回路100A(TR数=6,R数=2)と1つの信号選択回路140(TR数=4)で構成されているので、トランジスタは10個(=6個+4個)、負荷素子は抵抗素子が2個となり、トランジスタが2個削減され、負荷素子である抵抗素子が2個削減され、回路面積の削減に寄与する。
【0046】
また、第1例の比較演算増幅回路1Aを適用しない場合には、2系統の基準電位REFA,REFB用の各比較演算増幅回路100Aが常時動作する2系統並行処理となるのに対して、第1例の比較演算増幅回路1Aは、2系統の基準電位REFA,REFBを切り替えて動作する時分割処理となるので消費電力が概ね1/2以下に削減される。ここで「概ね1/2以下」と称したのは、信号選択回路140での電力消費分(ごく僅かである)を考慮したものである。
【0047】
このように第1例の比較演算増幅回路1Aでは、2つの基準電位REF に対して1つの比較演算増幅回路100を共有することで回路面積や電力消費を削減する仕組みを採っている。この削減に当たり新たに追加される信号選択回路140の素子数(トランジスタ数)をできるだけ少なくすることで、その削減効果が十分に得られる。換言すれば、本実施形態では、回路面積の削減効果が不十分となるかあるいは逆に回路規模が大きくなってしまうことがないように、比較演算増幅回路100の削減分よりも信号選択回路140の追加分の方が回路規模が少なくなるようにすることに留意する。
【0048】
本例では信号選択回路140として2入力−1出力型のセレクタ142,144を有する構成としたので、2系統の基準電位REFA,REFBを時分割で切り替えることで、基準電位REFA,REFBに対するゼロクロス信号をシリアルに出力するものとなっているが、3系統以上の基準電位を時分割で切り替える構成にしてもよい。この場合、N入力−1出力型のセレクタを有する構成とし、セレクタを構成するトランジスタのゲートに対する制御信号をそれに応じて設定することで、N系統の基準電位に対するゼロクロス信号がシリアルに出力される。
【0049】
第1例の比較演算増幅回路1Aでは、比較演算増幅回路100Aを構成する第1差動増幅回路110A,120Aのトランジスタのゲートに与える基準電位VRP ,VRN を切り替えているので、後述する第2例よりも回路規模が小さくて済む利点があるが、基準電位VRP ,VRN のセトリングに関する問題が発生し得る。すなわち、基準電位VRP ,VRN は、それぞれ異なる基準電位VRPA,VRNAと基準電位VRPB,VRNBで切り替えられるので、切り替え時にセトリングして(安定になって)から比較演算を行なう必要があり、その分比較演算増幅回路100Aの比較演算のための時間が短くなる。
【0050】
特に、複数の基準電圧(基準電位VRPA,VRNAや基準電位VRPB,VRNB)を設定する回路として一般的な抵抗分割による基準電位生成回路(抵抗ラダー回路)を使用した場合、消費電力を抑えるために抵抗の値を大きくする。よって、抵抗ラダー回路の出力ノードの時定数は大きくなるため、基準電位VRP ,VRN の切り替え時のセトリング時間は大きいものとなってしまう。後述の第2例の比較演算増幅回路1Bは、この点の対策をとったものである。
【0051】
<比較演算増幅回路:第2例>
図2は、本実施形態の第2例の比較演算増幅回路を説明する図である。ここで、図2(1)は、第2例の比較演算増幅回路1Bの全体概要を示す図であり、図2(2)は、第2例の比較演算増幅回路1Bの動作を説明するタイミングチャートである。 第2例の比較演算増幅回路1Bは、各差動増幅回路110B,120Bのそれぞれについて、基準信号入力トランジスタであるnMOS114,124を2系統の基準電位REFA,REFB用に個別に持つ構成としている。たとえば、第1差動増幅回路110Bは、nMOS114_A,114_Bを有し、第2差動増幅回路120Bは、nMOS124_A,124_Bを有する。nMOS112とnMOS114_A、nMOS112とnMOS114_Bはそれぞれ差動対を構成し、nMOS122とnMOS124_A、nMOS122とnMOS124_Bはそれぞれ差動対を構成する。
【0052】
さらに、信号選択回路140が差動増幅回路110B,120B内に入り込んだ構成としている。特に、信号選択回路140を差動増幅回路110B,120B内に入り込んだ構成とするに当たっては、nMOS114,124に対して負荷側(つまりドレイン側)に配置する構成と、電流源であるnMOS116,126側(つまりソース側)に配置する構成の何れかを採り得るが、ここでは後者のソース側を採用している。つまり、比較演算増幅回路100Bには基準信号入力トランジスタを複数設け、そのトランジスタのソース側にスイッチを設ける構成としている。
【0053】
具体的には、信号選択回路140は、第1差動増幅回路110B用にセレクタ142が配置され、第2差動増幅回路120B用にセレクタ144が配置されている。各セレクタ142,144の構成自体は第1例と同様であるが、入出力端の接続態様が第1例とは異なる。
【0054】
スイッチ142_Aの入力側はnMOS114_Aのソースが接続され、スイッチ142_Bの入力側はnMOS114_Bのソースが接続される。スイッチ142_A,142_Bの出力側は、nMOS112のソースと共通に接続され、nMOS116のドレインと接続される。スイッチ144_Aの入力側はnMOS124_Aのソースが接続され、スイッチ144_Bの入力側はnMOS124_Bのソースが接続される。スイッチ144_A,144_Bの出力側は、nMOS122のソースと共通に接続され、nMOS126のドレインと接続される。
【0055】
セレクタ142はスイッチ142_A,142_BによりnMOS114_A,114_Bの何れか一方を選択し、セレクタ144はスイッチ144_A,144_BによりnMOS124_A,124_Bの何れか一方を選択するために、スイッチ142_A,142_Bやスイッチ144_A,144_Bの各ゲートには、選択制御信号として相補関係にあるクロック信号ΦPA,xΦPAが供給される。たとえばスイッチ142_A,144_Aのゲートにクロック信号ΦPAが供給され、スイッチ142_B,144_Bのゲートにクロック信号xΦPAが供給されるものとする。
【0056】
このような構成により、第2例の比較演算増幅回路1Bも、アナログ入力差動電圧信号(アナログ入力信号VIP ,VIN )と複数の異なる基準差動電圧(基準電位VRPA,VRNAおよび基準電位VRPB,VRNB)が入力され、信号選択回路140で選択された1つの基準差動電圧(基準電位VRPA,VRNAもしくは基準電位VRPB,VRNB)とアナログ入力差動電圧信号との差電圧を比較演算増幅回路100Aで増幅出力し、それぞれの増幅出力をシリアルに差動の増幅出力信号VOP ,VON として出力する(図2(2)を参照)。
【0057】
第1例では、基準差動電圧を直接に信号選択回路140で選択する構成であるのに対して、第2例では、nMOS114_A,nMOS114_Bの動作電流経路やnMOS124_A,nMOS124_Bの動作電流経路を時分割で切り替えることで、基準差動電圧を基準信号入力トランジスタを介して間接的に信号選択回路140で選択する構成である点で相違があるが、基準電位REF を切り替えるという点においては同様の機能を持つ。
【0058】
たとえば、クロック信号ΦPAがHレベルでクロック信号xΦPAがLレベルのときには、スイッチ142_A,スイッチ144_Aがオンし、スイッチ142_B,スイッチ144_Bがオフするので、基準電位REFA(基準電位VRPA,VRNA)が入力される側のnMOS114_A、124_Aが電流を流し、基準電位REFB(基準電位VRPB,VRNB)が入力される側のnMOS114_B、124_Bは電流を流さない。このため、比較演算増幅回路100Bは、基準電位REFA(基準電位VRPA,VRNA)とアナログ入力差動電圧信号(アナログ入力信号VIP ,VIN )との比較演算を行ない、増幅出力信号VOP ,VON としてゼロクロス信号(VOA )を出力する。
【0059】
一方、クロック信号ΦPAがLレベルでクロック信号xΦPAがHレベルのときには、スイッチ142_A,スイッチ144_Aがオフし、スイッチ142_B,スイッチ144_Bがオンするので、基準電位REFB(基準電位VRPB,VRNB)が入力される側のnMOS114_B、124_Bが電流を流し、基準電位REFA(基準電位VRPA,VRNA)が入力される側のnMOS114_A、124_Aは電流を流さない。このため、比較演算増幅回路100Bは、基準電位REFB(基準電位VRPB,VRNB)とアナログ入力差動電圧信号(アナログ入力信号VIP ,VIN )との比較演算を行ない、増幅出力信号VOP ,VON としてゼロクロス信号(VOB )を出力する。
【0060】
これにより1つの比較演算増幅回路100Bにて2系統の基準電位REFA,REFBに対するゼロクロス信号がシリアルに出力される。比較演算増幅回路100Bを1サイクルで2回使うこととなる点で、第1例と同様である。
【0061】
本例では信号選択回路140として2入力−1出力型のセレクタを有する構成としたので、2系統の基準電位REFA,REFBに対するゼロクロス信号をシリアルに出力するものとなっているが、N入力−1出力型のセレクタを有する構成とし、セレクタを構成するトランジスタのゲートに対する制御信号をそれに応じて設定することで、N系統の基準電位に対するゼロクロス信号がシリアルに出力される。
【0062】
基準信号入力トランジスタであるnMOS114,124を2系統の基準電位REFA,REFB用に個別に持つ構成としているので、基準電位VRP ,VRN を切り替える場合においても、その基準信号入力トランジスタのゲートに与える基準電位VRP ,VRN は不変であり、切り替え時の基準電位のセトリングの問題は解消される。比較演算増幅回路1Bは、比較演算増幅回路100Bにおける比較演算に当たり基準電位のセトリング時間を加味する必要がなく、2系統の基準電位と入力信号との比較演算出力を1つの比較演算増幅回路100でシリアルに出力するようになる。
【0063】
この点は、信号選択回路140をnMOS114,124に対して負荷側(つまりドレイン側)に配置する構成を採った場合においても同様である。つまり、比較演算増幅回路100Bには基準信号入力トランジスタを複数設け、そのトランジスタのドレイン側にスイッチを設ける構成としても、比較演算増幅回路1Bと同様の効果が得られる。
【0064】
第2例の比較演算増幅回路1Bの適用の有無による素子数(トランジスタ数=TR数、負荷素子数=R数)や面積・電力の差について考察する。第2例の比較演算増幅回路1Bを適用しない場合には、2系統の基準電位REFA,REFBのそれぞれに比較演算増幅回路100A(TR数=6,R数=2)が使用されることになる。したがって、トランジスタは12個(=6個×2系統)、負荷素子は抵抗素子が4個(=2個×2系統)となる。一方、第2例の比較演算増幅回路1Bは、1つの比較演算増幅回路100B(信号選択回路140の分は除く;TR数=8,R数=2)と1つの信号選択回路140(TR数=4)で構成されているので、トランジスタは12個(=8個+4個)、負荷素子は抵抗素子が2個となり、トランジスタは削減されないが、負荷素子である抵抗素子が2個削減され、回路面積の削減に寄与する。
【0065】
また、第2例の比較演算増幅回路1Bを適用しない場合には、2系統の基準電位REFA,REFB用の各比較演算増幅回路100Aが常時動作する2系統並行処理となるのに対して、第2例の比較演算増幅回路1Bは、2系統の基準電位REFA,REFBを切り替えて動作する時分割処理となるので消費電力が概ね1/2以下に削減される。ここで「概ね1/2以下」と称したのは、信号選択回路140での電力消費分(ごく僅かである)を考慮したものである。
【0066】
<サンプルホールド回路>
図3は、本実施形態のサンプルホールド回路を説明する図である。ここで、図3(1)は、サンプルホールド回路3の全体概要を示す図であり、図3(2)は、サンプルホールド回路3の動作を説明するタイミングチャートである。
【0067】
本実施形態のサンプルホールド回路3は、2つのサンプルホールド回路310_1,310_2と、信号選択回路340(第1の信号選択回路)との組合せで構成されている。各サンプルホールド回路310_1,310_2は、たとえば特許第3938727号明細書の図1に記載されているようなサンプルホールド機能を持った回路である。各サンプルホールド回路310_1,310_2の入力端には共通にアナログ入力信号AINが入力される。
【0068】
信号選択回路340は、2入力−1出力型のセレクタ342(信号選択回路)を有する。セレクタ342はスイッチ342_1,342_2を有する。スイッチ342_1の入力側はサンプルホールド回路310_1の出力に接続され、スイッチ342_2の入力側はサンプルホールド回路310_2の出力に接続されている。セレクタ342は、サンプルホールド回路310_1,310_2の出力を時分割で切り替えることで出力信号AOUT を出力する。
【0069】
各スイッチ342_1,342_2は、回路規模をできるだけ増やさないようにするため、一例としてpMOSまたはnMOSの何れか一方のみによるトランジスタスイッチとする。ここでは、制御入力端であるゲートにHレベルが入力されるとオンするnMOSであるものとする。
【0070】
サンプルホールド回路310_1,310_2やスイッチ342_1,342_2の制御入力端には相補関係にあるクロック信号ΦSH,xΦSHが供給される。クロック信号ΦSH,xΦSHを纏めてサンプルホールド回路3用のクロック信号CKSHと称する。たとえば、スイッチ342_1のゲートにクロック信号xΦSHが供給され、スイッチ342_2のゲートにクロック信号ΦSHが供給されるものとする。サンプルホールド回路310_1の制御入力端にはクロック信号ΦSHが供給され、サンプルホールド回路310_2の制御入力端にはクロック信号xΦSHが供給される。
【0071】
このような構成により、本実施形態のサンプルホールド回路3は、複数のサンプルホールド回路(サンプルホールド回路310_1,310_2)の出力を切り替える信号選択回路340を備え、クロック信号ΦSH,xΦSHの1周期の間、常に複数のホールド出力を行なうものとなる(図3(2)を参照)。つまり、従来のサンプルホールド回路のサンプル期間においても、ホールド出力を行なうことを可能とするサンプルホールド回路が構成される。
【0072】
たとえば、クロック信号ΦSHがHレベルでクロック信号xΦSHがLレベルのときには、サンプルホールド回路310_1はサンプルモードとなりアナログ入力信号AINに追従した信号を出力し、サンプルホールド回路310_2はホールドモードとなりクロック信号ΦSHがHレベルとなる直前のアナログ入力信号AINをホールドして出力する。このとき、サンプルホールド回路310_1の出力先のスイッチ342_1はオフとなり、サンプルホールド回路310_2の出力先のスイッチ342_2はオンとなる。よって、このサンプルホールド回路3の出力信号Aout はサンプルホールド回路310_2のホールドモード時の出力となる。
【0073】
一方、クロック信号ΦSHがLレベルでクロック信号xΦSHがHレベルのときには、サンプルホールド回路310_2がサンプルモードとなりアナログ入力信号AINに追従した信号を出力し、サンプルホールド回路310_1はホールドモードとなりクロック信号ΦSHがHレベルとなる直前のアナログ入力信号AINをホールドして出力する。このとき、サンプルホールド回路310_2の出力先のスイッチ342_2はオフとなり、サンプルホールド回路310_1の出力先のスイッチ342_1はオンとなる。よって、このサンプルホールド回路3の出力信号Aout はサンプルホールド回路310_1のホールドモード時の出力となる。
【0074】
したがって、本実施形態のサンプルホールド回路3を用いることにより、常にホールドされた入力信号が出力されることになる。このことは、本実施形態のサンプルホールド回路3を適用しないサンプルホールド回路310_1,310_2の何れか一方の構成の場合は、アナログ入力信号AINに追従した信号が出力される期間が存在するのと異なる。
【0075】
本例では信号選択回路340として2入力−1出力型のセレクタ342を有する構成としたので、1周期で2つのホールドされた入力信号を時分割で出力するものとなっているが、3以上のホールドされた入力信号を時分割で切り替える構成にしてもよい。この場合、N入力−1出力型のセレクタを有する構成とし、セレクタを構成するトランジスタのゲートに対する制御信号をそれに応じて設定することで、1周期でN個のホールドされた入力信号が時分割で出力される。たとえば、1番目のサンプルホールド回路310_1がサンプルモードのときにn番目のサンプルホールド回路310_nのホールドモード時の出力が出力信号AOUT となり、その後はn番目のサンプルホールド回路310_nがサンプルモードのときにn−1番目のサンプルホールド回路310_n-1のホールドモード時の出力が出力信号AOUT となり、以下順に繰り返すようにすればよい。
【0076】
本実施形態のサンプルホールド回路3の適用の有無による素子数(トランジスタ数=TR数)や面積・電力の差について考察する。サンプルホールド回路3を適用しない場合には、サンプルホールド回路310_1,310_2の何れか一方を備えたものとなるのに対して、サンプルホールド回路3は2つのサンプルホールド回路310_1,310_2と信号選択回路340を備えるので、面積・電力の面では不利である。しかしながら、その出力信号は、サンプルホールド回路310_1,310_2の何れかのホールドモード時の出力が常に得られる利点がある。常にホールドモード時の出力が得られることで、本実施形態の比較演算増幅回路1との組合せによりAD変換回路を構成する場合に、負荷となる比較演算増幅回路100の数が削減され負荷容量が減るので負荷駆動能力(つまり駆動電流)は少なくてよく、消費電力や動作速度の低減に寄与する。この点は次のAD変換回路の項目で詳しく説明する。
【0077】
<AD変換回路:第1例>
図4〜図4Cは、本実施形態の第1例のAD変換回路を説明する図である。ここで、図4は、第1例のAD変換回路5Aの全体概要を示す図である。図4Aは、第1例のAD変換回路5Aを適用しない第1比較例のAD変換回路5Xの全体概要を示す図である。図4Bは、第1例のAD変換回路5Aの動作を説明するタイミングチャートである。図4Cは、第1比較例のAD変換回路5Xの動作を説明するタイミングチャートである。
【0078】
並列型のAD変換回路は、高速処理が可能であるが、分解能に応じた比較演算増幅回路とマスターコンパレータラッチが必要になるため、分解能を高めようとすると回路規模が指数関数的に増大し、これに伴い消費電力とチップサイズが増大する欠点を持つ。さらに、高分解能を実現しようとすると各回路間のオフセットが深刻になるため、その応用範囲が制限される傾向にある。そこで、本実施形態では、本実施形態の比較演算増幅回路1とサンプルホールド回路3の仕組みを利用してAD変換回路の入力段のアナログ前処理を工夫することで、回路規模や消費電力を低減することを考える。
【0079】
第1例のAD変換回路5Aは、比較演算増幅回路501(比較演算増幅部)と、基準電位生成回路502と、サンプルホールド回路503(サンプルホールド部)と、ラッチ回路508Aと、デコード回路509の組合せで構成されている。ラッチ回路508Aとデコード回路509により、比較演算増幅回路501から時分割で出力される複数の増幅出力信号対(ゼロクロス信号VO:増幅出力信号VOP ,VON )の差をそれぞれ2値化することでデジタルデータを取得するデジタルデータ取得部6が構成される。アナログ系統の回路(比較演算増幅回路501、サンプルホールド回路503)に関する信号線は差動表記であるものとする。図では、4ビット対応の構成で示している。この構成は4ビットに限るものではなく5ビット以上においても同様に組むことができる。
【0080】
4ビット対応であり、基準電位生成回路502は、16系統の基準電位REF1〜REF16 (それぞれ基準電位VRP ,VRN の対)を生成することとなる。16系統の基準電位REF1〜REF16 を生成する基準電位生成回路502は、一般的な抵抗分割による抵抗ラダー回路を使用する。このとき、高電圧Vhと低電圧Vlとの間を等分割し、差動参照電圧(基準電位VRP ,VRN の対)は、その中間電圧(Vh+Vl)/2(=入力信号のコモン電圧)を基準として同じ電圧差の点に設定する、つまり、(VRP +VRN )/2=(VIP +VIN )/2となるように設定するのがよい。この設定により、アナログ入力信号VIP と基準電位VRP の電圧差とアナログ入力信号VIN と基準電位VRN の電圧差は、16系統の基準電位REF1〜REF16 の何れにおいても等しくなる。
【0081】
比較演算増幅回路501は、16系統の基準電位REF について2系統ごとに、2つの基準電位と入力信号を比較し比較結果をシリアルに出力する本実施形態の比較演算増幅回路1(図では1_1〜1_8)を備える構成となっている。
【0082】
ラッチ回路508Aは、比較演算増幅回路1ごとにラッチ580(図では580_1〜580_8)を有する。ラッチ580は、比較演算増幅回路1から出力される増幅出力信号対の差を2値化する。ラッチ580は、マスターコンパレータラッチとも称されるもので、比較演算増幅回路1の差動出力(ゼロクロス信号)に基づき比較処理を行なう比較器(コンパレータ)(後述する図6A(2)を参照)とD型フリップフロップを有する。比較器は、比較演算増幅回路1から出力される増幅出力信号対の差を2値化する、つまりゼロクロス信号VOに基づき正負判別を行なう。D型フリップフロップがクロック信号CKLTに基づき比較器による正負判別結果を保持することでサーモメータコードDを生成し、後段のデコード回路509に出力する。デコード回路509は、2つの基準電位に関するサーモメータコードDO,DEを合成して4ビットデジタルコードDOUTを出力する。
【0083】
サンプルホールド回路503には、アナログ入力信号VIP ,VIN 用にそれぞれ、1周期で2つのホールドされた入力信号を出力する本実施形態のサンプルホールド回路3が使用されており、その出力信号が比較演算増幅回路501の各比較演算増幅回路1_1〜1_8のアナログ入力信号(VIP ,VIN )とされる。
【0084】
全体的には、セレクタ142の入力対応数をN(本例では2)としたとき、比較演算増幅回路1を1サイクルでN回使うことと、比較演算増幅回路1の出力をラッチ580で時分割的に保持する機能を持つ。
【0085】
図4Aに示すように、第1例のAD変換回路5Aを適用しない比較例(通常のフラッシュ方式)のAD変換回路5Xでは、サンプルホールド回路503Xに、アナログ入力信号AINに追従した信号(サンプル出力)が出力される期間が存在する通常のサンプルホールド回路310が使用される。また、比較演算増幅回路501Xは、16系統の基準電位REF ごとに、基準電位と入力信号を比較し比較結果を出力する通常の比較演算増幅回路100を備える構成となっている。ラッチ回路508Xは、16系統の基準電位用の比較演算増幅回路100ごとにラッチ580(図では580_1〜580_16 )を有する。
【0086】
第1比較例のAD変換回路5Xと第1例のAD変換回路5Aを比較すると、比較演算増幅回路1に2つの基準電位を入力させることによって、比較演算増幅回路100やラッチ580の数が半減する。比較演算増幅回路1についての前述の説明から理解されるように、比較演算増幅回路100を半減させるのに信号選択回路140を必要とするが、比較演算増幅回路501やラッチ回路508Aの回路規模が削減されるのは明らかである。また2系統の基準電位に関して時分割処理するので消費電力は概ね1/2になる。
【0087】
また、サンプルホールド回路3についての前述の説明から理解されるように、サンプルホールド回路503には、差動信号のそれぞれについて、2つのサンプルホールド回路310が必要であるが、サンプルホールド回路3からは常にホールドモード時の出力が得られる。AD変換回路5Xと比較して、サンプルホールド回路503(詳細は各サンプルホールド回路310)は、半分の動作速度の設計でよい。動作速度が半分でよくなることで、消費電力は低減するし、トランジスタサイズは小さくてよくなり、AD変換回路5Xの面積・電力の削減に寄与するため、サンプルホールド回路310が2つになる影響は少ない。
【0088】
<AD変換回路の動作:第1例>
図4Bを参照して、第1例のAD変換回路5Aでは、第1比較例のAD変換回路5Xに対してサンプルホールド回路503の動作速度が半分でよくなる点について詳細に説明する。図中のCKSHはサンプルホールド回路503用のクロック信号、CKPAは比較演算増幅回路501(比較演算増幅回路1_1〜1_8)用のクロック信号、CKLTはラッチ回路508A(ラッチ580_1〜580_8)用のクロック信号である。クロック信号CKPAはクロック信号CKSHに対して2倍の周波数であり、クロック信号CKLTはクロック信号CKPAに対して2倍の周波数である。各クロック信号は同期をとっている。これにより、信号遅延に起因するAD変換エラーの発生を防止し、AD変換精度を向上させる。
【0089】
また、サンプルホールドの出力をAOUT、比較演算増幅回路501(各比較演算増幅回路1_1〜1_8)に入力される基準電位をREF 、比較演算増幅回路501のゼロクロス信号出力をVO、ラッチ出力のサーモメータコードをD、4ビットデジタルコード出力をDOUTと表記する。また、奇数番目には参照子O(Odd )、偶数番目には参照子E(Even)を付す。表記の都合で、全角文字を適宜半角文字に変更して記載することがある。
【0090】
クロック信号CKSHがLレベルからHレベルになるとき、サンプルホールド回路503はアナログ信号AOUT1 を保持し、比較演算増幅回路501の各比較演算増幅回路1_1〜1_8に出力する。
【0091】
このとき、クロック信号CKPAがHレベルであれば、比較演算増幅回路1_1〜1_8には奇数番目の基準電位REFOが入力され、比較演算結果VOO1が出力される。この比較演算増幅回路1_1〜1_8の出力を受け、クロック信号CKLTがLレベルからHレベルに立ち上がるとき、ラッチ580_1〜580_8が正負判別を行ない、基準電位が奇数番目のときのサーモメータコードDO1 を後段のデコード回路509に出力する。
【0092】
一方、クロック信号CKPAがLレベルであれば、比較演算増幅回路1_1〜1_8には偶数番目の基準電位REFEが入力され、比較演算結果VOE1が出力される。この比較演算増幅回路1_1〜1_8の出力を受け、クロック信号CKLTがLレベルからHレベルに立ち上がるとき、ラッチ580_1〜580_8が正負判別を行ない、基準電位が偶数番目のときのサーモメータコードDE1 を後段のデコード回路509に出力する。
【0093】
これから分かるように、ゼロクロス信号VOは、奇数番目の基準電位REF_O に対応するゼロクロス信号VOO と偶数番目の基準電位REF_E に対応するゼロクロス信号VOE とが時分割で切り替えられる。これに対応して、ラッチ出力も、奇数番目の基準電位REF_O に対応するラッチ出力DOと偶数番目の基準電位REF_E に対応するラッチ出力DEとが時分割で切り替えられる。
【0094】
デコード回路509は、奇数番目と偶数番目に基準電位を分けて比較演算されたサーモメータコードDO1 ,DE1 を合成して4ビットデジタルコードDOUT1 を出力する。
【0095】
次に、クロック信号CKSHがHレベルからLレベルになるとき、サンプルホールド回路503はアナログ信号AOUT2 を保持し、比較演算増幅回路501の各比較演算増幅回路1_1〜1_8に出力する。その後は、アナログ信号AOUT1 についての前記の動作と同様であり、最終的には、デコード回路509は、4ビットデジタルコードDOUT2 を出力する。
【0096】
この結果から分かるように、第1例のAD変換回路5AにおけるAD変換の動作クロックは、サンプルホールド回路503用のクロック信号CKSHではなく、比較演算増幅回路501用のクロック信号CKPAであり、クロック信号CKPAの1周期ごとにAD変換結果を出力する。
【0097】
第1比較例のAD変換回路5Xでは、図4Aに示すように、サンプルホールド回路503Xに、サンプル出力期間が存在する通常のサンプルホールド回路310が使用される。その動作例が図4Cに示されている。通常のフラッシュ方式のAD変換回路5Xはサンプルホールド用クロック信号CKSHの1周期ごとにAD変換結果を出力する。これに対して、第1例のAD変換回路5Aは、図4Bに示した通り、サンプルホールド用クロック信号の半分の周期でAD変換結果を出力する。
【0098】
したがって、同じ周期でAD変換結果を出力する場合を比較すると、第1例のAD変換器5Aのサンプルホールド用クロック信号CKSHは、第1比較例のAD変換回路5Xと比較して、周波数が1/2となり、サンプルホールド回路310の動作速度が半分でよくなり、電力消費削減に寄与する。その結果、サンプルホールド回路310が2つになる影響は少ないと言える。
【0099】
ここで、第1例のAD変換回路5Aは、ラッチ回路508Aの各ラッチ580がAD動作クロックの2倍の周波数で動作することが必要となる。一方、第1比較例のAD変換回路5Xでは、AD動作クロックと同じ周波数でよい。このことは、第1比較例のAD変換回路5Xと比べると、ラッチ580の設計が難しいものと考えられるし、ラッチ580の部分で消費電力の上昇が懸念されラッチ580の半減による消費電力の低減効果を低くしてしまう可能性がある。後述の第2例のAD変換回路5Bは、この点の対策をとったものである。
【0100】
<AD変換回路:第2例>
図5〜図5Aは、本実施形態の第2例のAD変換回路を説明する図である。ここで、図5は、第2例のAD変換回路5Bの全体概要を示す図である。図5Aは、第2例のAD変換回路5Bの動作を説明するタイミングチャートである。
【0101】
第2例のAD変換回路5Bは、比較演算増幅回路501の各比較演算増幅回路1_1〜1_8とラッチ回路508Bとの間に1つの信号(本例では奇偶の増幅出力信号VOP ,VON を時分割化したゼロクロス信号VO)をそれぞれ各別に(本例では2系統)に分配する1入力−2出力型のセレクタ542_1〜542_8(デマルチプレクサ:demultiplexer )を具備する信号選択回路540(第3の信号選択回路)を配置している。加えて、ラッチ回路508Bには、第1比較例のAD変換回路5Xと同様に、16系統の基準電位ごとにラッチ580(図では580_1〜580_16 )を設けている。16個のラッチ580_1〜580_16 の内、奇数番目のものをラッチ580_O、偶数番目のものをラッチ580_Eと称する。
【0102】
セレクタ542_1〜542_8はそれぞれスイッチ542_O,542_Eを有する。各スイッチ542_O,542_Eは、回路規模をできるだけ増やさないようにするため、一例としてpMOSまたはnMOSの何れか一方のみによるトランジスタスイッチとする。ここでは、制御入力端であるゲートにHレベルが入力されるとオンするnMOSであるものとする。奇数番目の各スイッチ542_Oの制御入力端にはスイッチ用のクロック信号CKSWO が共通に供給され、偶数番目の各スイッチ542_Eの制御入力端にはスイッチ用のクロック信号CKSWE が共通に供給される。
【0103】
セレクタ542_1〜542_8の入力側(スイッチ542_O,542_Eの各入力側)は比較演算増幅回路1_1〜_8の内の対応するものの出力に接続されている。スイッチ542_Oの出力側はラッチ回路508の奇数番目のラッチ580の入力に接続され、スイッチ542_Eの出力側はラッチ回路508の偶数番目のラッチ580の入力に接続されている。スイッチ542_Oの出力側はラッチ回路508の奇数番目のラッチ580_Oの入力に接続され、スイッチ542_Eの出力側はラッチ回路508の偶数番目のラッチ580_Eの入力に接続されている。
【0104】
このように、第2例のAD変換回路5Bは、第1例のAD変換回路5Aの比較演算増幅回路1_kの出力にスイッチ542_O,542_Eを設け、スイッチ542_Oにはラッチ580_O、スイッチ542_Eにはラッチ580_Eを設けることで、ラッチ回路508が備えるラッチ580の数を倍にしたものである。AD変換回路5Bは、比較演算増幅回路1の出力先を切り替えるデマルチプレクサ(信号選択回路)を有し、比較演算増幅回路1の出力を時分割ではあるがパラレルに出力する構成となる。
【0105】
ここで、第2例のAD変換回路5Bの適用の有無による素子数や面積・電力の差について考察する。第2例のAD変換回路5Bを適用するとラッチ回路508が具備するラッチ580の数はAD変換回路5Xと同じになり、比較演算増幅回路100の数が半減するものの信号選択回路540(セレクタ542)を必要とする。2系統の基準電位に対して1つの比較演算増幅回路1と1つのセレクタ542(TR数=2)が必要なるので、比較演算増幅回路1が第1例・第2例の何れであるかなどにもより、回路規模が削減されるか否かは一概に決まらない。
【0106】
ここで、比較演算増幅回路1として第1例の比較演算増幅回路1A(TR数=10,R数=2)を採用している場合には、図5A(1)に示すように、2系統当たり、トランジスタは12個(=10個+2個)、負荷素子は抵抗素子が2個となり、トランジスタは削減されないが、負荷素子である抵抗素子が2個削減され、回路面積の削減に寄与する。
【0107】
一方、比較演算増幅回路1として第2例の比較演算増幅回路1B(TR数=12,R数=2)を採用している場合には、図5A(2)に示すように、2系統当たり、トランジスタは14個(=12個+2個)、負荷素子は抵抗素子が2個となり、トランジスタが2個増加し負荷素子である抵抗素子が2個削減されるので、回路面積が削減されるか否かは一概に決まらない。ただし、一般的には抵抗素子よりもトランジスタの方が小面積でよく、トランジスタの2個増加による面積増加よりも抵抗素子の2個削減による面積削減の方が効果が高いと言える。よって、第2例の比較演算増幅回路1Bとの組合せに当たっては、比較演算増幅回路100の負荷素子としてはトランジスタではなく抵抗素子を使用することで回路面積が削減されると言える。
【0108】
一方、比較演算増幅回路1が第1例・第2例の何れであっても、2系統の基準電位に関して時分割処理するので消費電力は概ね1/2になる。サンプルホールド回路503については、第1例と同様であり、AD変換回路5Xと比較して半分の動作速度の設計でよく、消費電力は低減するし、面積・電力の削減に寄与する。
【0109】
<AD変換回路の動作:第2例>
図5Aを参照して、第2例のAD変換回路5Bの動作について説明する。図中のCKSWO ,CKSWE は比較演算増幅回路1_1〜1_8の出力に接続されたセレクタ542_1〜542_8用のクロック信号、CKLTO は奇数番目のラッチ580_O用のクロック信号、CKLTE は偶数番目のラッチ580_E用のクロック信号である。また、奇数番目のラッチ580_Oの出力サーモメータコードをDO、偶数番目のラッチ580_Eの出力サーモメータコードをDEと表記する。
【0110】
クロック信号CKSHがLレベルからHレベルになるとき、サンプルホールド回路503はアナログ信号AOUT1 を保持し、比較演算増幅回路501の各比較演算増幅回路1_1〜1_8に出力する。クロック信号CKPAがHレベルであれば、比較演算増幅回路1_1〜1_8には奇数番目の基準電位REFOが入力され、比較演算結果VOO1が出力される。このとき、クロック信号CKSWO はHレベルで、クロック信号CKSWE はLレベルであり、スイッチ542_Oがオン、スイッチ542_Eがオフとなっている。そのため、比較演算増幅回路1_1〜1_8の出力(比較演算結果VOO1)は奇数番目のラッチ580_Oにのみ供給される。この比較演算増幅回路1_1〜1_8の出力(比較演算結果VOO1)を受け、クロック信号CKLTO がLレベルからHレベルに立ち上がるとき、ラッチ580_Oが正負判別を行ない、基準電位が奇数番目のときのサーモメータコードDO1 を後段のデコード回路509に出力する。
【0111】
一方、クロック信号CKPAがLレベルであれば、比較演算増幅回路1_1〜1_8には偶数番目の基準電位REFEが入力され、比較演算結果VOE1が出力される。このとき、クロック信号CKSWO はLレベルで、クロック信号CKSWE はHレベルであり、スイッチ542_Oがオフ、スイッチ542_Eがオンとなっている。そのため、比較演算増幅回路1_1〜1_8の出力(比較演算結果VOE1)は偶数番目のラッチ580_Eにのみ供給される。この比較演算増幅回路1_1〜1_8の出力(比較演算結果VOE1)を受け、クロック信号CKLTE がLレベルからHレベルに立ち上がるとき、ラッチ580_Eが正負判別を行ない、基準電位が偶数番目のときのサーモメータコードDE1 を後段のデコード回路509に出力する。
【0112】
デコード回路509は、奇数番目と偶数番目に基準電位を分けて比較演算されたサーモメータコードDO1 (ラッチ580_Oが生成),DE1 (ラッチ580_Eが生成)を合成して4ビットデジタルコードDOUT1 を出力する。
【0113】
次に、クロック信号CKSHがHLレベルからLレベルになるとき、サンプルホールド回路503はアナログ信号AOUT2 を保持し、比較演算増幅回路501の各比較演算増幅回路1_1〜1_8に出力する。その後は、アナログ信号AOUT1 についての前記の動作と同様であり、最終的には、デコード回路509は、4ビットデジタルコードDOUT2 を出力する。
【0114】
これから分かるように、第2例でも、ゼロクロス信号VOは、奇数番目の基準電位REF_O に対応するゼロクロス信号VOO と偶数番目の基準電位REF_E に対応するゼロクロス信号VOE とが時分割で切り替えられる。これに対応して、ラッチ出力も、奇数番目の基準電位REF_O に対応するラッチ出力DOと偶数番目の基準電位REF_E に対応するラッチ出力DEとが時分割で切り替えられる。
【0115】
第1例では1つのラッチ580が奇数番目のサーモメータコードDOと偶数番目のサーモメータコードDEを時分割でデコード回路509に伝達するのに対して、第2例では奇数番目のサーモメータコードDOはラッチ580_Oで、偶数番目のサーモメータコードDEはラッチ580_Eで、それぞれ個別に対処する点の相違があるが、デコード回路509の動作としては第1例と第2例で相違はない。
【0116】
この結果から分かるように、第1例のAD変換回路5AにおけるAD変換の動作クロックは、サンプルホールド回路503用のクロック信号CKSHではなく、比較演算増幅回路501用のクロック信号CKPAであり、クロック信号CKPAの1周期ごとにAD変換結果を出力する。従前のようにAD変換の動作クロックをクロック信号CKPAの周波数と同じにするのであれば、クロック信号CKPAはクロック信号CKSHに対して2倍の周波数であるから、各クロック信号の周波数を全体的に1/2になり、動作速度が半分でよくなる。
【0117】
加えて、ラッチ580用のクロック信号CKLTO ,CKLTE はクロック信号CKPAと同じ周期となるため、ラッチ580は第1比較例のAD変換回路5Xと同様な回路でよい。
【0118】
<AD変換回路:第3例>
図6〜図6Fは、本実施形態の第3例のAD変換回路を説明する図である。ここで、図6は、第3例のAD変換回路5Cの全体概要を示す図である。図6Aは、第3例のAD変換回路5Cで使用する抵抗補間回路の構成例を示す図である。図6Bは、第3例のAD変換回路5Cで使用する折返し演算回路(フォールディング回路)の構成例を示す図である。図6Cは、第3例で適用する補間処理を説明する図である。図6Dは、第3例のAD変換回路5Cを適用しない第2比較例のAD変換回路5Yの全体概要を示す図である。図6Eは、第2比較例のAD変換回路5Yで使用する折返し演算回路の構成例を示す図である。図6Fは、第3例のAD変換回路5Cの動作を説明するタイミングチャートである。
【0119】
第3例のAD変換回路5Cは、m+nビット対応の構成であり、上位mビットと下位nビットのデジタルデータ(グレイコードデータ)を各別に発生する方式を採っている。本例では、5ビット対応の構成であり、上位2ビットと下位3ビットのデジタルデータ(グレイコードデータ)を各別に発生するものとする。上位2ビットについては、一般的なフォールディング方式を採用し、下位3ビットについては、フォールディング方式と補間(インターポレーション)が組み合わされた折返し・補間型を採用している。折返し・補間型では、フォールディング方式で得られる所定量Pずつ位相がずらされたQ相のサイン波対の間を補間してR・Q相のサイン波対を取得し、このR・Q相のサイン波対をそれぞれ比較して2値データを生成し、2値データをn(本例では3)ビットのグレイコードに変換する。
【0120】
ここで、第3実施形態のAD変換回路5Cは、フォールディング方式でQ個のサイン波対を生成する際に、本実施形態の比較演算増幅回路1から出力される、基準電位を時分割した結果を受けた各出力信号(本例では増幅出力信号VOP ,VON の対)を使用する点、これを受けて補間回路ではフォールディング方式で得られる各系統の出力信号(サイン波)をサンプルホールドする(何れか1つはサンプルホールドが不要)仕組みを持つ点に特徴がある。
【0121】
このため、AD変換回路5Cは先ず、5ビットの内の上位2ビットについて一般的なフォールディング方式によりAD変換行なう上位ビット変換回路504UPを備える。上位ビット変換回路504UPには、基準電位生成回路502から上位ビット変換用の基準電位が供給され、サンプルホールド回路503からアナログ入力信号AIN のホールド出力が供給される。上位ビット変換回路504UPは、入力信号と複数の基準電位によって上位2ビットのデジタルデータ(グレイコードデータ)を出力する。
【0122】
すなわち、上位ビット変換回路504UPは、差動アナログ信号対(アナログ入力信号VIP ,VIN )と差動基準信号対(基準電位VRP ,VRN )がそれぞれ入力され、両信号対の差を増幅する比較演算増幅回路と、比較演算増幅回路から出力されるゼロクロス信号VO(増幅出力信号VOP ,VON )に基づき折り返された差動信号対(折返し信号FOP ,FON )を出力する折返し演算回路を備え、折返し演算回路が出力する差動信号対(折返し信号FOP ,FON )を比較し、上位mビットのグレイコードを生成する。
【0123】
また、第3例のAD変換回路5Cは、5ビットの内の下位3ビットについて折返し・補間型でAD変換を行なう下位ビット変換回路504DNとして、先ず、比較演算増幅回路501、ラッチ回路508、デコード回路509を備える。下位ビット変換回路504DNはさらに、比較演算増幅回路501とラッチ回路508の間に、8系統入力の折返し演算回路505と、サンプルホールド回路560および抵抗補間回路570を具備したR倍補間回路506を備える。折返し演算回路505は差動出力で、折返し演算回路505から出力される折返し信号FOは折返し信号FOP ,FON の対であり、折返し信号FOP ,FON に対応するような構成のR倍補間回路506が設けられる。
【0124】
比較演算増幅回路501により時分割で2系統の基準電位が切り替えられたものに基づく増幅出力信号VO_1〜VO_8(それぞれVOP ,VON の差動対)が折返し演算回路505に入力される。折返し演算回路505としては、たとえば、特開2007−143140号公報の段落59〜62、図3に示されているような方式のものをベースに、8差動入力対に拡張した差動8入力・差動出力(折返し信号FOP ,FON )の折返し演算回路、つまり8回フォールディングする構成を採用するとよい(詳細は後述する)。
【0125】
R倍補間回路506は、一例としてP相(ここでは2相)の信号を受けて2倍補間を行なうもので示す。その結果、R倍補間回路506は、4相の信号IOをラッチ回路508に供給する。ラッチ回路508は、R倍補間回路506から出力される信号数に対応して、4つのラッチ580_1〜580_4を有している。ラッチ回路508から出力される4相のサイクルコードD_1 〜D_4 はデコード回路509に供給される。
【0126】
デコード回路509は、グレイコード・エンコーダを持つ。グレイコード・エンコーダは、たとえば、R倍補間回路506からの4相のサイクルコードD_1 〜D_4 を排他的論理和(Exclusive OR)回路を用いてグレイコードに変換する回路である。回路構成は周知のものを用いることができるので、ここでは説明を割愛する。
【0127】
R倍補間回路506のサンプルホールド回路560は、スイッチ562(第4の信号選択回路)と保持容量564とバッファ566を、奇数系統用と偶数系統用の2系統分有している。スイッチ562と保持容量564は、奇数系統用と偶数系統用のそれぞれにおいて、折返し信号FOP ,FON のそれぞれに設けられる。一方、バッファ566は差動入力・差動出力型のものとすることで、差動の折返し信号FOP ,FON を入力可能となるので、奇数系統用と偶数系統用のそれぞれに1つを設ければ十分である。
【0128】
各スイッチ562_O,562_Eは、回路規模をできるだけ増やさないようにするため、一例としてpMOSまたはnMOSの何れか一方のみによるトランジスタスイッチとする。ここでは、制御入力端であるゲートにHレベルが入力されるとオンするnMOSであるものとする。奇数系統用のスイッチ562_Oの制御入力端にはスイッチ用のクロック信号CKSWO が供給され、偶数系統用のスイッチ562_Eの制御入力端にはスイッチ用のクロック信号CKSWE が供給される。スイッチ562_O,スイッチ562_Eの入力側は共通に折返し演算回路505の出力に接続されている。
【0129】
スイッチ562_Oの出力は保持容量564_Oの一方の端子およびバッファ566_Oの入力に接続され、スイッチ562_Eの出力は保持容量564_Eの一方の端子およびバッファ566_Eの入力に接続されている。保持容量564_O,564_Eの各他方の端子は共通に基準点(たとえば接地電位)に接続されている。因みに、本構成例の場合、その動作との関係で、保持容量564_Eを備えることは必須ではない。バッファ566_Oの出力はラッチ580_1の入力に接続され、バッファ566_Eの出力はラッチ580_3の入力に接続されている。
【0130】
R倍補間回路506の抵抗補間回路570としては、たとえば、特公平07−061018号公報の第8図の補間回路12に示されているような抵抗器のリング方式の構成を採用する。具体的には、図6A(1)に示すように、抵抗値が同一の8つの抵抗素子572P,574P,576P,578P,572N,574N,576N,578N(特に補間抵抗と称する)の環状接続回路である。抵抗素子572Pと抵抗素子578Nとの接続点をノードN1P 、抵抗素子572Pと抵抗素子574Pとの接続点をノードN2P 、抵抗素子574Pと抵抗素子576Pとの接続点をノードN3P 、抵抗素子576Pと抵抗素子578Pとの接続点をノードN4P とする。抵抗素子572Nと抵抗素子578Pとの接続点をノードN1N 、抵抗素子572Nと抵抗素子574Nの接続点をノードN2N 、抵抗素子574N抵抗素子576Nの接続点をノードN3N 、抵抗素子576Nと抵抗素子578Nとの接続点をノードN4N とする。
【0131】
ノードN1P はバッファ566_Oの非反転出力IO1Pおよびラッチ580_1の入力IO1Pに接続されている。ノードN2P はラッチ580_2の非反転入力IO2Pに接続されている。ノードN3P はバッファ566_Eの非反転出力IO3Pおよびラッチ580_3の非反転入力IO3Pに接続されている。ノードN4P はラッチ580_4の非反転入力IO4Pに接続されている。ノードN1N はバッファ566_Oの反転出力IO1Nおよびラッチ580_1の反転入力IO1Nに接続されている。ノードN2N はラッチ580_2の反転入力IO2Nに接続されている。ノードN3N はバッファ566_Eの反転出力IO3Nおよびラッチ580_3の反転入力IO3Nに接続されている。ノードN4Nはラッチ580_4の反転入力IO4Nに接続されている。図6A(2)に示すように、ラッチ580に内蔵のコンパレータ(比較器)は、入力されたサイン波対IOP ,ION の差を2値化する、つまりサイン波対に基づき正負判別を行なう。
【0132】
このように、第3例のAD変換回路5Cは、折返し演算回路505と、折返し演算回路505の出力を切り替えるスイッチ562と、折返し演算回路505の出力を時分割で保持する保持容量564を有し、保持容量564に保持された2系統の情報に基づき補間演算を行なう構成となっている。
【0133】
8系統入力の折返し演算回路505は、一例として、図6Bに示すような回路構成が採用される。折返し演算回路505は、8系統入力に対応するべく、8個の差動TRペアM(nMOS差動トランジスタ対:nMOS550,552)と、差動TRペアに所定の動作電流を供給する電流源として機能するnMOS554と、負荷素子としての抵抗素子556,558を備えている。なお、ここでは負荷素子として抵抗素子を使用した受動負荷としているが、pMOSカレントミラー回路などトランジスタを負荷とする能動負荷としてもよい。
【0134】
差動TRペアM_1〜M_8には比較演算増幅回路1_1〜1_8の対応するものから出力されるゼロクロス信号VO_1〜VO_8(増幅出力信号VOP_1 ,VON_1 〜VOP_8 ,VON_8 )が供給される。詳しくは、nMOS550_1〜550_8には増幅出力信号VOP_1 〜VOP_8 が供給され、nMOS552_1〜552_8には増幅出力信号VON_1 〜VON_8 が供給される。ゼロクロス信号VOは、奇数番目の基準電位REF_O に対応するゼロクロス信号VOO と偶数番目の基準電位REF_E に対応するゼロクロス信号VOE とが時分割で切り替えられる。
【0135】
抵抗素子556は、一方の端子が電源Vddに接続され、他方の端子が奇数番目のnMOS550_Oの各ドレインおよび偶数番目のnMOS552_Eの各ドレインに共通に接続され、その接続点から折返し信号FOP が出力される。抵抗素子558は、一方の端子が電源Vddに接続され、他方の端子が奇数番目のnMOS552_Oの各ドレインおよび偶数番目のnMOS550_Eの各ドレインに共通に接続され、その接続点から折返し信号FON が出力される。各差動TRペアMの出力信号は基準電位REF の位置で折り返された入出力特性となる。
【0136】
折返し演算回路505は、8個の差動TRペアMの出力信号を合成することで、各基準電位REF の位置でゼロクロスする折返し信号FO(FOP ,FON )を出力することになる。たとえば、図6Cには、R倍補間回路506の入出力特性(IO対AIN )を示す動作波形図が示されている。
【0137】
折返し演算回路505は、比較演算増幅回路1_1〜1_8のゼロクロス信号VO(増幅出力信号VOP ,VON )が奇数番目の基準電位REF_O のときは奇数番目の基準電位REF_O の位置でゼロクロスする折返し信号FO_O(FOP_O ,FON_O :IO1 )を出力する。また折返し演算回路505は、比較演算増幅回路1_1〜1_8のゼロクロス信号VO(増幅出力信号VOP ,VON )が偶数番目の基準電位REF_E のときは偶数番目の基準電位REF_E の位置でゼロクロスする折返し信号FO_E(FOP_E ,FON_E :IO3 )を出力する。折返し信号FO_Oと折返し信号FO_Eとの間には90度の位相差がある。
【0138】
このことから分かるように、折返し演算回路505は、折返し信号FO_O,FO_Eを時分割で出力する。因みに、折返し信号FOの特性(FOP ,FON :IO)がサイン波のように見えるので折返し演算回路505はサイン波発生回路とも称される。よって、折返し演算回路505は、アナログ入力信号AIN に応じて90度の位相差を持つ2相のサイン波対IO1 ,IO3 を時分割で出力するものとなる。
【0139】
R倍補間回路506は、この折返し演算回路505から時分割で出力される折返し信号FO_O,FO_E(2相のサイン波対IO1 ,IO3 )に基づき、2相のサイン波対IO1 ,IO3 の間を補間してサイン波対IO2 ,IO4 を生成することで4相のサイン波対を取得する。つまり、R倍補間回路506は、サイン波対IO1 ,IO3 の間を2分割した4個のサイン波対を生成する。このとき、折返し演算回路505は折返し信号FO_O,FO_E(2相のサイン波対IO1 ,IO3 )を時分割で出力するので、R倍補間回路506は、少なくとも先に出力される方のサイン波対(本例ではサイン波対IO1 )を保持しておく仕組みとしてサンプルホールド回路560を有している。各ノードのサイン波対IO1 〜IO4 がラッチ580のコンパレータに入力されることで正負判別が行なわれる。
【0140】
一方、図6Dに示すように、第3実施形態を適用しない第2比較例(通常のフォールディング方式)のAD変換回路5Yは、比較演算増幅回路501Yは基準電位REF ごとに比較演算増幅回路100を有し、折返し演算回路505Yは折返し演算回路505_Oと折返し演算回路505_Eを個別に有する。折返し演算回路505_Oは、奇数番目の基準電位REF_O に対応するゼロクロス信号VOO が入力され、奇数番目の基準電位REF_O の位置でゼロクロスする折返し信号FO_O(FOP_O ,FON_O :IO1 )を生成する。折返し演算回路505_Eは、偶数番目の基準電位REF_E に対応するゼロクロス信号VOE が入力され、偶数番目の基準電位REF_E の位置でゼロクロスする折返し信号FO_E(FOP_E ,FON_E :IO3 )を生成する。
【0141】
奇数番目用の折返し演算回路505_Oと偶数番目用の折返し演算回路505_Eは、一例として、図6Eに示すような回路構成が採用される。何れも基本的な回路構成は折返し演算回路505と同じであるが、折返し演算回路505_Oに入力されるゼロクロス信号VOは、奇数番目の基準電位REF_O に対応するゼロクロス信号VOO のみであり、折返し演算回路505_Eに入力されるゼロクロス信号VOは、偶数番目の基準電位REF_O にE応するゼロクロス信号VOE のみである。これは、折返し演算回路505_Oと折返し演算回路505_Eを個別に有することから明らかである。
【0142】
AD変換回路5CとAD変換回路5Yを比較すると、先ず、2系統の基準電位に関して時分割処理するので消費電力は概ね1/2になる。回路規模に関しては、比較演算増幅回路501と折返し演算回路505の規模が削減され得るものの、サンプルホールド回路560が必要になる。したがって、比較演算増幅回路501の回路規模の削減分×折返し演算回路505への入力系統数(本例では8系統)+折返し演算回路505の削減分よりも、サンプルホールド回路560の回路規模が少なくなるようにすることに留意する。比較演算増幅回路501側の削減効果が少なくても、折返し演算回路505の回路規模は半減するので、総じて言えば、折返し演算回路505の削減分よりもサンプルホールド回路560の回路規模が少なくなるようにすると概ね十分な削減効果が得られると言える。もちろん、比較演算増幅回路501は、第2例の比較演算増幅回路1Bではなく第1例の比較演算増幅回路1Aを使用するのが好ましい。
【0143】
<AD変換回路の動作:第3例>
図6Fを参照して、第3例のAD変換回路5Cの動作について説明する。図中のCKSWO はスイッチ562_O用のクロック信号、CKSWE はスイッチ562_E用のクロック信号、CKLTはラッチ580_1〜580_4用のクロック信号である。
【0144】
クロック信号CKSHがLレベルからHレベルになるとき、サンプルホールド回路503はアナログ信号AOUT1 を保持し、比較演算増幅回路501の各比較演算増幅回路1_1〜1_8に出力する。クロック信号CKPAがHレベルであれば、比較演算増幅回路1_1〜1_8には奇数番目の基準電位REFOが入力され、比較演算結果VOO1が出力される。これを受けて、折返し演算回路505は、奇数番目の基準電位REF_O の位置でゼロクロスする折返し信号FO_O(FOP_O ,FON_O :IO1 )をR倍補間回路506に供給する。
【0145】
このとき、クロック信号CKSWO はHレベルで、クロック信号CKSWE はLレベルであり、スイッチ562_Oがオン、スイッチ562_Eがオフとなっている。そのため、折返し演算回路505から出力された折返し信号FO_O(FOP_O ,FON_O :IO1 )は保持容量564_Oにサンプルされ、バッファ566_Oを介して抵抗補間回路570のノードN1に出力される。
【0146】
一方、クロック信号CKPAがLレベルであれば、比較演算増幅回路1_1〜1_8には偶数番目の基準電位REFEが入力され、比較演算結果VOE1が出力される。これを受けて、折返し演算回路505は、偶数番目の基準電位REF_E の位置でゼロクロスする折返し信号FO_E(FOP_E ,FON_E :IO3 )をR倍補間回路506に供給する。このとき、クロック信号CKSWO はLレベルで、クロック信号CKSWE はHレベルであり、スイッチ562_Oがオフ、スイッチ562_Eがオンとなっている。そのため、折返し演算回路505から出力された折返し信号FO_E(FOP_E ,FON_E :IO3 )は保持容量564_Eにサンプルされ、バッファ566_Eを介して抵抗補間回路570のノードN3に出力される。
【0147】
このとき、スイッチ562_Oがオフしているので、保持容量564_Oにはサンプルされた折返し信号FO_O(FOP_O ,FON_O :IO1 )がホールドされており、バッファ566_Oを介して抵抗補間回路570のノードN1に出力されている。
【0148】
そこで、R倍補間回路506は、バッファ566_Eを介して抵抗補間回路570のノードN3に折返し信号FO_E(FOP_E ,FON_E :IO3 )が供給されると、抵抗補間回路570のノードN2にサイン波対IO1 ,IO3 の間を補間したサイン波対IO2 を生成し、抵抗補間回路570のノードN4にサイン波対IO3 ,IO1 の間を補間したサイン波対IO4 を生成する。
【0149】
これにより、ラッチ回路508には、R倍補間回路506から4相のサイン波対IO1 ,IO2 ,IO3 ,IO4 が供給される。
【0150】
ラッチ回路508は、4相のサイン波対IO1 ,IO2 ,IO3 ,IO4 を受け、クロック信号CKLTがLレベルからHレベルに立ち上がるとき、ラッチ580_1〜580_4が正負判別を行ないサイクルコードD1_1〜D1_4を取得し後段のデコード回路509に出力する。デコード回路509は、4相のサイクルコードD1_1〜D1_4に基づき、下位3ビットのデジタルコードDOUT1 (グレイコード)を出力する。すなわち、4相のサイン波対IO1 ,IO2 ,IO3 ,IO4 をコンパレータによって比較すると、2値化されたサイクルコードD1_1〜D1_4が得られる。そして、このサイクルコードD1_1〜D1_4をデコード回路509によってコーディングすると、下位3ビットのグレイコードが得られる。
【0151】
次に、クロック信号CKSHがHLレベルからLレベルになるとき、サンプルホールド回路503はアナログ信号AOUT2 を保持し、比較演算増幅回路501の各比較演算増幅回路1_1〜1_8に出力する。その後は、アナログ信号AOUT1 についての前記の動作と同様であり、最終的には、デコード回路509は、4相のサイクルコードD2_1〜D2_4に基づき、下位3ビットのデジタルコードDOUT2 (グレイコード)を出力する。
【0152】
この結果から分かるように、第3例のAD変換回路5CにおけるAD変換は、下位3ビットについて、フォールディング(サイン波生成)用の基準電位REF を奇数番目と偶数番目で時分割で折返し演算回路505に供給することで、2相のサイン波対IO1 ,IO3 を時分割で生成する点において第2比較例のAD変換回路5Yと異なるが、その後の補間処理やサイクルコードの生成とグレイコードへの変換は第2比較例のAD変換回路5Yと同じである。
【0153】
サイン波発生回路として機能する折返し演算回路505の出力を切り替えて、それぞれサンプルホールドすることにより、回路数を削減し、第2比較例のAD変換回路5Yよりも回路面積や電力を削減したAD変換器が実現される。
【0154】
なお、前記の説明では、5ビット対応の構成で説明したが、5ビットに限るものではなく6ビット以上においても同様に組むことができる。また、上位ビットと下位ビットの区分けも任意である。一般的には、上位ビットの方を下位ビットよりも少なくする。
【0155】
前記の説明では、抵抗補間回路570を備える構成で説明したが、抵抗補間回路570を備えることは必須ではなく、抵抗補間回路570を取り外した構成にしてもよい。さらに、上位ビットと下位ビットに区分けすること自体も不要であり、この場合、前記説明における上位ビット変換回路504UPを取り外した構成にすればよい。これら変形例については、各機能部を備えない構成であり、図示するまでもなくその構成を特定できるし、その場合の動作も特定できるので、それら変形例の構成図や動作説明は割愛する。
【0156】
<電子機器への適用:記録再生装置>
図7は、本実施形態の電子機器を説明する図である。本実施形態の電子機器は、前述の比較演算増幅回路1やサンプルホールド回路3やAD変換回路5の仕組みを一般的な電子機器に適用したものである。つまり、電子機器に本発明に係る比較演算増幅回路やAD変換回路を適用する事例を示したものである。図7は、その電子機器として記録再生装置(光ディスク装置)を例に示している。比較演算増幅回路やAD変換回路において、複数系統の基準電位REF を時分割で扱うことにより、電子機器としても、回路削減や電力消費低減がなされる。
【0157】
本実施形態の記録再生装置9は、回転サーボ系として、音楽などの再生すべき情報が記録された光ディスクPD(Photo Disk)を回転させるスピンドルモータ910と、スピンドルモータ910を駆動するモータドライバ912と、光ディスクPDに付加情報を記録するあるいは光ディスクPDに記録されている情報を読み取るためのレーザ光源を具備した光ピックアップ914を備える。
【0158】
光ディスクPDとしては、CD(コンパクトディスク)やCD−ROM(Read Only Memory)などのいわゆる再生専用の光ディスクのほか、たとえばCD−R(Recordable)のような追記型光ディスクや、CD−RW(Rewritable )のような書き換え可能型光ディスクであってもよい。さらには、CD系の光ディスクに限らず、MO(光磁気ディスク)であってもよいし、通常のDVD(Digital Video またはVersatile Disk)や、たとえば波長407nm程度の青色レーザを利用する次世代DVDといったDVD系の光ディスクであってもよい。また、現行のCDフォーマットを踏襲しながら、記録密度を現行フォーマットの約2倍とした、いわゆる2倍密度のCD(DDCD;DD=Double Density)やCD−RあるいはCD−RWであってもよい。
【0159】
記録再生装置9は、スピンドルモータ制御部930とピックアップ制御部940を備える。スピンドルモータ制御部930は、モータドライバ912を制御する回転制御部(回転サーボ系)の一例である。ピックアップ制御部940は、トラッキングサーボ系およびフォーカスサーボ系の一例であり、光ピックアップ914の光ディスクPDに対する半径方向位置を制御する。
【0160】
記録再生装置9は、記録・再生系として、光ピックアップ914を介して情報を記録する情報記録部および光ディスクPDに記録されている情報を再生する情報再生部の一例である記録・再生信号処理部950を備える。記録・再生信号処理部950の構成としては、たとえば位相同期回路やAD変換回路を備えている。
【0161】
記録再生装置9は、コントローラ系として、コントローラ962や図示を割愛したインタフェース機能をなすインタフェース部などを備える。コントローラ962は、マイクロプロセッサ(MPU:Micro Processing Unit )で構成されており、スピンドルモータ制御部930およびピックアップ制御部940を有するサーボ系や記録・再生信号処理部950の動作を制御する。インタフェース部は、当該記録再生装置9を利用した各種の情報処理を行なう情報処理装置(ホスト装置)の一例であるパーソナルコンピュータ(以下パソコンと称する)との間のインタフェース(接続)機能をなす。インタフェース部には、ホストIFコントローラが設けられる。記録再生装置9とパソコンにより情報記録再生システム(光ディスクシステム)が構成される。
【0162】
<記録・信号処理部>
記録・再生信号処理部950は、RF増幅部952と、波形整形部953(波形等化器;Equalizer )と、AD変換回路の一例であるAD変換部954(ADC;Analog to Digital Converter )を備える。AD変換部954の前段に配置されたアナログ信号処理系統(光ピックアップ914から波形整形部953までの各機能部)は、AD変換対象の差動アナログ信号対を生成するアナログ信号生成部を構成する。
【0163】
RF増幅部952は、光ピックアップ914により読み取られた微小なRF(高周波)信号(以下再生RF信号ともいう)を所定レベルに増幅する。波形整形部953は、RF増幅部952から出力された再生RF信号を整形する。AD変換部954は、波形整形部953から出力されたアナログの再生RF信号をデジタルデータに変換する。
【0164】
記録・再生信号処理部950は、クロック再生部955と、DSP(Digital Signal Processor)で構成されたデジタル信号処理部956と、記録電流制御部957と、書込みクロック生成部960を備える。
【0165】
クロック再生部955は、AD変換部954から出力されたデジタルデータ列に基づきクロック信号を再生する。クロック再生部955は、AD変換部954からのデジタルデータ(デジタルデータ列Din)にロックしてクロック信号を生成するデータリカバリ型の位相同期回路(PLL回路)を有する。クロック再生部955は、再生したクロック信号をAD変換部954へADクロック(サンプリングクロック)CKadとして供給したり、その他の機能部に供給したりする。AD変換部954は、ADクロックCKadに基づいてアナログ信号をデジタルデータに変換する。デジタル信号処理部956は、AD変換部954から出力されたデジタルデータ列(再生RF信号に対応するもの)を復調し、デジタルオーディオデータやデジタル画像データなどを復号化するなどのデジタル信号処理をする。
【0166】
記録電流制御部957は、情報を光ディスクPDに記録するためのレーザ光の記録電流を制御(オンオフ)する。記録電流制御部957は、光ディスクPDの材質と記録速度に応じて光出力パワーをマルチパルス変調し、また、レーザ光源(光ピックアップ914内にある)から発せられるレーザ光の光出力(光強度、光出力パワー)を一定値に保持するためのAPC(Auto Power Control)制御を行なう。
【0167】
書込みクロック生成部960は、クリスタル発振器などから供給される基準クロックに基づいて光ディスクPDへの記録の際にデータを変調するための書込みクロックを生成する。
【0168】
このような構成の記録再生装置9としても、AD変換部954は、複数系統の基準電位REF を時分割で扱う本実施形態のAD変換回路5A〜5Cの仕組みを適用することで、回路規模や電力消費を抑える仕組みが実現される。
【0169】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【0170】
また、前記の実施形態は、クレーム(請求項)にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【0171】
たとえば、前記実施形態では、電子機器として光ディスク装置などの記録再生装置への適用例で説明したが、記録再生装置としては光ディスク装置に限らず、たとえば、ハードディスク駆動装置などもあり、ハードディスク駆動装置もAD変換回路を使用することがある。このAD変換回路に前記実施形態のAD変換回路5A〜5Cを適用可能である。
【0172】
さらに、記録再生装置に限らず、たとえば、固体撮像装置や撮像装置や表示装置など、その他の電子機器にも適用可能である。
【0173】
また、本実施形態の比較演算増幅回路1は、本実施形態のAD変換回路5A〜5Cへの適用に限らず、複数の基準電位REF を扱う各種の比較演算増幅回路や、それを利用した一般的な電子機器にも適用可能である。
【図面の簡単な説明】
【0174】
【図1】本実施形態の第1例の比較演算増幅回路を説明する図である。
【図2】本実施形態の第2例の比較演算増幅回路を説明する図である。
【図3】本実施形態のサンプルホールド回路を説明する図である。
【図4】本実施形態の第1例のAD変換回路の全体概要を示す図である。
【図4A】本実施形態の第1例のAD変換回路を適用しない第1比較例のAD変換回路の全体概要を示す図である。
【図4B】本実施形態の第1例のAD変換回路の動作を説明するタイミングチャートである。
【図4C】第1比較例のAD変換回路の動作を説明するタイミングチャートである。
【図5】本実施形態の第2例のAD変換回路の全体概要を示す図である。
【図5A】本実施形態の第2例のAD変換回路の動作を説明するタイミングチャートである。
【図6】本実施形態の第3例のAD変換回路の全体概要を示す図である。
【図6A】本実施形態の第3例のAD変換回路で使用する抵抗補間回路の構成例を示す図である。
【図6B】本実施形態の第3例のAD変換回路で使用する折返し演算回路の構成例を示す図である。
【図6C】本実施形態の第3例で適用する補間処理を説明する図である。
【図6D】本実施形態の第3例のAD変換回路を適用しない第2比較例のAD変換回路の全体概要を示す図である。
【図6E】第2比較例のAD変換回路で使用する折返し演算回路の構成例を示す図である。
【図6F】本実施形態の第3例のAD変換回路の動作を説明するタイミングチャートである。
【図7】本実施形態の電子機器を説明する図である。
【符号の説明】
【0175】
1…比較演算増幅回路、100…比較演算増幅回路、110…第1差動増幅回路、120…第2差動増幅回路、130…負荷回路、140…信号選択回路(第2の信号選択回路)、3…サンプルホールド回路、310…サンプルホールド回路、340…信号選択回路(第1の信号選択回路)、5…AD変換回路、501…比較演算増幅回路、502…基準電位生成回路、503…サンプルホールド回路、504DN…下位ビット変換回路、504UP…上位ビット変換回路、505…折返し演算回路、506…R倍補間回路、508…ラッチ回路、509…デコード回路、540…信号選択回路(第3の信号選択回路)、560…サンプルホールド回路、562…スイッチ(第4の信号選択回路)、564…保持容量、566…バッファ、570…抵抗補間回路、580…ラッチ、6…デジタルデータ取得部、9…記録再生装置、954…AD変換部
【特許請求の範囲】
【請求項1】
それぞれ異なるタイミングで差動アナログ信号対のレベルを一時保持する複数のサンプルホールド回路と前記複数のサンプルホールド回路のホールドモード時の出力信号対の何れかを選択する第1の信号選択回路を具備したサンプルホールド部と、
複数の差動基準信号対を時分割で扱うように切り替える第2の信号選択回路と前記出力信号対と前記差動基準信号対が入力される2組の差動増幅回路を具備し、前記出力信号対と複数の前記差動基準信号対のそれぞれの差を増幅して、複数の増幅出力信号対を時分割で出力する比較演算増幅部と、
前記比較演算増幅回路から時分割で出力される前記複数の増幅出力信号対の差をそれぞれ2値化することでデジタルデータを取得するデジタルデータ取得部と、
を備えたAD変換回路。
【請求項2】
前記比較演算増幅部と前記デジタルデータ取得部との間に、前記複数の増幅出力信号対を各別に分配する第3の信号選択回路を備え、
前記デジタルデータ取得部は、前記増幅出力信号対の差を2値化する2値化部を、前記第3の信号選択回路により分配された前記複数の増幅出力信号対ごとに有する
請求項1に記載のAD変換回路。
【請求項3】
それぞれ異なるタイミングで差動アナログ信号対のレベルを一時保持する複数のサンプルホールド回路と前記複数のサンプルホールド回路のホールドモード時の出力信号対の何れかを選択する第1の信号選択回路を具備したサンプルホールド部と、
複数の差動基準信号対を時分割で扱うように切り替える第2の信号選択回路と前記出力信号対と前記差動基準信号対が入力される2組の差動増幅回路を具備し、前記出力信号対と複数の前記差動基準信号対のそれぞれの差を増幅して、複数の増幅出力信号対を時分割で出力する比較演算増幅部と、
複数の前記差動基準信号対について前記比較演算増幅部から時分割で出力される各増幅出力信号対に基づき所定量ずつ位相がずれたP相の折り返された差動信号対を時分割で出力する折返し演算回路と、
前記P相の折り返された差動信号対を各別に分配する第4の信号選択回路および前記第4の信号選択回路により分配された前記P相の折り返された差動信号対を保持する保持回路を具備したサンプルホールド回路と、
前記サンプルホールド回路から出力される前記P相の折り返された差動信号対の差をそれぞれ2値化し、各2値化データに基づいて前記差動アナログ信号対をデジタルデータに変換するデジタルデータ取得部と、
を備えたAD変換回路。
【請求項4】
差動アナログ信号対について上位mビットのグレイコードに変換する上位ビット変換回路および前記差動アナログ信号対について下位nビットのグレイコードに変換する下位ビット変換回路を具備し、前記差動アナログ信号対をデジタルデータに変換するデジタルデータ取得部を備え、
前記上位ビット変換部は、複数の差動基準信号対の内の上位mビット側についての増幅出力信号対に基づき折り返された差動信号対を出力する第1の折返し演算回路を具備し、前記第1の折返し演算回路が出力する差動信号対を比較することで上位mビットのグレイコードを生成し、
前記下位ビット変換部は、
それぞれ異なるタイミングで差動アナログ信号対のレベルを一時保持する複数のサンプルホールド回路と前記複数のサンプルホールド回路のホールドモード時の出力信号対の何れかを選択する第1の信号選択回路を具備したサンプルホールド部と、
複数の差動基準信号対を時分割で扱うように切り替える第2の信号選択回路と前記出力信号対と前記差動基準信号対が入力される2組の差動増幅回路を具備し、前記出力信号対と複数の前記差動基準信号対のそれぞれの差を増幅して、複数の増幅出力信号対を時分割で出力する比較演算増幅部と、
複数の前記差動基準信号対について前記比較演算増幅部から時分割で出力される各増幅出力信号対に基づき所定量ずつ位相がずれたP相の折り返された差動信号対を時分割で出力する折返し演算回路と、
前記P相の折り返された差動信号対を各別に分配する第4の信号選択回路および前記第4の信号選択回路により分配された前記P相の折り返された差動信号対を保持する保持回路を具備したサンプルホールド回路と、
前記サンプルホールド回路から出力される前記P相の折り返された差動信号対の差をそれぞれ2値化し、各2値化データに基づいて下位nビットのグレイコードを生成するデジタルデータ取得部と、
を有する
AD変換回路。
【請求項5】
前記サンプルホールド回路の後段に、前記P相の折り返された差動信号対の間を補間することでR×Q相の折り返された差動信号対を生成する補間部を有し、
前記R×Q相の折り返された差動信号対の差をそれぞれ2値化し、各2値化データに基づいて前記差動アナログ信号対をデジタルデータに変換する
請求項3または4に記載のAD変換回路。
【請求項6】
各信号選択回路は、信号ごとに1つのトランジスタが使用されている
請求項1〜5の内の何れか一項に記載のAD変換回路。
【請求項7】
複数の差動基準信号対を時分割で扱うように切り替える信号選択回路と、
差動アナログ信号対と複数の差動基準信号対が入力される2組の差動増幅回路と、
を備え、
差動アナログ信号対と複数の差動基準信号対のそれぞれの差を増幅して、前記複数の増幅出力信号対を時分割で出力する
比較演算増幅回路。
【請求項8】
前記2組の差動増幅回路のそれぞれは、前記差動アナログ信号対が入力される側のアナログ信号入力トランジスタと複数の前記差動基準信号対が時分割で入力される側の基準信号入力トランジスタが差動対を構成しており、
前記信号選択回路は、前記2組の差動増幅回路のそれぞれにおいて、前記基準信号入力トランジスタの制御入力端側に配置されており、複数の前記差動基準信号対を時分割で切り替える
請求項7に記載の比較演算増幅回路。
【請求項9】
前記2組の差動増幅回路のそれぞれは、前記差動アナログ信号対が入力される側のアナログ信号入力トランジスタと複数の前記差動基準信号対が各別に入力される側の複数の基準信号入力トランジスタとがそれぞれ差動対を構成しており、
前記信号選択回路は、前記2組の差動増幅回路のそれぞれにおいて、前記複数の基準信号入力トランジスタの動作電流供給端側または前記増幅出力信号対が出力される出力端側に配置されており、前記動作電流の電流経路を時分割で切り替える
請求項7に記載の比較演算増幅回路。
【請求項10】
前記複数の差動基準信号対を時分割化する信号選択回路の回路規模は、当該信号選択回路を使用することで前記複数の差動基準信号対について前記比較演算増幅回路の全体または一部を共通使用可能となることによる前記比較演算増幅回路側の回路規模の削減分よりも少ない
請求項7〜9の内の何れか一項に記載の比較演算増幅回路。
【請求項11】
AD変換対象の差動アナログ信号対を生成するアナログ信号生成部と、
クロック信号に応じて前記差動アナログ信号対のレベルを一時保持する複数のサンプルホールド回路と前記複数のサンプルホールド回路のホールドモード時の出力信号対の何れかを選択する第1の信号選択回路を具備したサンプルホールド部と、
複数の差動基準信号対を時分割で扱うように切り替える第2の信号選択回路と前記出力信号対と前記差動基準信号対が入力される2組の差動増幅回路を具備し、前記出力信号対と複数の前記差動基準信号対のそれぞれの差を増幅して、複数の増幅出力信号対を時分割で出力する比較演算増幅部と、
前記比較演算増幅回路から時分割で出力される前記複数の増幅出力信号対の差をそれぞれ2値化することでデジタルデータを取得するデジタルデータ取得部と
を備えた電子機器。
【請求項12】
AD変換対象の差動アナログ信号対を生成するアナログ信号生成部と、
クロック信号に応じて前記差動アナログ信号対のレベルを一時保持する複数のサンプルホールド回路と前記複数のサンプルホールド回路のホールドモード時の出力信号対の何れかを選択する第1の信号選択回路を具備したサンプルホールド部と、
複数の差動基準信号対を時分割で扱うように切り替える第2の信号選択回路と前記出力信号対と前記差動基準信号対が入力される2組の差動増幅回路を具備し、前記出力信号対と複数の前記差動基準信号対のそれぞれの差を増幅して、複数の増幅出力信号対を時分割で出力する比較演算増幅部と、
複数の前記差動基準信号対について前記比較演算増幅部から時分割で出力される各増幅出力信号対に基づき所定量ずつ位相がずれたP相の折り返された差動信号対を時分割で出力する折返し演算回路と、
前記P相の折り返された差動信号対を各別に分配する第4の信号選択回路および前記第4の信号選択回路により分配された前記P相の折り返された差動信号対を保持する保持回路を具備したサンプルホールド回路と、
前記P相の折り返された差動信号対の差をそれぞれ2値化し、各2値化データに基づいて前記差動アナログ信号対をデジタルデータに変換するデジタルデータ取得部と、
を備えた電子機器。
【請求項1】
それぞれ異なるタイミングで差動アナログ信号対のレベルを一時保持する複数のサンプルホールド回路と前記複数のサンプルホールド回路のホールドモード時の出力信号対の何れかを選択する第1の信号選択回路を具備したサンプルホールド部と、
複数の差動基準信号対を時分割で扱うように切り替える第2の信号選択回路と前記出力信号対と前記差動基準信号対が入力される2組の差動増幅回路を具備し、前記出力信号対と複数の前記差動基準信号対のそれぞれの差を増幅して、複数の増幅出力信号対を時分割で出力する比較演算増幅部と、
前記比較演算増幅回路から時分割で出力される前記複数の増幅出力信号対の差をそれぞれ2値化することでデジタルデータを取得するデジタルデータ取得部と、
を備えたAD変換回路。
【請求項2】
前記比較演算増幅部と前記デジタルデータ取得部との間に、前記複数の増幅出力信号対を各別に分配する第3の信号選択回路を備え、
前記デジタルデータ取得部は、前記増幅出力信号対の差を2値化する2値化部を、前記第3の信号選択回路により分配された前記複数の増幅出力信号対ごとに有する
請求項1に記載のAD変換回路。
【請求項3】
それぞれ異なるタイミングで差動アナログ信号対のレベルを一時保持する複数のサンプルホールド回路と前記複数のサンプルホールド回路のホールドモード時の出力信号対の何れかを選択する第1の信号選択回路を具備したサンプルホールド部と、
複数の差動基準信号対を時分割で扱うように切り替える第2の信号選択回路と前記出力信号対と前記差動基準信号対が入力される2組の差動増幅回路を具備し、前記出力信号対と複数の前記差動基準信号対のそれぞれの差を増幅して、複数の増幅出力信号対を時分割で出力する比較演算増幅部と、
複数の前記差動基準信号対について前記比較演算増幅部から時分割で出力される各増幅出力信号対に基づき所定量ずつ位相がずれたP相の折り返された差動信号対を時分割で出力する折返し演算回路と、
前記P相の折り返された差動信号対を各別に分配する第4の信号選択回路および前記第4の信号選択回路により分配された前記P相の折り返された差動信号対を保持する保持回路を具備したサンプルホールド回路と、
前記サンプルホールド回路から出力される前記P相の折り返された差動信号対の差をそれぞれ2値化し、各2値化データに基づいて前記差動アナログ信号対をデジタルデータに変換するデジタルデータ取得部と、
を備えたAD変換回路。
【請求項4】
差動アナログ信号対について上位mビットのグレイコードに変換する上位ビット変換回路および前記差動アナログ信号対について下位nビットのグレイコードに変換する下位ビット変換回路を具備し、前記差動アナログ信号対をデジタルデータに変換するデジタルデータ取得部を備え、
前記上位ビット変換部は、複数の差動基準信号対の内の上位mビット側についての増幅出力信号対に基づき折り返された差動信号対を出力する第1の折返し演算回路を具備し、前記第1の折返し演算回路が出力する差動信号対を比較することで上位mビットのグレイコードを生成し、
前記下位ビット変換部は、
それぞれ異なるタイミングで差動アナログ信号対のレベルを一時保持する複数のサンプルホールド回路と前記複数のサンプルホールド回路のホールドモード時の出力信号対の何れかを選択する第1の信号選択回路を具備したサンプルホールド部と、
複数の差動基準信号対を時分割で扱うように切り替える第2の信号選択回路と前記出力信号対と前記差動基準信号対が入力される2組の差動増幅回路を具備し、前記出力信号対と複数の前記差動基準信号対のそれぞれの差を増幅して、複数の増幅出力信号対を時分割で出力する比較演算増幅部と、
複数の前記差動基準信号対について前記比較演算増幅部から時分割で出力される各増幅出力信号対に基づき所定量ずつ位相がずれたP相の折り返された差動信号対を時分割で出力する折返し演算回路と、
前記P相の折り返された差動信号対を各別に分配する第4の信号選択回路および前記第4の信号選択回路により分配された前記P相の折り返された差動信号対を保持する保持回路を具備したサンプルホールド回路と、
前記サンプルホールド回路から出力される前記P相の折り返された差動信号対の差をそれぞれ2値化し、各2値化データに基づいて下位nビットのグレイコードを生成するデジタルデータ取得部と、
を有する
AD変換回路。
【請求項5】
前記サンプルホールド回路の後段に、前記P相の折り返された差動信号対の間を補間することでR×Q相の折り返された差動信号対を生成する補間部を有し、
前記R×Q相の折り返された差動信号対の差をそれぞれ2値化し、各2値化データに基づいて前記差動アナログ信号対をデジタルデータに変換する
請求項3または4に記載のAD変換回路。
【請求項6】
各信号選択回路は、信号ごとに1つのトランジスタが使用されている
請求項1〜5の内の何れか一項に記載のAD変換回路。
【請求項7】
複数の差動基準信号対を時分割で扱うように切り替える信号選択回路と、
差動アナログ信号対と複数の差動基準信号対が入力される2組の差動増幅回路と、
を備え、
差動アナログ信号対と複数の差動基準信号対のそれぞれの差を増幅して、前記複数の増幅出力信号対を時分割で出力する
比較演算増幅回路。
【請求項8】
前記2組の差動増幅回路のそれぞれは、前記差動アナログ信号対が入力される側のアナログ信号入力トランジスタと複数の前記差動基準信号対が時分割で入力される側の基準信号入力トランジスタが差動対を構成しており、
前記信号選択回路は、前記2組の差動増幅回路のそれぞれにおいて、前記基準信号入力トランジスタの制御入力端側に配置されており、複数の前記差動基準信号対を時分割で切り替える
請求項7に記載の比較演算増幅回路。
【請求項9】
前記2組の差動増幅回路のそれぞれは、前記差動アナログ信号対が入力される側のアナログ信号入力トランジスタと複数の前記差動基準信号対が各別に入力される側の複数の基準信号入力トランジスタとがそれぞれ差動対を構成しており、
前記信号選択回路は、前記2組の差動増幅回路のそれぞれにおいて、前記複数の基準信号入力トランジスタの動作電流供給端側または前記増幅出力信号対が出力される出力端側に配置されており、前記動作電流の電流経路を時分割で切り替える
請求項7に記載の比較演算増幅回路。
【請求項10】
前記複数の差動基準信号対を時分割化する信号選択回路の回路規模は、当該信号選択回路を使用することで前記複数の差動基準信号対について前記比較演算増幅回路の全体または一部を共通使用可能となることによる前記比較演算増幅回路側の回路規模の削減分よりも少ない
請求項7〜9の内の何れか一項に記載の比較演算増幅回路。
【請求項11】
AD変換対象の差動アナログ信号対を生成するアナログ信号生成部と、
クロック信号に応じて前記差動アナログ信号対のレベルを一時保持する複数のサンプルホールド回路と前記複数のサンプルホールド回路のホールドモード時の出力信号対の何れかを選択する第1の信号選択回路を具備したサンプルホールド部と、
複数の差動基準信号対を時分割で扱うように切り替える第2の信号選択回路と前記出力信号対と前記差動基準信号対が入力される2組の差動増幅回路を具備し、前記出力信号対と複数の前記差動基準信号対のそれぞれの差を増幅して、複数の増幅出力信号対を時分割で出力する比較演算増幅部と、
前記比較演算増幅回路から時分割で出力される前記複数の増幅出力信号対の差をそれぞれ2値化することでデジタルデータを取得するデジタルデータ取得部と
を備えた電子機器。
【請求項12】
AD変換対象の差動アナログ信号対を生成するアナログ信号生成部と、
クロック信号に応じて前記差動アナログ信号対のレベルを一時保持する複数のサンプルホールド回路と前記複数のサンプルホールド回路のホールドモード時の出力信号対の何れかを選択する第1の信号選択回路を具備したサンプルホールド部と、
複数の差動基準信号対を時分割で扱うように切り替える第2の信号選択回路と前記出力信号対と前記差動基準信号対が入力される2組の差動増幅回路を具備し、前記出力信号対と複数の前記差動基準信号対のそれぞれの差を増幅して、複数の増幅出力信号対を時分割で出力する比較演算増幅部と、
複数の前記差動基準信号対について前記比較演算増幅部から時分割で出力される各増幅出力信号対に基づき所定量ずつ位相がずれたP相の折り返された差動信号対を時分割で出力する折返し演算回路と、
前記P相の折り返された差動信号対を各別に分配する第4の信号選択回路および前記第4の信号選択回路により分配された前記P相の折り返された差動信号対を保持する保持回路を具備したサンプルホールド回路と、
前記P相の折り返された差動信号対の差をそれぞれ2値化し、各2値化データに基づいて前記差動アナログ信号対をデジタルデータに変換するデジタルデータ取得部と、
を備えた電子機器。
【図1】
【図2】
【図3】
【図4】
【図4A】
【図4B】
【図4C】
【図5】
【図5A】
【図6】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図6F】
【図7】
【図2】
【図3】
【図4】
【図4A】
【図4B】
【図4C】
【図5】
【図5A】
【図6】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図6F】
【図7】
【公開番号】特開2010−34728(P2010−34728A)
【公開日】平成22年2月12日(2010.2.12)
【国際特許分類】
【出願番号】特願2008−193097(P2008−193097)
【出願日】平成20年7月28日(2008.7.28)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成22年2月12日(2010.2.12)
【国際特許分類】
【出願日】平成20年7月28日(2008.7.28)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]