【課題】 閾値のずれを補正できるコンパレータシステムを提供する
【解決手段】 コンパレータは、一対のキャパシタを介して入力端子から入力信号を受ける一対の入力ノードと、入力信号の電圧差を示す出力信号を出力する出力ノードとを有する。第１制御回路は、コンパレータの閾値を補正する補正期間に、所定量の負荷が出力ノードに接続された状態で、出力信号の論理が反転するまで一対の入力ノードに設定するコモン電圧を変更し、出力信号の論理が反転するときのコモン電圧の値を求め、求めたコモン電圧を補正期間後の通常動作期間に使用する。第２制御回路は、出力ノードに接続される負荷の量を設定する。第３制御回路は、補正期間に、所定量の負荷が出力ノードに接続されているときのコンパレータの標準の閾値の変動量に対応する電圧差を有する第１電圧および第２電圧を入力端子にそれぞれ供給する。 （もっと読む）

【課題】ノイズの伝搬をより抑制することが可能なシュミット回路を提供する。
【解決手段】シュミット回路１００は、入力信号が入力され、しきい値電圧を可変可能な入力論理回路と、前記入力論理回路の出力信号が入力され、第１のしきい値電圧を有する第１の論理回路Ｃ１と、前記入力論理回路の出力信号が入力され、前記第１のしきい値電圧より小さい電圧である第２のしきい値電圧を有する第２の論理回路Ｃ２と、前記第１の論理回路Ｃ１の出力信号及び前記第２の論理回路Ｃ２の出力信号に応じて、前記入力論理回路のしきい値電圧を調整する可変抵抗回路Ｒ１、Ｒ２と、前記入力信号の電位が前記第１のしきい値電圧と前記第２のしきい値電圧との間の場合はフローティングされたフローティング電位を出力し、前記入力信号の電位が前記第１のしきい値電圧以上若しくは前記第２のしきい値電圧以下の場合は固定電位を出力する第３の論理回路Ｃ３と、を備える。 （もっと読む）

【課題】車両側から車載機器に入力される二値信号の高レベル／低レベルの電位が未知の場合であっても、前記二値信号の２つの状態を正しく弁別し、高レベル及び低レベルの状態に応じてパルス状に変化する出力側二値信号を生成する。
【解決手段】入力側二値信号ＳＧ１の波形のアナログレベルをデジタル情報に変換して入力し、このデジタル情報から第１のレベル（高レベル）と第２のレベル（低レベル）とを検出し、前記第１のレベル及び第２のレベルに基づいて少なくとも１つの閾値を決定し、前記閾値に応じて基準レベル生成部の状態を自動的に調整するマイクロコンピュータ１１と、前記基準レベル生成部に配置され前記マイクロコンピュータ１１からのデジタル制御入力に従って抵抗値が決定される少なくとも１つのデジタルポテンショメータ１６、１７とを備える。 （もっと読む）

【課題】Ｔｒ．補間型比較器列を構成要素とし、プリアンプ列が出力する複数の差電圧を補間しつつＡＤ変換するＡ／Ｄ変換器において、前記Ｔｒ．補間型比較器列を構成する複数個のＴｒ．補間型比較器のオフセットをキャンセルする。
【解決手段】複数の抵抗Ｒ１〜Ｒｍは複数の参照電圧を発生する。複数のサブ抵抗Ｒ１１〜Ｒｍ４は、前記各参照電圧を更に分解する複数のサブ参照電圧を発生させる。キャリブレーション期間では、キャリブレーション対象となるＴｒ．補間型比較器を選択すると共に、この選択されたＴｒ．補間型比較器の閾値電圧に等しいサブ参照電圧をスイッチＳＷ１１〜ＳＷｍ４により選択し、この選択したサブ参照電圧をスイッチＳＷＡＩＮ１、ＳＷＡＩＮ２によりアナログ入力信号ＡＩＮに代えてプリアンプ列１０２の各プリアンプＡ１〜Ａｍに入力し、この状態でキャリブレーションを行う。 （もっと読む）

【課題】電圧範囲判断回路を提供すること。
【解決手段】電圧範囲判断回路は対象電圧生成部、選択電圧生成部、比較電圧選択部及び出力信号生成部を含む。対象電圧生成部は、入力電圧に基づいて対象電圧を生成する。選択電圧生成部は、基準電圧に基づいて第１〜第２選択電圧を生成する。比較電圧選択部は、出力信号に基づいて、第１〜第２選択電圧の中で１つを選択して比較電圧に出力する。出力信号生成部は、対象電圧と比較電圧を比べて出力信号を生成する。電圧範囲判断回路は外部ノイズが流入する場合も入力電圧の電圧範囲を正確に判断することができる。 （もっと読む）

【課題】入力信号からシリアル信号に重畳されたクロックパルスや同期パルスを分離するための閾値電圧を動的に調整することにより、調整の煩雑さを回避することができるパルス分離回路を提供すること。
【解決手段】シリアル信号８１にクロックパルス８０が重畳された入力信号Ｓｉｇ１と閾値電圧Ｖｔｈとを比較し、当該比較結果を出力するコンパレータ２と、入力信号Ｓｉｇ１からクロックパルス又は同期パルスを分離可能となる電圧値の電圧を閾値電圧Ｖｔｈとして出力する閾値電圧調整回路３とを備え、閾値電圧調整回路３は、コンパレータ２の出力に応じて閾値電圧Ｖｔｈの昇降を行うようにした。 （もっと読む）

【課題】記憶部に保持された設定値に基づいた所定の処理を実行する本体部を備えた制御機器であって、特に前記記憶部に保持する設定値を簡易に変更し得る機能を備えた制御機器を提供する。
【解決手段】記憶部が保持した設定値Ｔに基づいた所定の処理（例えば比較処理）を実行する本体部と、外部から与えられる第１の制御信号Ａを入力して前記設定値Ｔを、例えば一定値αずつプラス方向に変更する第１の設定値変更入力部と、外部から与えられる第２の制御信号Ｂを入力して前記設定値Ｔを、例えば一定値βずつマイナス方向に変更する第２の設定値変更入力部とを備える。 （もっと読む）

【課題】 直前の数サイクルに依存して波形が劣化する信号に対して正しく受信することができない。
【解決手段】 本発明の受信回路１０は、入力信号を基準電圧と比較して比較結果をハイレベル又はローレベルで出力する比較回路１２と、比較回路１２の出力レベルを次の１サイクル間保持する第１の記憶回路１３と、第１の記憶回路１３の出力レベルを次の１サイクル間保持する第２の記憶回路１４と、第１の記憶回路１３と第２の記憶回路１４の出力レベルに応じて前記基準電圧のレベルをサイクル毎に制御する電圧制御回路１１を有する。 （もっと読む）

【課題】判定時間を短くしたコンパレータ回路と，それを有するＡＤＣを提供する。
【解決手段】コンパレータ回路は，入力信号が判定値より大きいか小さいかを示す判定信号を出力する。そして，コンパレータ回路は，入力信号と第１の比較値とを比較し判定結果を有する第１の判定信号を生成する第１のコンパレータと，入力信号と，第１の比較値と異なる第２の比較値とを比較し判定結果を有する第２の判定信号を生成する第２のコンパレータと，第１及び第２の判定信号のうちいずれが先に生成されたかを検出し，先に生成された信号を選択して判定信号として出力する出力選択回路とを有する。 （もっと読む）

【課題】比較演算増幅回路やＡＤ変換回路において、回路規模や消費電力のさらなる低減を図る。
【解決手段】サンプルホールド回路５０３では、複数のサンプルホールド回路と信号選択回路により、ＡＤ変換対象の差動アナログ信号対について、ホールドモード時の出力信号対を時分割で出力するようにする。フォールディング方式を採らないＡＤ変換においては、比較演算増幅回路５０１は、時分割で供給される複数の出力信号対について、信号選択回路により複数の差動基準信号対を時分割で扱うように切り替えながら、各出力信号対と各差動基準信号対の差を各差動増幅回路で増幅することで複数の増幅出力信号対を時分割で出力するようにする。デジタルデータ取得部６は、時分割で供給される複数の増幅出力信号対の差をそれぞれ２値化することでデジタルデータを取得する。 （もっと読む）

【課題】入力信号に対する検出閾値の変更を入力信号の増幅により相対的に実現する信号レベル検出回路は、入力信号の増幅に用いる可変ゲインアンプを要するため、回路規模が大きくなり、また消費電力が増加する。
【解決手段】抵抗分圧回路５４ｘ，５４ｙはそれぞれ、入力信号レベルＡに応じた差の差動信号を構成する電位Ｖ_Ｘ１，Ｖ_Ｙ１を入力され、Ｖ_Ｘ１，Ｖ_Ｙ１から接地電位までの電位範囲を分圧して複数のＶ_Ｘ，Ｖ_Ｙを生成する。選択回路５６は、Ｖ_Ｘ，Ｖ_Ｙの組み合わせのいずれかを選択する。コンパレータ５８は選択されたＶ_Ｘ，Ｖ_Ｙの大小を比較し、検出閾値に対するＡの高低を判定する。Ｖ_Ｘ，Ｖ_Ｙの各組は、Ａの変化に対して大小関係が反転する交換点を有し、また、組毎の交換点は、Ａの異なる位置に存在するように設定される。選択回路５６により選択されるＶ_Ｘ，Ｖ_Ｙの組に応じて検出閾値が変更される。 （もっと読む）

【課題】フォールデッドカスコード接続の差動増幅段を有するコンパレータにおいて、オフセットの温度依存性を減らし検出精度を向上させる。
【解決手段】ソース共通接続された一対の差動ＭＯＳトランジスタを有する差動入力段（１１）と、差動ＭＯＳトランジスタのドレイン端子にフォールデッドカスコード接続されたカスコード段（１２）と、差動入力段とカスコード段に共通に接続された電流回路（Mn11〜Mn13,Mn21〜Mn23）と、カスコード段の出力ノードに接続された出力段（１３）とを備えたコンパレータ回路において、前記電流回路は、カスコード段のＭＯＳトランジスタのキャリア移動度の温度特性に起因する動作点の変動をキャンセルするような温度特性を付与された電流を流すように構成した。 （もっと読む）

【解決手段】並列のターミネーション無しに、広いレンジの参照電圧Ｖref及び広帯域周波数インターフェースをサポートするように構成された疑似差動入力受信機が、本明細書で述べられる。本明細書で述べられた疑似差動受信機の実装は、面積、電力、及び性能の点で非常に効果的である。広周波数帯域のＶref調整可能な入力受信機が、本明細書で述べられる。受信機は、Ｖref＝０Ｖで従来のＣＭＯＳ受信機と同様に機能させるため、Ｖref監視ＰＭＯＳヘルパーＦＥＴまたはイネーブルスタックＰＭＯＳヘルパーＦＥＴと共に構成され得る。受信機はまた、Ｖrefベース入力受信機が、Ｖref＝（０．５〜０．７）Ｖddにおいてバイアス電流とトリップポイントにつきプログラム可能に動作させるため、Ｖref監視ＮＭＯＳヘルパーＦＥＴと共に構成され得る。 （もっと読む）

【課題】復調信号の最初のパルスから確実にデータを復元することが可能なデータスライ
ス回路を提供する。
【解決手段】データスライス回路３は、レベルシフト回路５と基準電圧生成回路６とコン
パレータ７とにより構成されている。レベルシフト回路５は、入力信号ＳＩの電圧レベル
を一定電圧レベルだけシフトしたレベルシフト電圧ＳＬを生成し、基準電圧生成回路６は
、入力信号のピーク電圧及びボトム電圧を分圧した基準電圧ＳＢを生成する。コンパレー
タ７は、レベルシフト電圧ＳＬと基準電圧ＳＢとを比較した結果を出力する。 （もっと読む）

【課題】検出閾値電圧を任意の値に設定でき、出力に含まれるオフセット信号成分の影響を低減し、高精度な検出を行う信号検出回路を提供する。
【解決手段】増幅器２と、増幅器２に第１の期間と第２の期間とで極性が逆になるように切り替えて信号を与えるスイッチ部１と、端子２ａと接続されたキャパシタ３と、端子２ｂと接続されたキャパシタ４と、キャパシタ４に接続されたスイッチＳ１と、キャパシタ３及びスイッチＳ１と接続された比較器５と、出力端子５ｃと反転入力端子５ｂとの間に接続されたスイッチＳ３と、端子４ｂと接続されたスイッチＳ２と、非反転入力端子５ａに接続されたスイッチＳ４と、スイッチＳ２とスイッチＳ４との間に接続された閾値電圧源Ｖｒｅｆと、を備え、第１の期間はスイッチＳ１がオフ、スイッチＳ２〜Ｓ４がオンし、第２の期間はスイッチＳ１がオン、スイッチＳ２〜Ｓ４がオフする。 （もっと読む）

【課題】オフセット電圧の補正精度の劣化を防ぐことにより、電圧比較精度の向上を図ることが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路１０１は、第１の入力電圧を第１のスイッチＳ０Ｐを介して受け、第２の入力電圧を第２のスイッチＳ０Ｎを介して受ける差動増幅回路Ａ１と、第１のキャパシタＣ１Ｐを介して差動増幅回路Ａ１の第１出力端子から受けた電圧および第２のキャパシタＣ１Ｎを介して差動増幅回路Ａ１の第２出力端子から受けた電圧に基づいて第１の入力電圧および第２の入力電圧の比較結果を表わすデジタル信号を出力するラッチ回路Ｕ１と、第１のキャパシタＣ１Ｐの第２端子に結合される第１端子、および第２のキャパシタＣ１Ｎの第２端子に結合される第２端子を有する第３のキャパシタＣＺ１とを備える。 （もっと読む）

【課題】たとえば非接触形ＩＣカードの読取信号などのように、クロック信号に２値信号が重畳しており、しかもノイズが混入するような入力信号を適切に処理するための信号処理回路構成を簡単化する。
【解決手段】逆並列接続のダイオードＤ1 、Ｄ2 を介して入力信号Ｓ1 を非反転入力端子に入力させる比較器１１と、非反転入力端子に接続する片端接地のコンデンサＣとを設け、比較器１１の反転入力端子には、入力信号Ｓ1 を分岐入力させる。 （もっと読む）

【課題】入力信号の論理レベルを正確に判定することが可能なレベル判定回路を提供する。
【解決手段】ＤＲＡＭ２の入力回路１４は、入力信号ＶＩの電位と参照電位ＶＲＤとの電位差を増幅する差動増幅回路２０と、差動増幅回路２０の出力信号の反転信号を出力するインバータ２６と、前サイクルの出力信号を保持するラッチ回路２９と、ラッチ回路２９の出力信号ＶＯＰに従って参照電位ＶＲＤを切換えるための抵抗素子３４，３５とを含む。したがって、前サイクルの入力信号ＶＩの論理レベルに応じて参照電位ＶＲＤを切換えるので、入力信号ＶＩの論理レベルを正確に判定することができる。 （もっと読む）

【課題】入力信号を二値化するための二値化回路及び二値化方法に関し、ノイズに対して適切な二値化が行なえる二値化回路及び二値化方法を提供することを目的とする。
【解決手段】本発明は、入力信号を二値化する二値化回路であって、入力信号を微分し、全波整流した波形に整形する波形整形回路（１１１、１１２）と、波形整形回路（１１１、１１２）で整形された信号の最大値をホールドするホールド回路（１１３）と、ホールド回路（１１３）にホールドされた最大値に応じて閾値を生成する閾値生成回路（１１４）と、波形整形回路（１１１、１１２）で整形された信号と閾値生成回路（１１４）で生成された閾値とを比較する比較回路（１１５）と、比較回路（１１５）の比較結果に応じて入力信号を二値化した信号を生成する出力回路（１１６）とを有することを特徴とする。 （もっと読む）

【課題】 ＣＭＯＳインバータは製造ばらつきによって閾値電圧が大きく変動するため、レーザートリミングにより閾値電圧の変動を抑えていたが、特殊なプロセスが必要で製造工程が煩雑になっていた。
【解決手段】 ＣＭＯＳインバータ１と、基準電圧発生手段５と、外部入力信号と基準電圧とを切り換える入力信号切換スイッチ６と、ＣＭＯＳインバータ１の一方と並列に接続され、各オン・オフ切換スイッチ４（ｎ−１）によりオン・オフが切り換えられる補正用トランジスタ群３と、オン・オフ切換スイッチを制御する補正スイッチング制御手段７とを備えた電圧比較回路であって、補正スイッチング制御手段は、基準電圧がＣＭＯＳインバータへ接続されているときに、ＣＭＯＳインバータの出力信号に応じて、基準電圧とＣＭＯＳインバータの閾値電圧とを逐次比較する逐次比較部と、該比較結果に基づきオン・オフ切換スイッチの切換を行う切換補正部とを有する。 （もっと読む）