【課題】分割抵抗回路で消費される消費電力を低減することが可能な半導体装置を提供する。
【解決手段】半導体装置は、抵抗分割回路で抵抗分割された分割電圧を受けるための入力端子と、入力端子から供給される分割電圧と、所定の基準電圧と、の電圧差を検出する検出回路と、外部から入力信号を受けるための信号入力端子と、分割電圧と入力信号の電圧を比較するカレントミラー回路と、を備え、カレントミラー回路は、検出回路が検出した電位差に応じて、カレントミラー回路に入力される分割電圧を実効的に補正する電位補正回路と、を含む。 （もっと読む）

【課題】比較器に対して最適な同相電圧を与えることによって、動作速度の向上を図る。
【解決手段】比較器１と、前記比較器の応答速度を判定する判定器２と、前記判定器の判定結果に従って、前記比較器の応答速度の遅延を低減するように、前記比較器の複数の入力における同相電圧を制御する電圧制御器３と、を有し、電圧比較回路１００は、電圧比較器（比較器）１，判定器２および電圧制御器３を有する。比較器１は、差動の入力信号Ｖip，Ｖimの高低を比較し、判定器２は、比較器１の動作の遅速を判定して電圧制御器３を制御し、電圧制御器３は、判定器２の出力に従って、入力信号Ｖip，Ｖimの同相電圧（コモン電圧）を制御する。なお、クロック発生器２００は、電圧比較回路１００における比較器１および判定器２に対するクロックを発生する。 （もっと読む）

【課題】ローレベル出力電圧を０Ｖ、あるいは所望の電圧に精度よく設定でき、温度変化やプルアップ抵抗の抵抗値の変化によるローレベル出力電圧の変動が小さいコンパレータ回路を提供する。
【解決手段】オープンドレイン型またはオープンコレクタ型のコンパレータ２と、一端がコンパレータ２の出力端子５に電気的に接続され、他端が正電源Ｖ₊₂に電気的に接続されるプルアップ抵抗ＲＬと、反転入力端子１１がコンパレータ２の出力端子５に電気的に接続され、出力端子１２がコンパレータ２の出力段トランジスタ８のソース端子またはエミッタ端子に電気的に接続された反転増幅器１０と、を備えたものである。 （もっと読む）

【課題】回路の誤作動を防止することができる信号中継回路、信号中継装置及び信号中継方法を提供すること
【解決手段】本発明にかかる信号中継回路は、２つの入力信号の電圧差に基づいて差動信号を生成する差動信号受信回路４１と、差動信号受信回路４１に入力される２つの入力信号の電圧差の有無を検出する電圧差検出回路４２と、電圧差検出回路４２により電圧差が検出されない場合には、所定の値を有する信号を出力し、電圧差検出回路４２により電圧差が検出される場合には、差動信号受信回路４１により生成された差動信号を出力する差動信号出力回路４３と、を備えるものである。 （もっと読む）

【課題】比較器及びそれを備えるＡ／Ｄ変換器において、従来の比較器で存在する極性の異なる２つのクロック信号間のタイミングずれの問題を解消し、且つ、低電力動作を可能にする。
【解決手段】第１及び第２入力電圧信号、並びに、クロック信号が入力され、クロック信号に基づいて動作し、第１及び第２入力電圧信号の値にそれぞれ対応し且つ増幅された第１及び第２出力電圧信号を出力する差動増幅回路部と、第１及び第２出力電圧信号に基づいて動作し、第１及び第２入力電圧信号の比較結果を保持し且つ出力する差動ラッチ回路部とを備える比較器、及び、それを複数備えるＡ／Ｄ変換器を提供する。 （もっと読む）

【課題】 直前の数サイクルに依存して波形が劣化する信号に対して正しく受信することができない。
【解決手段】 本発明の受信回路１０は、入力信号を基準電圧と比較して比較結果をハイレベル又はローレベルで出力する比較回路１２と、比較回路１２の出力レベルを次の１サイクル間保持する第１の記憶回路１３と、第１の記憶回路１３の出力レベルを次の１サイクル間保持する第２の記憶回路１４と、第１の記憶回路１３と第２の記憶回路１４の出力レベルに応じて前記基準電圧のレベルをサイクル毎に制御する電圧制御回路１１を有する。 （もっと読む）

【課題】低電源電圧駆動、低消費電流、高速動作を実現することが可能なコンパレータを提供することを目的とする。
【解決手段】コンパレータの有するカレントミラー回路を、直列に接続された２つのトランジスタから構成される２組の回路により構成し、直列に接続された２つのトランジスタのうち電源側又は接地側に接続されたトランジスタのゲート長を、直列に接続された２つのトランジスタのうち他方のトランジスタのゲート長よりも長くする。 （もっと読む）

【課題】差動信号出力回路の差動出力電圧に係るコモン電圧の調整に適用でき、この場合に、差動出力回路の消費電力や占有面積の低減化に寄与できる上に、差動出力回路毎に独立してコモン電圧の調整に寄与できる演算比較器を提供することである。また、この演算比較器を使用した差動信号出力回路を提供することである。
【解決手段】この発明は、定電流を供給する定電流源回路１０４と、この定電流源回路１０４により駆動される負荷回路１０２、１０３と、カレントミラー回路１０１とを備える。負荷回路１０２、１０３は、ＭＯＳトランジスタＮ１０２〜Ｎ１０５から構成され、ＭＯＳトランジスタＮ１０２、Ｎ１０３のゲート端子に所定の基準電圧を供給し、ＭＯＳトランジスタＮ１０４、Ｎ１０５のゲートには差動出力回路の差動出力信号を構成する信号電圧をそれぞれ供給するようにした。 （もっと読む）

【課題】オフセット電圧の補正精度の劣化を防ぐことにより、電圧比較精度の向上を図ることが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路１０１は、第１の入力電圧を第１のスイッチＳ０Ｐを介して受け、第２の入力電圧を第２のスイッチＳ０Ｎを介して受ける差動増幅回路Ａ１と、第１のキャパシタＣ１Ｐを介して差動増幅回路Ａ１の第１出力端子から受けた電圧および第２のキャパシタＣ１Ｎを介して差動増幅回路Ａ１の第２出力端子から受けた電圧に基づいて第１の入力電圧および第２の入力電圧の比較結果を表わすデジタル信号を出力するラッチ回路Ｕ１と、第１のキャパシタＣ１Ｐの第２端子に結合される第１端子、および第２のキャパシタＣ１Ｎの第２端子に結合される第２端子を有する第３のキャパシタＣＺ１とを備える。 （もっと読む）

【課題】従来の差動比較器では、入力電圧範囲が狭く、コモン電圧の電圧レベルによっては差動比較器が動作しない問題があった。
【解決手段】本発明にかかる差動比較器は、差動入力信号に基づき、ノード２及びノード３から電流を出力する第１の差動対１１と、第１の差動対１１を構成するトランジスタと同じ導電型であって、第１の差動対１１を構成するトランジスタよりも低い閾値電圧を有するトランジスタによって構成され、差動入力信号に基づきノード４及びノード６から電流を出力する第２の差動対１２と、ノード２とノード５とから出力される信号のうち少なくとも一方の信号に基づき第１の増幅信号を生成し、ノード３とノード６とから出力される信号のうち少なくとも一方の信号に基づき第２の増幅信号を生成する出力合成回路１３とを有することを特徴とするものである。 （もっと読む）

【課題】外部の測定装置を必要とすることなく、差動信号の振幅を自動的に調整することが可能な差動信号振幅の自動調整回路を提供する。
【解決手段】差動信号振幅の自動調整回路１００は、差動信号を送信する差動信号トランシーバ１と、差動信号の振幅を設定するための複数の設定値が格納された振幅設定レジスタ２と、差動信号の振幅を制御する振幅コントロール回路３と、テスト用パターンを出力するパターン生成回路４と、マルチプレックサ５と、スケルチ判定レシーバ６と、テスト用ループバック回路７と、スケルチ信号の変化の期待値を格納するスケルチ変化検出期待値メモリ８と、スケルチ信号の変化をカウントするスケルチ変化検出カウンタ９と、期待値とカウント値とを比較し、その差分値を出力する比較回路１０と、この差分値を格納する比較結果メモリ１１と、コントローラ１２と、を備える。 （もっと読む）

【課題】信号伝送を行う回路において、大きなコモンモード電圧の除去を図る。
【解決手段】複数の信号線ＳＬ０，ＳＬ１と、該信号線に接続された容量Ｃ１１，Ｃ１２および該容量の接続を制御するスイッチＳＷ１１〜ＳＷ１６を有する容量ネットワークと、を備えたレシーバであって、前記複数の信号線が持つコモンモード電圧の成分を含む容量ノードの少なくとも１つを特定の電圧値Ｖrefに保たれたノードに接続して該信号線が持つコモンモード電圧を除去するコモンモード電圧除去手段を備えるように構成する。 （もっと読む）

【課題】入力電圧の比較可能レベルを広げ、かつ比較レベルによる判定時間の変動、入力からみた出力に対する比較精度の変動を抑えられるコンパレータ回路の提供。
【解決手段】第１差動増幅回路１１は、入力電圧Ｖin＋、Ｖin−の差に応じた電流を出力する。ソースフォロワ回路１８は、入力電圧Ｖin＋、Ｖin−を電圧ＳＶ＋、ＳＶ−にレベルシフトする。第２差動増幅回路１２は、その電圧ＳＶ＋、ＳＶ−の差に応じた電流を出力する。受け渡し回路１６は、入力電圧Ｖin＋、Ｖin−の動作コモン電位レベルに応じて第１差動増幅回路１と第２差動増幅回路２の動作を切り替える。電流電圧変換回路１５は、第１差動増幅回路１１の出力電流と第２差動増幅回路１２の出力電流とを加算し、その加算に応じた出力電圧Ｖout を出力する。 （もっと読む）

【課題】 動作速度を高速化させても誤動作を生じないヒステリシスコンパレータを提供する。
【解決手段】 入力電圧Ｖａと基準電圧Ｖｂを比較するコンパレータ４と、第１定電流Ｉ１を生成し、入力電圧Ｖａが基準電圧Ｖｂよりも小さい場合には基準電圧Ｖｂを維持し、入力電圧Ｖａが基準電圧Ｖｂを超えた場合に第１定電流Ｉ１に応じて基準電圧Ｖｂを減少させるヒステリシス回路５と、入力電圧Ｖａが基準電圧Ｖｂを超えてから一定期間において第１定電流Ｉ１に電流を付加する電流供給回路６とを備える。 （もっと読む）

【課題】 復調信号に直流電位オフセットが生じても、ベースバンド信号を正しく再生できるディジタル信号受信回路を提供する。
【解決手段】 遅延ピーク検出部１３によって、ピーク検出部１１よりも遅れたタイミングで入力信号ＩＮのピークレベルを検出し、遅延ピークレベルＤＰＬとピークレベルＰＬとのピーク差ＰＬＤをピーク差分検出部１５で検出する。リセット部１７では、ピークレベルＰＬとボトムレベルＢＬのレベル差が入力信号ＩＮの振幅に対応する所定値を越え、かつピーク差ＰＬＤが許容ピーク差ＰＬＭを越えたときに、ボトム検出部１２に対するリセット信号ＢＲＳを出力する。これにより、ボトム検出部１２から出力されるボトムレベルＢＬは、最新の入力信号ＩＮに基づいたボトムレベルに置き換えられる。 （もっと読む）

【課題】 簡単な構成でしきい値を容易に収束させることができるコンパレータを提供し、またそのコンパレータを用いる信号処理装置および方法を提供する。
【解決手段】 センサ入力が時刻ｔ１０でしきい値のハイレベル側からローレベル側に変化すると、しきい値はハイレベル側に遷移する。センサ入力がしきい値をローレベル側に越えた瞬間に、しきい値を反転しにくい方であるハイレベル側へずらすので、時刻ｔ１０の直後にノイズが重畳されても、誤反転しにくくすることができる。センサ入力がローレベル側からハイレベル側に変化の方向を逆転する前に、しきい値が漸次設定値に近付くように、しきい値を段階的に変化させる。しきい値の有効ビット数を少なくするような場合、しきい値が設定値に達しなくても、変化量が０になってしまう。そこで、強制的にしきい値を設定値に収束させる。 （もっと読む）

【課題】
本発明の目的は、感度調整回路を備えたコンパレータおよびこのコンパレータ有
したデータ通信装置を提供することである。
【解決手段】
本発明においては、ＣＭＯＳトランジスタで構成され、マイクロコンピュータに
よりオフセット（感度）制御可能なコンパレータ（差動増幅アンプ）が実現される
。この感度調整回路を備えたコンパレータを備えることにより、コストおよび回路
面積を増やすことなく感度の高いデータ通信装置が実現できる。そして、このデー
タ通信装置を使用することにより、より遠距離に位置する電波源からの電波受信をすることができる。また、アンプ感度調整回路を任意の感度に調整することによっ
て、特定の通信距離範囲に渡って配置される電波源との間で常に安定した通信が確
保されると共に、無用なノイズに対する感度を落として良質な通信を維持できる。 （もっと読む）

【課題】 高速信号に対応し、精度良く差動信号の検出が可能であり、回路のレイアウト面積を縮小し、消費電力を低減することができる。
【解決手段】 本発明による信号検出回路は、２つある差動比較回路の一方にオフセット調整回路抵抗Ｒｂ１を持たせ、一方の差動比較回路からの差動出力信号にオフセット電圧Ｖｏｆｆを与え、２つの差動比較回路の逆相出力によって形成される差動出力信号を差動排他的論理和回路ＥＯＲ３へ入力し、排他的論理和を出力して、オフセット調整回路抵抗Ｒｂ１で設定したレベル以上の差動入力信号を検出する。 （もっと読む）

【課題】
小面積で集積可能なダイオード回路を形成することは困難であった。
【解決手段】
本発明のダイオード回路は、ソースが第１の入力端子に接続された第１のＭＯＳトランジスタと、ソースが第２の入力端子に接続され、ゲートおよびドレインが前記第１のＭＯＳトランジスタのゲートに接続された第２のＭＯＳトランジスタ、および前記第１のＭＯＳトランジスタのドレインに接続された第１の抵抗性負荷を有する差動回路と、前記差動回路の出力に基づいて導通状態が制御される第３のＭＯＳトランジスタとを有している。 （もっと読む）