【課題】回路面積、消費電力を低減するとともに、正しい電圧比較が可能な電圧比較回路を提供する。
【解決手段】抵抗ストリング１０は、直列に接続された複数の抵抗の接続点に設けられた各タップに電圧を発生する。セレクタ１２は、複数のスイッチを含み、ひとつのスイッチがオンした状態において、当該スイッチが接続されるタップの電圧を出力する。コンパレータ１４は、入力電圧Ｖ_ＩＮをセレクタ１２の出力電圧と比較する。メモリ１６＿ｉは、それぞれがしきい値電圧Ｖ_ＴＨｉごとに設けられ、書き込み信号ＷＲＩＴＥｉに応答してコンパレータ１４の出力Ｓ_ＣＭＰを格納して検出信号Ｓｉを生成する。シーケンサ２０は、Ｎ個のメモリ１６＿１〜１６＿Ｎからの検出信号Ｓ１〜ＳＮを受け、セレクタ１２の複数のスイッチを制御するとともに、書き込み信号を生成する。 （もっと読む）

【課題】簡易な構成でヒシテリシス特性を付与する。
【解決手段】ヒシテリシス装置１０００は、複数の閾値に対応するオフセット電圧を入力信号Ｖｉｎに付加した調整信号Ｖｘを出力する入力信号調整部３００と、調整信号Ｖｘに基づいて２値化した第１信号１０ａを出力するコンパレータ１０と、入力信号調整部３００を制御して複数の閾値ごとにオフセット電圧を切り替えるとともに、オフセット電圧の切り換えごとに第１信号１０ａを取得し、複数の閾値に対応する第１信号１０ａと前回の出力信号ＤＥＴとに基づいて今回の出力信号ＤＥＴを生成する判定部２００とを備える。 （もっと読む）

【課題】電圧範囲判断回路を提供すること。
【解決手段】電圧範囲判断回路は対象電圧生成部、選択電圧生成部、比較電圧選択部及び出力信号生成部を含む。対象電圧生成部は、入力電圧に基づいて対象電圧を生成する。選択電圧生成部は、基準電圧に基づいて第１〜第２選択電圧を生成する。比較電圧選択部は、出力信号に基づいて、第１〜第２選択電圧の中で１つを選択して比較電圧に出力する。出力信号生成部は、対象電圧と比較電圧を比べて出力信号を生成する。電圧範囲判断回路は外部ノイズが流入する場合も入力電圧の電圧範囲を正確に判断することができる。 （もっと読む）

【課題】ヒステリシス幅を設定できる比較回路、集積回路装置及び電子機器等を提供すること。
【解決手段】比較回路は、第１の入力端子に入力信号ＳＩＮが入力され、第２の入力端子に比較用の基準電圧ＶＲが入力されるコンパレーター１０と、コンパレーター１０の出力信号ＳＱをモニターする制御部２０と、制御部２０からのしきい値電圧制御信号ＳＶＴが入力される電圧生成回路３０とを含み、電圧生成回路３０は、コンパレーター１０の出力信号ＳＱの電圧レベルが第１のレベルである場合には、基準電圧ＶＲとして、ヒステリシス幅を規定する高電位側しきい値電圧又は低電位側しきい値電圧のいずれか一方である第１のしきい値電圧を出力し、出力信号ＳＱの電圧レベルが第２のレベルである場合には、基準電圧ＶＲとして、高電位側しきい値電圧又は低電位側しきい値電圧の他方である第２のしきい値電圧を出力する。 （もっと読む）

【課題】入力信号に対する検出閾値の変更を入力信号の増幅により相対的に実現する信号レベル検出回路は、入力信号の増幅に用いる可変ゲインアンプを要するため、回路規模が大きくなり、また消費電力が増加する。
【解決手段】抵抗分圧回路５４ｘ，５４ｙはそれぞれ、入力信号レベルＡに応じた差の差動信号を構成する電位Ｖ_Ｘ１，Ｖ_Ｙ１を入力され、Ｖ_Ｘ１，Ｖ_Ｙ１から接地電位までの電位範囲を分圧して複数のＶ_Ｘ，Ｖ_Ｙを生成する。選択回路５６は、Ｖ_Ｘ，Ｖ_Ｙの組み合わせのいずれかを選択する。コンパレータ５８は選択されたＶ_Ｘ，Ｖ_Ｙの大小を比較し、検出閾値に対するＡの高低を判定する。Ｖ_Ｘ，Ｖ_Ｙの各組は、Ａの変化に対して大小関係が反転する交換点を有し、また、組毎の交換点は、Ａの異なる位置に存在するように設定される。選択回路５６により選択されるＶ_Ｘ，Ｖ_Ｙの組に応じて検出閾値が変更される。 （もっと読む）

【課題】追加的な製造プロセスを不要としながら一定且つ任意のクランプ電圧を設定できる。
【解決手段】信号入力線６の電圧が参照電圧ＶＨよりも低い場合、信号ＳｃがＬレベル、スイッチ回路１６がオフ、スイッチ回路１７がオンとなり、ＦＥＴ１４、１５がオフする。信号入力線６の電圧が参照電圧ＶＨ以上になると、信号ＳｃがＨレベル、スイッチ回路１６がオン、スイッチ回路１７がオフとなり、クランプ回路４が動作可能となる。入力電圧がさらに上昇してクランプ電圧ＶCL以上になると、ＦＥＴ１３がオンとなり、抵抗１１、端子１ａ、抵抗１２を介してＦＥＴ１３、１４に電流が流れ、それに応じてＦＥＴ１５に電流が流れてクランプ動作する。 （もっと読む）

【課題】向上されたループ安定度とより早いロッキング率を有する適応的位相同期ループを含む半導体装置を公開する。
【解決手段】本発明の実施形態では、ループの安定度のために第２電荷ポンプを用いない方法として具現されていて、結果的に、本発明の位相同期ループはより小さいチップダイ（ｃｈｉｐ ｄｉｅ）面積を占める。本発明の他の実施形態では、複数の電荷ポンプが用いられて、従来技術に比べてより向上されたロッキング（ｌｏｃｋｉｎｇ）応答時間を得ることができる。 （もっと読む）

【課題】双方向信号を使用するデバイス間において、信号の方向、両デバイスの信号同時出力による衝突、両デバイスとも出力のない状態等を検出する。
【解決手段】デバイス１Ａとデバイス１Ｂ間の双方向信号の方向検出動作時、アナログスイッチ１１のＡ点はＤ点に接続され、Ｂ点はＣ点に接続される。制御回路１３は、レベル検出回路１２−１、１２−２の出力信号Ｖｏｕｔ１、Ｖｏｕｔ２の立ち下がりの有無、入力信号Ｖｉｎ１、Ｖｉｎ２、出力信号Ｖｏｕｔ１、Ｖｏｕｔ２のレベルの組み合わせから、デバイス１Ａ、１ＢのポートＰＡ、ＰＢが共にドライブされている場合の双方向信号の方向、バイス１Ａ、１ＢのポートＰＡ、ＰＢが共にドライブされていない状態、デバイス１Ａ、１Ｂの信号同時出力による信号衝突、デバイス１Ａ、１Ｂが正常動作していない、のいずれかのデコード結果を出力する。 （もっと読む）

【課題】電流信号の形態におけるデータ信号を受取る複数の信号受信器に対して一定の信号検知スレッシュホールドを維持するためのキャリブレーション回路及び方法。
【解決手段】複数個の電流信号受信器に対する複数個の信号スレッシュホールドを制御するための制御回路は、所定の信号パターンを具備する入力して来る電流信号のうちの１つの値が検知され且つ使用されてデータ信号検知スレッシュホールドを制御するための信号受信器の各々に対するスレッシュホールド制御信号を発生する。 （もっと読む）

【課題】消費電力の増大を招くことなく、受動素子の数を削減しチップ占有面積を小さくして低コスト化を図ることが可能なＡＤ変換回路を提供すること。
【解決手段】ｎ次元ベクトルを表すｍ（ｎ＜ｍ＜２ｎ）個のアナログ信号のそれぞれを１ビット以上に量子化してｍ個並列の量子化信号を生成する量子化部と、このｍ個並列の量子化信号をそれぞれ復号してｍ個の復号アナログ信号を生成する復号部と、このｍ個のアナログ信号のそれぞれと上記ｍ個の復号アナログ信号のそれぞれとの差のそれぞれを定数倍してｍ個の増幅残差信号を出力する残差増幅部と、を有する変換ステージを複数縦続接続して備えた変換部と、この変換部の変換ステージそれぞれにおけるｍ個並列の量子化信号を該変換ステージの縦続位置に応じた遅延量を考慮して並列位置ごとに合成し、ｍ個並列のディジタル信号を生成する合成部とを具備する。 （もっと読む）

【課題】従来の電流電圧変換回路は、電源投入直後の初期状態に誤出力が発生する場合があった。
【解決手段】電流電圧変換回路は、入力電流に基づいて第１の電圧を生成する第１の電圧生成部と、第１の電圧生成部の入力電位と前記第１の電圧の昇圧側に所定の電圧差を有する第１の基準電圧を出力する基準電圧生成部と、前記第１の電圧と第１の電圧の降圧側に所定の電圧差を有し、前記第１の電圧の変動に対して遅延を有して変動する第２の電圧を生成する第２の電圧生成部と、前記第１の基準電圧と前記第２の電圧との大小関係に基づいて、いずれか一方を選択して第２の基準電圧を出力する第１の比較部と、前記第２の基準電圧と前記第１の電圧を比較する第２の比較部とを有する。 （もっと読む）

【課題】無駄な電流を減少させると共に入出力特性のヒステリシス幅の調整範囲を広くすることが可能なシュミットトリガ回路を提供する。
【解決手段】このシュミットトリガ回路１は、入力信号を反転して出力する第１のインバータ２と、第１のインバータ２の出力信号を反転して出力する第２のインバータ３と、入力信号及び第２のインバータ３の出力信号に基づいて、第１のインバータ２の出力ノードと高電位側の電源電位との間及び／又は第１のインバータ２の出力ノードと低電位側の電源電位との間のインピーダンスを調整するインピーダンス調整回路４とを具備する。 （もっと読む）

【課題】差動抵抗ラダーの駆動源から最大遅延を受ける中央ノードの遅延量を低減するＡＤＣを提供する。
【解決手段】差動アナログデジタルコンバータ（ＡＤＣ）は、第１及び第２の抵抗ラダーレッグ、第１及び第２の増幅器、並びに複数の比較器を備える。各抵抗ラダーレッグは、中間ノードに接続する第１の端部及び電流源に接続する第２の端部を有する二つの抵抗を含む。第１の増幅器は、入力信号の第１の相に基づく電圧を第１の抵抗ラダーレッグの中間ノードに印加する。第２の増幅器は、入力信号の第２の相に基づく電圧を第２の抵抗ラダーレッグの中間ノードに印加する。複数の比較器は各々、第１及び第２の入力を有し、第１の入力は第１の抵抗ラダーレッグの二つの抵抗のうち一方に接続し、第２の入力は第２の抵抗ラダーレッグの二つの抵抗のうち一方に接続する。 （もっと読む）

【課題】 基準電圧が入力される増幅回路内のトランジスタにおいて製造プロセスの変動に起因する閾値の変動が生じた場合に外部入力信号に対して高速な出力を得られる半導体装置を提供する。
【解決手段】半導体装置１は、外部電源電圧Ｖｃｃと接地電圧Ｖｓｓとを供給され、外部電源電圧Ｖｃｃを基に基準電圧Ｖｒｅｆを生成する基準電位発生回路２と、外部電源電圧Ｖｃｃと接地電圧Ｖｓｓとを供給され、前記基準電位発生回路２で生成される前記基準電圧Ｖｒｅｆと外部入力信号Ｖｉｎの電圧とを比較してその比較結果に応じて出力信号Ｖｏｕｔを生成する増幅回路３と、前記基準電圧Ｖｒｅｆを調節するためのデータが記憶された記憶回路４とを有する。 （もっと読む）