【課題】スイッチ回路の誤動作の発生を防止する。
【解決手段】一つの実施形態によれば、シリアル・パラレル変換回路は、第一の高電位側電源が供給され、シリアルデータ信号が入力され、パラレルデータ信号を生成する。電源回路は、第二の高電位側電源が供給され、第二の高電位側電源に基づいて第一の正電圧、第二の正電圧、及び負電圧を生成する。ドライブ回路は、第一の正電圧が電源として供給され、パラレルデータ信号が入力されるインバータと、第二の正電圧及び負電圧が電源として供給され、パラレルデータ信号及びインバータの出力信号が入力される差動型レベルシフタを含むレベルシフト回路が設けられ、第二の正電圧をハイレベルの信号としてスイッチ回路に出力し、負電圧をローレベルの信号としてスイッチ回路に出力する。 （もっと読む）

【課題】低濃度ドープのＰＭＯＳトランジスタを用いて、高電圧ストレスに耐える電圧スイッチ回路を提供する。
【解決手段】該電圧スイッチ回路は、出力回路２１０、第１の電圧降下制御回路２２０、第２の電圧降下制御回路２３０、第３の電圧降下制御回路２４０、および入力回路２５０を備えている。また、高電圧源ＨＶの電圧振幅は、基準電圧源Ｖｒｅｆの電圧振幅よりも高く、基準電圧源Ｖｒｅｆの電圧振幅は、論理電圧源ＶＤＤの電圧振幅よりも高い。 （もっと読む）

【課題】レベルシフト基準電位が下がった場合にスイッチング素子を安全且つ確実に停止できるレベルシフト回路。
【解決手段】レベルシフト電源に接続された抵抗R1にドレインが接続されソースがグランドに接続されたＭＯＳＦＥＴMN3、R1と同じ抵抗値を有しレベルシフト電源に接続された抵抗R2にドレインが接続されソースがグランドに接続されたＭＯＳＦＥＴMN4、入力信号に基づきMN3,MN4のオン／オフを制御するパルス生成回路10、MN3がオンである場合にセット信号を生成しMN4がオンである場合にリセット信号を生成する制御部MN1,MN2,R5,R6、制御部で生成されたセット信号とリセット信号とに基づき入力信号をレベルシフトした出力信号を出力しスイッチング素子Q1を動作させるフリップフロップFF1、レベルシフト基準電位が負電位に下がったことを検出してスイッチング素子を停止させるスイッチング動作停止部INV3,FF2,AD1を備える。 （もっと読む）

【課題】Ｐ型電界効果トランジスタとＮ型電界効果トランジスタとが同時にオン状態になる期間内で発生する短絡電流に起因する消費電力の増大を抑制するともに、パワー素子を高速スイッチングさせることが可能なゲート駆動回路を提供する。
【解決手段】このゲート駆動回路１１は、ＰｃｈＦＥＴ１２と、ＮｃｈＦＥＴ１３と、駆動信号が入力される入力側とＰｃｈＦＥＴ１２のゲート（Ｇ）およびＮｃｈＦＥＴ１３との間に設けられ、電源電位ＶＣＣに接続されているツェナーダイオード１４およびツェナーダイオード１５とを備え、ツェナーダイオード１４および１５は、ＰｃｈＦＥＴ１２およびＮｃｈＦＥＴ１３のゲート（Ｇ）に印加される電圧を、ＰｃｈＦＥＴ１２およびＮｃｈＦＥＴ１３のゲート（Ｇ）の閾値電圧側にシフトさせるように構成されている。 （もっと読む）

【課題】低振幅の入力信号を高速に高振幅信号に変換するレベルシフト回路を提供する。
【解決手段】第１及び第２の出力端子の一方を第１電圧レベルに設定する第１のレベルシフト回路１０と、第２の電圧端子と、前記第１及び第２の出力端子との間に接続され、前記第１及び第２の出力端子の他方を第２電圧レベルに設定する第２のレベルシフト回路２０と、第１の制御信号に基づき、第１及び第２の入力信号が第１及び第２の入力端子に入力される時点で前記第２電圧レベルとされる一つの出力端子について、前記一つの出力端子と第２の給電端子間の電流経路を、前記第１及び第２の入力信号が前記第１及び第２の入力端子に入力される時点を含む所定期間、切断し、前記所定期間の後、前記一つの出力端子と前記第２の給電端子間の電流経路の切断を解除する制御を行う手段を備え、前記第１及び第２の出力端子の出力振幅は、前記第１及び第２の入力信号の振幅よりも大きい。 （もっと読む）

【課題】双方向に導通可能なスイッチング素子に逆電流が流れた場合であってもスイッチング素子の損失を低減させることができるゲート駆動回路。
【解決手段】双方向に導通可能なスイッチング素子ＳＷと、スイッチング素子のオンオフを制御する制御部１１と、スイッチング素子に流れる電流を検出する電流検出部１２と、電流検出部によってスイッチング素子に逆方向の電流が流れたことが検出された時に、制御部によるオンオフの制御とは独立に、スイッチング素子をオン制御するゲート駆動部１３とを備える。 （もっと読む）

【課題】パワーデバイスの誤動作を防ぐ。
【解決手段】直列に接続された２つのパワーデバイスのうち高電位側のパワーデバイスを駆動制御する半導体装置であって、高電位側のパワーデバイスの導通を示す第１状態及び高電位側のパワーデバイスの非導通を示す第２状態を有する入力信号の第１，第２状態へのレベル遷移に対応して、それぞれ第１，第２のパルス信号を発生させるパルス発生回路と、第１，第２のパルス信号を高電位側へレベルシフトして、それぞれ第１，第２のレベルシフト済みパルス信号を得るレベルシフト回路と、第１，第２のレベルシフト済みパルス信号を少なくとも第１，第２のパルス信号のパルス幅分遅延させて、それぞれ第１，第２の遅延済みパルス信号を得る遅延回路と、第１の遅延済みパルス信号をセット入力から入力し、第２の遅延済みパルス信号をリセット入力から入力するＳＲ型フリップフロップとを備える。 （もっと読む）

【課題】ノイズを低減することができるインターフェース回路を提供することを課題とする。
【解決手段】インターフェース回路は、電源電圧端子が第１の電源電圧ノードに接続され、入力信号を増幅する第１のバッファ（１１１）と、第２の電源電圧ノード及び前記第１のバッファの電源電圧端子間に接続されるスイッチ（１２４）と、前記第１のバッファの入力信号がローレベルからハイレベルに立ち上がると、遅延時間経過後に前記スイッチをオフからオンに切り換える第１の制御回路（１２７）とを有する。 （もっと読む）

【課題】高周波特性を改善した半導体スイッチ及び無線機器を提供する。
【解決手段】スイッチ部と、駆動回路と、電源回路と、を備えた半導体スイッチが供給される。前記スイッチ部は、共通端子と複数の高周波端子との接続を切り替える。前記駆動回路は、端子切替信号に基づいて前記スイッチ部に制御信号を出力する。前記電源回路は、温度に応じて変化する基準電位基づいて、前記制御信号の電位であって温度制御された第１の電位を生成して前記駆動回路に出力する。 （もっと読む）

【課題】過電流や短絡発生時に絶縁ゲート型トランジスタへの遮断の遅延を抑制し、安全に絶縁ゲート型トランジスタを保護できるゲート駆動を提供する。
【解決手段】対を成すＮＰＮトランジスタ１５、ＰＮＰトランジスタ１７によるトーテムポール回路９に駆動信号が入力され、回路９の出力が絶縁ゲート型トランジスタ３のゲート３Ａに接続され、トランジスタ３のゲート３Ａの電位を下げて保護動作をする保護回路１１が備えられたゲート駆動回路１であって、トーテムポール回路９のトランジスタ１５、１７ごとに独立して設けられて駆動信号をベース１５Ａ、１７Ａに入力するベースライン２９Ａ、２９Ｂと、保護回路１１の保護動作の間、トーテムポール回路９の上アーム側のトランジスタ１５のベース電位を下げる電位強制低下回路１３と、を備える。 （もっと読む）

【課題】 ゲート−ボディ間の電圧がＭＯＳＦＥＴの耐圧以下とすることが可能な高い信頼性を有する高周波スイッチ回路を実現する。
【解決手段】 ＭＯＳＦＥＴと、前記ＭＯＳＦＥＴのゲート及びボディの電位を制御可能な制御回路を備えた高周波スイッチ回路であって、
前記制御回路はタイミング制御回路を備え、
前記タイミング制御回路は、前記高周波信号経路が接続状態から非接続状態に切り替わる時は、前記ＭＯＳＦＥＴのゲートの電位を切り替えた後にボディの電位を切り替えることが可能であり、かつ、非接続状態から接続状態に切り替わる時は、前記ＭＯＳＦＥＴのボディの電位を切り替えた後にゲートの電位を切り替えることが可能であることを特徴とする。 （もっと読む）

【課題】ハーフブリッジ回路のメインスイッチング素子が同時オンになることを確実に防止する。
【解決手段】ローサイド側の入力信号を遅延させてローサイド側遅延信号として出力する遅延回路２０と、ハイサイド側の入力信号からハイサイド側セット出力信号と予備リセット信号とを生成して出力するパルス発生回路１２と、ローサイド側の入力信号がアクティブになってからローサイド側遅延信号がアクティブになるまでの期間、又は予備リセット信号がアクティブである期間にハイサイド側リセット出力信号をアクティブにするリセット信号生成回路３０と、を備えるハーフブリッジドライバとする。 （もっと読む）

【課題】耐圧の向上が図られる半導体装置を提供する。
【解決手段】ｎ-型半導体領域には、ドレイン領域となるｎ-型の拡散領域が形成されている。ｎ-型の拡散領域の周囲を取囲むようにｐ型の拡散領域が形成されている。ｐ型の拡散領域には、ソース領域となるｎ+型の拡散領域が形成されている。ｎ-型の拡散領域の直下には、ｐ-型の埋め込み層１３が形成されている。ｎ-型の半導体領域の領域には、高電位が印加されるｎ+型の拡散領域が形成され、そのｎ+型の拡散領域の表面上には電極が形成されている。電極とドレイン電極とは、配線２０によって電気的に接続されている。配線２０の直下に位置する部分に、ｐ-埋め込み層１３に達するトレンチ３ａが形成されて、ポリシリコン膜８１が形成されている。 （もっと読む）

【課題】高耐圧回路の素子破壊を防止する際、半導体チップ面積の増大を軽減する。
【解決手段】半導体集積回路ＩＣは、高電源電圧で動作する高耐圧回路１００、２００と低電源電圧で動作する低耐圧回路３００、４００を内蔵する。入力信号Ａに応答して、高耐圧回路の第１素子５と第２素子３はオン状態とオフ状態に、低耐圧回路の第３素子７と第４素子８はオフ状態とオン状態に制御される。この状態において、高電源電圧供給端子に所定レベルのサージ電圧が供給される。この状態で、初期サージ電流が第１素子５と第２素子３の容量を介して低耐圧回路の出力端子Ｙに流入する。出力端子Ｙの電圧降下は、高耐圧回路の第２素子３のターンオン電圧に設定される。第２素子３はオフ状態からオン状態に制御されて、サージ電圧のエネルギーを吸収するサージ吸収電流が第１素子５と第２素子３に流入する。 （もっと読む）

【課題】表示装置の走査信号線の駆動回路において、走査信号線の出力波形なまりを改善し、表示品質を高めた表示装置を提供する。
【解決手段】表示装置は、複数の信号線Ｇ_ｎに対して、順に画素トランジスタを導通させる電位であるアクティブ電位を印加する駆動回路２１０を備え、前記駆動回路２１０は、前記複数の信号線のうちの一の信号線である出力信号線の一端に、より上位の前記出力信号線において出力されるアクティブ電位が入力されることに起因して、クロック信号を印加してアクティブ電位を出力させる主駆動回路２４０と、前記出力信号線の他端、及び前記クロック信号の信号線が、ソース／ドレインを介して接続されたトランジスタである補助トランジスタを含む補助駆動回路２５０と、を有する。 （もっと読む）

【課題】スイッチポート切替時間が短く、かつ低消費電力、低面積を同時に満たす高周波スイッチモジュールを提供する。
【解決手段】デコーダ３は、前記スイッチポートを切替える制御信号ＣＮＴに応答し、スイッチ７を制御するためのスイッチ制御信号ＳＷＣＮＴを生成して、スイッチ切替タイミング検出器は、スイッチ制御信号ＳＷＣＮＴに応答し、スイッチ切替え検出信号ｔ＿ｓｗを生成し、周波数制御信号生成器は、スイッチ切替え検出信号ｔ＿ｓｗに応答し、周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴを生成し、負電圧発生回路は、周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴに応答し、前記負電圧発生回路内で生成したクロック信号の周波数を２つ以上のそれぞれ異なる周波数に切替つつ、負電圧出力信号ＮＶＧ＿ＯＵＴを生成し、スイッチ７は、スイッチ制御信号ＳＷＣＮＴと前記負電圧出力信号ＮＶＧ＿ＯＵＴに応答し、複数の高周波信号ポート間の経路を切替える。 （もっと読む）

【課題】消費電力を低減させることを目的とする。
【解決手段】デジタル入力回路の分圧回路１１において、システム４からの入力信号が伝搬する信号ラインＬ１から分岐される分岐ラインＬ２にスイッチング素子２３を設け、このスイッチング素子２３をマイクロコントローラ３の動作タイミングに応じてオンオフ制御する。これにより、スイッチング素子２３がオフとされている期間において、分圧回路１１に流れる電流を遮断でき、消費電力を低減させることが可能となる。 （もっと読む）

【課題】自身の回路動作によって所望の遷移速度のパルス信号を生成可能なパルス生成回路、その生成方法、パルス生成回路を用いる走査回路、当該走査回路を用いる表示装置、及び、当該表示装置を有する電子機器を提供する。
【解決手段】２つの電源の間に直列に接続され、入力パルスの論理に応じて相補的にオン／オフ動作を行う２つのスイッチ素子を有し、パルス消滅時に所望の遷移速度のパルス信号を生成するパルス生成回路において、２つの電源のうち、入力パルスと同じ極性側の一方の電源を固定の電源電圧とし、他方の電源を複数の電源電圧間で切り換え可能とする。 （もっと読む）

【課題】パワーオン時における回路電源電圧の変化の緩急に拘らず、非動作電圧から動作電圧へ変化時にリセット信号を確実に出力するパワーオンリセット回路を提供する。
【解決手段】本発明に係るパワーオンリセット回路は、回路電源電圧を受けて充電を行う充電回路と、回路電源電圧を受けて出力電圧を出力する動作電圧設定回路と、前記充電回路の出力する充電電圧、及び、前記動作電圧設定回路の出力する出力電圧を判定して、パワーオンリセット信号を出力する電圧判定回路とを備える。 （もっと読む）

【課題】回路面積の縮小を図りつつ、待機電流をカットオフすることが可能な出力回路を提供する。
【解決手段】出力回路は、第１の電源にソースが接続された出力ｐＭＯＳトランジスタを備える。出力回路は、第１の出力ｐＭＯＳトランジスタのドレインと接地との間に接続された出力ｎＭＯＳトランジスタを備える。出力回路は、出力ｐＭＯＳトランジスタのドレインと前記出力ｎＭＯＳトランジスタのドレインとの間に接続された出力端子を備える。出力回路は、前記出力ｐＭＯＳトランジスタのオン／オフを制御するための第１のゲート制御信号を第１のゲート制御端子から出力する第１のレベルシフタ回路を備える。出力回路は、前記出力ｎＭＯＳトランジスタのオン／オフを制御するための第２のゲート制御信号を第２のゲート制御端子から出力する第２のレベルシフタ回路と、を備える。 （もっと読む）