表示装置
【課題】表示装置の走査信号線の駆動回路において、走査信号線の出力波形なまりを改善し、表示品質を高めた表示装置を提供する。
【解決手段】表示装置は、複数の信号線Ｇｎに対して、順に画素トランジスタを導通させる電位であるアクティブ電位を印加する駆動回路２１０を備え、前記駆動回路２１０は、前記複数の信号線のうちの一の信号線である出力信号線の一端に、より上位の前記出力信号線において出力されるアクティブ電位が入力されることに起因して、クロック信号を印加してアクティブ電位を出力させる主駆動回路２４０と、前記出力信号線の他端、及び前記クロック信号の信号線が、ソース／ドレインを介して接続されたトランジスタである補助トランジスタを含む補助駆動回路２５０と、を有する。
【解決手段】表示装置は、複数の信号線Ｇｎに対して、順に画素トランジスタを導通させる電位であるアクティブ電位を印加する駆動回路２１０を備え、前記駆動回路２１０は、前記複数の信号線のうちの一の信号線である出力信号線の一端に、より上位の前記出力信号線において出力されるアクティブ電位が入力されることに起因して、クロック信号を印加してアクティブ電位を出力させる主駆動回路２４０と、前記出力信号線の他端、及び前記クロック信号の信号線が、ソース／ドレインを介して接続されたトランジスタである補助トランジスタを含む補助駆動回路２５０と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
コンピュータ等の情報通信端末やテレビ受像機の表示デバイスとして、液晶表示装置が広く用いられている。また、有機ＥＬ表示装置（ＯＬＥＤ）、電界放出ディスプレイ装置（ＦＥＤ）なども、薄型の表示装置として知られている。
【０００３】
液晶表示装置は、２つの基板の間に封じ込められた液晶組成物の配向を、電界を変化させることにより変え、２つの基板と液晶組成物を通過する光の透過度合いを制御することにより画像を表示させる装置である。
【０００４】
このような液晶表示装置を含め、所定の階調値に対応する電圧を画面の各画素に印加する表示装置では、各画素に階調値に対応する電圧を印加するための画素トランジスタが配置されている。一般に、画面の１ライン分の画素トランジスタのゲートは一つの信号線（以下「走査信号線」という。）に接続され、この走査信号線は、駆動回路により、各ライン毎に順にこの画素トランジスタを導通させるアクティブ電圧を出力するように制御されている。
【０００５】
特許文献１には、走査信号線への出力特性を高めるための駆動回路の例が示されている。特許文献２には、回路規模を縮小させるための駆動回路の例が示されている。特許文献３及び特許文献４には、走査信号の波形なまりを改善するために、走査信号線の駆動回路とは反対側に補助回路（終端器）を設けた例が示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−０２０２８２号公報
【特許文献２】特開２００６−２８５２３３号公報
【特許文献３】特開２００３−３４４８２４号公報
【特許文献４】特開平１０−０３９３２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
例えば、特許文献１の図１における回路では、次段の走査信号線の出力がＨｉｇｈになるまで、走査信号線の電位をＬｏｗにするためのトランジスタＮＴ１５の機能は有効にならず、走査信号線の信号の立ち下がりが遅れ、波形なまりは実質的に残ることとなる。また、特許文献２の図３及び図４の回路では、トランジスタＲＴ３（ＬＴ３）のゲートには、クロック信号が印加されているため、長時間回路を動作させると、閾値電圧が大きくシフトし、走査信号線をＬｏｗにする機能が著しく低下する。これらの現象は、各画素に保持されるべき階調電圧に変動をきたすものであり、表示装置の表示品質を低下させる結果となる。
【０００８】
本発明は、上述の事情に鑑みてされたものであり、表示装置の走査信号線の駆動回路において、走査信号線の出力波形なまりを改善し、表示装置の表示品質を高めることを目的とする。
【課題を解決するための手段】
【０００９】
本発明の表示装置は、複数の出力信号線に対して、上位から順に画素トランジスタを導通させる電位であるアクティブ電位を印加する駆動回路を備え、前記駆動回路は、前記複数の信号線のうちの一の出力信号線の一端に、より上位の前記出力信号線において出力されるアクティブ電位が入力されることに起因して、クロック信号を印加してアクティブ電位を出力させる主駆動回路と、前記出力信号線の他端がソース及びドレインの一方に接続され、前記クロック信号の信号線がソース及びドレインの他方に接続されたトランジスタである補助トランジスタを含む補助駆動回路と、を有する、ことを特徴とする表示装置である。
【００１０】
また、本発明の表示装置において、前記出力信号線は、前記補助トランジスタのソース又はドレインの一方と、ゲートとの両方に接続され、所謂ダイオード接続されている、こととしてもよい。
【００１１】
また、本発明の表示装置において、前記主駆動回路は、前記クロック信号を前記出力信号線に印加させるためのスイッチとなるメイントランジスタを更に備え、前記補助トランジスタのゲートには、より上位の前記出力信号線のための前記メイントランジスタのゲート線が接続されている、こととしてもよい。
【００１２】
また、本発明の表示装置において、前記主駆動回路は、前記クロック信号を前記出力信号線に印加させるためのスイッチとなるメイントランジスタを更に備え、前記補助トランジスタのゲートには、より下位の前記出力信号線のための前記メイントランジスタのゲート線が接続されている、こととしてもよい。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係る液晶表示装置について概略的に示す図である。
【図２】第１実施形態に係る液晶表示装置の液晶パネルについて示す図である。
【図３】図２の主駆動回路と補助駆動回路について示す概略図である。
【図４】図３の信号出力回路の回路構成について示す図である。
【図５】図４の信号出力回路の動作のタイミングチャートである。
【図６】図３の補助回路の回路構成について示す図である。
【図７】第２実施形態に係る液晶表示装置の液晶パネルについて示す図である。
【図８】図７の第１駆動回路と第１補助駆動回路について概略的に示す図である。
【図９】図７の第２駆動回路と第２補助駆動回路について概略的に示す図である。
【図１０】図８及び９の信号出力回路の回路構成について示す図である。
【図１１】図８及び９の信号出力回路の動作のタイミングチャートである。
【図１２】図８及び９の補助回路の回路構成について示す図である。
【図１３】第３実施形態に係る液晶表示装置の液晶パネルについて示す図である。
【図１４Ａ】図１３の第１補助回路付駆動回路について概略的に示す図である。
【図１４Ｂ】図１３の第２補助回路付駆動回路について概略的に示す図である。
【図１５】図１４Ａ及び図１４Ｂの信号出力回路の回路構成について示す図である。
【図１６】図１４Ａ及び図１４Ｂの信号出力回路の動作のタイミングチャートである。
【図１７】第４実施形態に係る液晶表示装置の液晶パネルについて示す図である。
【図１８Ａ】図１７の第１補助回路付駆動回路について概略的に示す図である。
【図１８Ｂ】図１７の第２補助回路付駆動回路について概略的に示す図である。
【図１９】図１８Ａ及び図１８Ｂの信号出力回路の回路構成について示す図である。
【図２０】図１８Ａ及び図１８Ｂの信号出力回路の動作のタイミングチャートである。
【発明を実施するための形態】
【００１４】
以下、本発明の第１〜第４実施形態について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００１５】
［第１実施形態］
図１には、本発明の一実施形態に係る液晶表示装置１００が概略的に示されている。この図に示されるように、液晶表示装置１００は、上フレーム１１０及び下フレーム１２０に挟まれるように固定された液晶パネル２００及び不図示のバックライト装置等から構成されている。
【００１６】
図２には、図１の液晶パネル２００の構成が示されている。液晶パネル２００は、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）基板２２０とカラーフィルタ基板２３０の２枚の基板を有し、これらの基板の間には液晶組成物が封止されている。ＴＦＴ基板２２０は、走査信号線Ｇ１〜Ｇ４８０に対して、順に所定の電圧を印加する駆動回路２１０と、画素領域２０２において走査信号線Ｇ１〜Ｇ４８０に垂直に交差するように延びる不図示の複数のデータ信号線に対して画素の階調値に対応する電圧を印加すると共に、駆動回路２１０を制御する駆動ＩＣ（Integrated Circuit）２６０とを有している。ここで、駆動回路２１０は、主駆動回路２４０と、走査信号線Ｇ１〜Ｇ４８０に主駆動回路２４０とは反対側端で接続される補助駆動回路２５０と、を有している。
【００１７】
図３には、主駆動回路２４０と補助駆動回路２５０の詳細が概略的に示されている。この図に示されるように主駆動回路２４０は、複数の信号出力回路２４１から構成されており、各信号出力回路２４１が１つの出力Ｇｎを有し、信号出力回路２４１の出力Ｇｎが次段の信号出力回路２４１の入力Ｇｎ−１に入力されることにより、各信号出力回路２４１が順にＨｉｇｈ信号の出力を行う構成となっている。なお、最上位から２つの段及び最下位から２つの段の信号出力回路２４１は、ダミー回路であり、上位の走査信号線Ｇ１及びＧ２並びに下位の走査信号線Ｇ４７９及びＧ４８０へ出力する信号出力回路２４１の入出力信号線が接続されている。また、信号出力回路２４１とは走査信号線Ｇ１〜Ｇ４８０を介して反対側に配置された補助駆動回路２５０は、ダミー回路を除く各信号出力回路２４１に対応して、補助回路２５１を有している。
【００１８】
図４は、信号出力回路２４１の回路構成について示す図であり、図５は、図４の信号出力回路２４１の動作のタイミングチャートである。信号出力回路２４１の動作について説明する。ここで、Ｖ１〜Ｖ４はクロック信号、ＶＳＴはスタート信号を表し、ＶＧＬの電位はＬｏｗに固定されている。これらの信号はいずれも信号出力回路２４１の外部から入力される。図４においてｎ＝２、ｍ＝４のときを例にして説明する。まず、出力Ｇ１がＨｉｇｈになると、この出力Ｇ１は、図４におけるＧｎ−１に入力され、トランジスタＴ７のゲートがＨｉｇｈとなってトランジスタＴ７が導通することによりノードＮ２はＶＧＬに接続されＬｏｗとなる。また、この出力Ｇ１は、ダイオード接続されたトランジスタＴ１にも入力されているため、これに接続されたノードＮ１はＨｉｇｈとなり、容量Ｃ１に電位差を生じさせると共に、トランジスタＴ５を導通させる。ノードＮ１はトランジスタＴ４のゲート信号にもなっているため、ノードＮ２はトランジスタＴ４によってもＶＧＬと接続されＬｏｗにされる。
【００１９】
次に、クロック信号Ｖ４がＨｉｇｈになると、トランジスタＴ５が導通していることから容量Ｃ１の一方の電極の電位がＨｉｇｈとなり、いわゆるブートストラップにより他方の電極側であるトランジスタＴ５のゲート電位はより押し上げられる。これにより、出力Ｇ２のＨｉｇｈは確定される。出力Ｇ２がＨｉｇｈである書込み期間に、不図示のデータ信号線に各画素の階調値に基づくデータ信号電圧が印加され、後述する出力Ｇ２の立ち下がりにより、印加された階調値に基づく電圧が画素に保持される。
【００２０】
クロック信号Ｖ４がＬｏｗとなると、出力Ｇ２もＬｏｗとなるが、これを確定させるため、Ｈｉｇｈになるクロック信号Ｖ２をダイオード接続されたトランジスタＴ３に入力し、ノードＮ２をＨｉｇｈにし、ＨｉｇｈとなったノードＮ２がゲートに接続されたトランジスタＴ６は、出力Ｇ２とＶＧＬとを導通させ、出力Ｇ２をＬｏｗとしている。一方、２水平駆動期間後にＨｉｇｈになった出力Ｇ４をトランジスタＴ９のゲートに入力して、ノードＮ１とＶＧＬとを導通させ、ノードＮ１をＬｏｗとしている。
【００２１】
図６は、補助回路２５１の回路構成を示す図である。図６に示されるように、補助回路２５１は、１つのトランジスタＴＣを有し、トランジスタＴＣに対し走査信号線Ｇｎがダイオード接続されると共に、走査信号線Ｇｎに対応するクロック信号Ｖｍが接続されている。
【００２２】
これにより、走査信号線Ｇｎがクロック信号Ｖｍに応答してＨｉｇｈからＬｏｗになるタイミングにおいて、クロック信号ＶｍがＬｏｗであるにも関わらず、応答遅れにより走査信号線ＧｎがＨｉｇｈである場合に、トランジスタＴＣが導通することから、Ｈｉｇｈである走査信号線ＧｎからＬｏｗであるクロック信号Ｖｍに電流がリークし、走査信号線Ｇｎの立ち下がりを早め、波形なまりを改善することができる。また、トランジスタＴＣに入力される走査信号線Ｇｎの信号は、出力期間以外はＬｏｗであり、クロック信号Ｖｍも交流信号であるため、長時間Ｈｉｇｈ電位等を与えることにより発生する閾値電圧Ｖｔｈのシフトを抑制することができる。
【００２３】
したがって、液晶表示装置の駆動回路から出力される波形のなまりを改善することができるため、表示装置の表示品質を高めることができる。
【００２４】
［第２実施形態］
本発明の第２実施形態について説明する。第２実施形態に係る液晶表示装置の構成は、第１実施形態の図１に示される構成と同様であるため、重複する説明を省略する。
【００２５】
図７には、第２実施形態に係る液晶表示装置の液晶パネル３００が示されている。液晶パネル３００は、ＴＦＴ基板３２０とカラーフィルタ基板３３０の２枚の基板を有し、これらの基板の間には液晶組成物が封止されている。ＴＦＴ基板３２０は、走査信号線Ｇ１〜Ｇ４８０に対して、順に所定の電圧を印加する駆動回路３１０と、画素領域３０２において走査信号線Ｇ１〜Ｇ４８０に垂直に交差するように延びる不図示の複数のデータ信号線に対して画素の階調値に対応する電圧を印加すると共に、第１主駆動回路３４０及び第２主駆動回路３７０を制御する駆動ＩＣ３６０とを有している。また、駆動回路３１０は、奇数番目の走査信号線Ｇ２ｉ−１（ｉは１〜２４０）に対して、順に所定の電圧を印加する第１主駆動回路３４０と、偶数番目の走査信号線Ｇ２ｉに対して、順に所定の電圧を印加する第２主駆動回路３７０と、走査信号線Ｇ２ｉ−１に第１主駆動回路３４０とは反対側端で接続される第１補助駆動回路３５０と、走査信号線Ｇ２ｉに第２主駆動回路３７０とは反対側端で接続される第２補助駆動回路３８０と、を有している。
【００２６】
図８には、第１主駆動回路３４０と第１補助駆動回路３５０の詳細が概略的に示されいる。第１主駆動回路３４０と第１補助駆動回路３５０の構成は、奇数番目の走査信号線Ｇ２ｉ−１のみに対応するということを除いて、図３の主駆動回路２４０と補助駆動回路２５０の構成と同様であり、第１主駆動回路３４０は、複数の信号出力回路３４１から構成されており、各信号出力回路３４１が１つの出力Ｇｎを有し、信号出力回路３４１の出力Ｇｎが次段の信号出力回路３４１の入力Ｇｎ−２に入力されることにより、各信号出力回路３４１が順にＨｉｇｈ信号の出力を行う構成となっている。なお、最上位から２つの段及び最下位から２つの段の信号出力回路３４１は、ダミー回路であり、上位の走査信号線Ｇ１及びＧ３並びに下位の走査信号線Ｇ４７７及びＧ４７９へ出力する信号出力回路３４１の入出力信号線が接続されている。また、信号出力回路３４１とは走査信号線Ｇ１〜Ｇ４７９を介して反対側に配置された第１補助駆動回路３５０は、ダミー回路を除く各信号出力回路３４１に対応して、補助回路３５１を有している。
【００２７】
図９には、第２主駆動回路３７０と第２補助駆動回路３８０の詳細が概略的に示されている。第２主駆動回路３７０と第２補助駆動回路３８０の構成は、偶数番目の走査信号線Ｇ２ｉのみに対応するということを除いて、図３の主駆動回路２４０と補助駆動回路２５０の構成と同様であり、第２主駆動回路３７０は、図８と同様に、複数の信号出力回路３４１から構成されており、各信号出力回路３４１が１つの出力Ｇｎを有し、信号出力回路３４１の出力Ｇｎが次段の信号出力回路３４１の入力Ｇｎ−２に入力されることにより、各信号出力回路３４１が順にＨｉｇｈ信号の出力を行う構成となっている。なお、最上位から２つの段及び最下位から２つの段の信号出力回路３４１は、ダミー回路であり、上位の走査信号線Ｇ２及びＧ４並びに下位の走査信号線Ｇ４７８及びＧ４８０へ出力する信号出力回路３４１の入出力信号線が接続されている。また、信号出力回路３４１とは走査信号線Ｇ２〜Ｇ４８０を介して反対側に配置された第２補助駆動回路３８０は、ダミー回路を除く各信号出力回路３４１に対応して、図８と同様に、補助回路３５１を有している。
【００２８】
図１０は、信号出力回路３４１の回路構成について示す図であり、図１１は、図１０の信号出力回路３４１の動作のタイミングチャートである。信号出力回路３４１の動作は、第１実施形態における信号出力回路２４１の動作周期が１Ｈ（Ｈは、水平同期期間）から２Ｈに変更されたのみであり、回路構成と動作は同様であるため説明は省略する。
【００２９】
図１２には、補助回路３５１の回路構成が示されている。この補助回路３５１の構成は第１実施形態の補助回路２５１と同一であり、１つのトランジスタＴＣを有し、トランジスタＴＣに対し走査信号線Ｇｎがダイオード接続されると共に、走査信号線Ｇｎに対応するクロック信号Ｖｍが接続されている。これにより、第２実施形態においても、補助回路３５１は、走査信号線Ｇｎがクロック信号Ｖｍに応答してＨｉｇｈからＬｏｗになるタイミングにおいて、クロック信号ＶｍがＬｏｗであるにも関わらず、応答遅れにより走査信号線ＧｎがＨｉｇｈである場合に、トランジスタＴＣが導通することから、Ｈｉｇｈである走査信号線ＧｎからＬｏｗであるクロック信号Ｖｍに電流がリークし、走査信号線Ｇｎの立ち下がりを早め、波形なまりを改善することができる。また、トランジスタＴＣに入力される走査信号線Ｇｎの信号は、出力期間以外はＬｏｗであり、クロック信号Ｖｍも交流信号であるため、長時間Ｈｉｇｈ電位等を与えることにより発生する閾値電圧Ｖｔｈのシフトを抑制することができる。
【００３０】
したがって、液晶表示装置の駆動回路から出力される波形のなまりを改善することができるため、表示装置の表示品質を高めることができる。
【００３１】
［第３実施形態］
本発明の第３実施形態について説明する。第３実施形態に係る液晶表示装置の構成は、第１実施形態の図１に示される構成と同様であるため、重複する説明を省略する。
【００３２】
図１３には、第３実施形態に係る液晶表示装置の液晶パネル４００が示されている。液晶パネル４００は、ＴＦＴ基板４２０とカラーフィルタ基板４３０の２枚の基板を有し、これらの基板の間には液晶組成物が封止されている。ＴＦＴ基板４２０は、走査信号線Ｇ１〜Ｇ４８０に対して、順に所定の電圧を印加する駆動回路４１０と、画素領域４０２において走査信号線Ｇ１〜Ｇ４８０に垂直に交差するように延びる不図示の複数のデータ信号線に対して画素の階調値に対応する電圧を印加すると共に、第１補助回路付駆動回路４４０及び第２補助回路付駆動回路４５０を制御する駆動ＩＣ４６０とを有している。
【００３３】
また、駆動回路４１０は、奇数番目の走査信号線Ｇ２ｉ−１（ｉは１〜２４０）に対して、順に所定の電圧を印加すると共に、偶数番目の走査信号線Ｇ２ｉの立ち下がりを補助する補助回路４４３（後述）を有する第１補助回路付駆動回路４４０と、偶数番目の走査信号線Ｇ２ｉに対して、順に所定の電圧を印加すると共に、奇数番目の走査信号線Ｇ２ｉ−１の立ち下がりを補助する補助回路４４３を有する第２補助回路付駆動回路４５０と、を有している。
【００３４】
図１４Ａには、第１補助回路付駆動回路４４０の詳細が概略的に示されている。第１補助回路付駆動回路４４０は、複数の信号出力回路４４１から構成されており、各信号出力回路４４１は、偶数番目の走査信号線Ｇ２ｉへの１つの出力Ｇｎを有し、信号出力回路４４１の出力Ｇｎが次段の信号出力回路４４１の入力Ｇｎ−２に入力されることにより、各信号出力回路４４１が順にＨｉｇｈ信号の出力を行う構成となっている。また、奇数番目の走査信号線Ｇ２ｉ−１からの１つの入力Ｇｎ−１を有し、信号の立ち下がりを補助する。なお、最上位から２つの段及び最下位の段の信号出力回路４４１は、ダミー回路となっている。
【００３５】
図１４Ｂには、第２補助回路付駆動回路４５０の詳細が概略的に示されている。第２補助回路付駆動回路４５０の構成は、第１補助回路付駆動回路４４０と同様に、複数の信号出力回路４４１から構成されており、信号出力回路４４１は、出力端子が偶数番目の走査信号線Ｇ２ｉと奇数番目の走査信号線Ｇ２ｉ−１とで入れ替わっているほかは第１補助回路付駆動回路４４０の信号出力回路４４１と同じである。
【００３６】
図１５は、信号出力回路４４１の回路構成について示す図であり、図１６は、図１５の信号出力回路４４１の動作のタイミングチャートである。信号出力回路４４１は、第２実施形態の信号出力回路３４１と同一の回路であるである主回路４４２と、補助回路４４３とにより構成されており、補助回路４４３を有する点で異なる他は同様の構成で、同様の動作を行う。補助回路４４３は、図１５に示されるように、トランジスタＴ５Ａを有し、トランジスタＴ５Ａのゲートは、主回路４４２のノードＮ１に接続され、ソース・ドレインには、走査信号線Ｇｎ−１と、表示領域を介して反対側の駆動回路において走査信号線Ｇｎ−１の出力に用いられたクロックＶｍ−１とが接続されている。
【００３７】
ここで、２ライン目の出力を行う信号出力回路４４１を考えると、図１６に示されるように、走査信号線Ｇ２がＨｉｇｈの状態ではノードＮ１もＨｉｇｈの状態であり、走査信号線Ｇ２の立ち上がり、立ち下がり時において、トランジスタＴ５Ａのソース・ドレイン間は導通している。したがって、補助回路４４３では、走査信号線Ｇｎ−１は、トランジスタＴ５Ａを介して、遅れのないクロックＶｍ−１に接続されているため、クロックＶｍ−１からの電流リーク又はクロックＶｍ−１への電流リークにより波形なまりを改善することができる。特に、走査信号線Ｇｎ−１がクロック信号Ｖｍ−１に応答してＨｉｇｈからＬｏｗになるタイミングにおいては、ノードＮ１はチャージポンプされた高い電位を有しているため、走査信号線Ｇｎ−１の立ち下がりの波形なまりをより改善することができる。また、トランジスタＴ５Ａに入力されるノードＮ１の信号は、出力期間以外はＬｏｗであり、クロック信号Ｖｍ−１も交流信号であるため、長時間Ｈｉｇｈ電位等を与えることにより発生する閾値電圧Ｖｔｈのシフトを抑制することができる。
【００３８】
したがって、液晶表示装置の駆動回路から出力される波形のなまりを改善することができるため、表示装置の表示品質を高めることができる。
【００３９】
［第４実施形態］
本発明の第４実施形態について説明する。第４実施形態に係る液晶表示装置の構成は、第１実施形態の図１に示される構成と同様であるため、重複する説明を省略する。
【００４０】
図１７には、第４実施形態に係る液晶表示装置の液晶パネル５００が示されている。液晶パネル５００は、ＴＦＴ基板５２０とカラーフィルタ基板５３０の２枚の基板を有し、これらの基板の間には液晶組成物が封止されている。ＴＦＴ基板５２０は、走査信号線Ｇ１〜Ｇ４８０に対して、順に所定の電圧を印加する駆動回路５１０と、画素領域５０２において走査信号線Ｇ１〜Ｇ４８０に垂直に交差するように延びる不図示の複数のデータ信号線に対して画素の階調値に対応する電圧を印加すると共に、第１補助回路付駆動回路５４０及び第２補助回路付駆動回路５５０を制御する駆動ＩＣ５６０とを有している。
【００４１】
また、駆動回路５１０は、奇数番目の走査信号線Ｇ２ｉ−１（ｉは１〜２４０）に対して、順に所定の電圧を印加すると共に、偶数番目の走査信号線Ｇ２ｉの立ち上がりを補助する補助回路５４３（後述）を有する第１補助回路付駆動回路５４０と、偶数番目の走査信号線Ｇ２ｉに対して、順に所定の電圧を印加すると共に、奇数番目の走査信号線Ｇ２ｉ−１の立ち上がりを補助する補助回路５４３を有する第２補助回路付駆動回路５５０と、を有している。
【００４２】
図１８Ａには、第１補助回路付駆動回路５４０の詳細が概略的に示されている。図１８Ａに示されるように、第１補助回路付駆動回路５４０は、第３実施形態の第１補助回路付駆動回路４４０と同様に、複数の信号出力回路５４１から構成されており、各信号出力回路５４１は、奇数番目の走査信号線Ｇ２ｉ−１への１つの出力Ｇｎを有し、信号出力回路４４１の出力Ｇｎが次段の信号出力回路５４１の入力Ｇｎ−２に入力されることにより、各信号出力回路５４１が順にＨｉｇｈ信号の出力を行う構成となっている。また、偶数番目の走査信号線Ｇ２ｉからの１つの入力Ｇｎ＋１を有し、信号の立ち上がりを補助する。なお、最上位から２つの段及び最下位から２つの段の信号出力回路５４１は、ダミー回路となっている。
【００４３】
図１８Ｂには、第２補助回路付駆動回路５５０の詳細が概略的に示されいる。第２補助回路付駆動回路５５０の構成は、第１補助回路付駆動回路５４０と同様に、複数の信号出力回路５４１から構成されており、信号出力回路５４１は、出力端子が偶数番目の走査信号線Ｇ２ｉと奇数番目の走査信号線Ｇ２ｉ−１とで入れ替わっているほかは第１補助回路付駆動回路５４０の信号出力回路５４１と同じである。
【００４４】
図１９は、信号出力回路５４１の回路構成について示す図であり、図２０は、図１９の信号出力回路５４１の動作のタイミングチャートである。信号出力回路５４１は、第３実施形態の信号出力回路４４１と同様に、主回路５４２と補助回路５４３とから構成されており、補助回路５４３のトランジスタＴ５Ｂのソース・ドレインに接続される信号が走査信号線Ｇｎ＋１及びクロック信号Ｖｍ＋１である他は同じ構成である。
【００４５】
ここで、２ライン目の出力を行う信号出力回路５４１を考えると、図２０に示されるように、走査信号線Ｇ２がＨｉｇｈの状態ではノードＮ１もＨｉｇｈの状態であり、第３実施形態と同様に、走査信号線Ｇ２の立ち上がり、立ち下がり時において、トランジスタＴ５Ａのソース・ドレイン間は導通している。したがって、補助回路５４３では、走査信号線Ｇｎ＋１は、トランジスタＴ５Ａを介して、遅れのないクロックＶｍ＋１に接続されているため、電流リークにより波形なまりを改善することができる。特に、走査信号線Ｇｎ＋１がクロック信号Ｖｍ＋１に応答してＬｏｗからＨｉｇｈになるタイミングにおいては、ノードＮ１はチャージポンプされた高い電位を有しているため、走査信号線Ｇｎ＋１の立ち上がりの波形なまりをより改善することができる。また、トランジスタＴ５Ａに入力されるノードＮ１の信号は、出力期間以外はＬｏｗであり、クロック信号Ｖｍ＋１も交流信号であるため、長時間Ｈｉｇｈ電位等を与えることにより発生する閾値電圧Ｖｔｈのシフトを抑制することができる。
【００４６】
したがって、液晶表示装置の駆動回路から出力される波形のなまりを改善することができるため、表示装置の表示品質を高めることができる。
【００４７】
なお、上述の各実施形態においては、Ｈｉｇｈ信号をアクティブ信号として、ゲートに入力することで、ソース・ドレイン間が導通するＮＭＯＳ型のトランジスタとしたが、Ｌｏｗ信号をアクティブ信号として、ゲートに入力することによりソース・ドレイン間が導通するＰＭＯＳ型のトランジスタとしてもよい。
【００４８】
また、上述の各実施形態の液晶表示装置は、ＩＰＳ（In-Plane Switching）方式、ＶＡ（Vertically Aligned）方式及びＴＮ（Twisted Nematic）方式のいずれの方式の液晶表示装置であっても適用することができる。また、液晶表示装置に限らず、有機ＥＬ表示装置、電界放出ディスプレイ装置（ＦＥＤ）及び駆動回路としてシフトレジスタを用いるその他の表示装置に用いることができる。
【符号の説明】
【００４９】
１００ 液晶表示装置、１１０ 上フレーム、１２０ 下フレーム、２００ 液晶パネル、２０２ 画素領域、２１０ 駆動回路、２２０ ＴＦＴ基板、２３０ カラーフィルタ基板、２４０ 主駆動回路、２４１ 信号出力回路、２５０ 補助駆動回路、２５１ 補助回路、２６０ 駆動ＩＣ、３００ 液晶パネル、３０２ 画素領域、３１０ 駆動回路、３２０ ＴＦＴ基板、３３０ カラーフィルタ基板、３４０ 第１主駆動回路、３４１ 信号出力回路、３５０ 第１補助駆動回路、３５１ 補助回路、３６０ 駆動ＩＣ、３７０ 第２主駆動回路、３８０ 第２補助駆動回路、４００ 液晶パネル、４０２ 画素領域、４１０ 駆動回路、４２０ ＴＦＴ基板、４３０ カラーフィルタ基板、４４０ 第１補助回路付駆動回路、４４１ 信号出力回路、４４２ 主回路、４４３ 補助回路、４５０ 第２補助回路付駆動回路、４６０ 駆動ＩＣ、５００ 液晶パネル、５０２ 画素領域、５１０ 駆動回路、５２０ ＴＦＴ基板、５３０ カラーフィルタ基板、５４０ 第１補助回路付駆動回路、５４１ 信号出力回路、５４２ 主回路、５４３ 補助回路、５５０ 第２補助回路付駆動回路、５６０ 駆動ＩＣ。
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
コンピュータ等の情報通信端末やテレビ受像機の表示デバイスとして、液晶表示装置が広く用いられている。また、有機ＥＬ表示装置（ＯＬＥＤ）、電界放出ディスプレイ装置（ＦＥＤ）なども、薄型の表示装置として知られている。
【０００３】
液晶表示装置は、２つの基板の間に封じ込められた液晶組成物の配向を、電界を変化させることにより変え、２つの基板と液晶組成物を通過する光の透過度合いを制御することにより画像を表示させる装置である。
【０００４】
このような液晶表示装置を含め、所定の階調値に対応する電圧を画面の各画素に印加する表示装置では、各画素に階調値に対応する電圧を印加するための画素トランジスタが配置されている。一般に、画面の１ライン分の画素トランジスタのゲートは一つの信号線（以下「走査信号線」という。）に接続され、この走査信号線は、駆動回路により、各ライン毎に順にこの画素トランジスタを導通させるアクティブ電圧を出力するように制御されている。
【０００５】
特許文献１には、走査信号線への出力特性を高めるための駆動回路の例が示されている。特許文献２には、回路規模を縮小させるための駆動回路の例が示されている。特許文献３及び特許文献４には、走査信号の波形なまりを改善するために、走査信号線の駆動回路とは反対側に補助回路（終端器）を設けた例が示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−０２０２８２号公報
【特許文献２】特開２００６−２８５２３３号公報
【特許文献３】特開２００３−３４４８２４号公報
【特許文献４】特開平１０−０３９３２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
例えば、特許文献１の図１における回路では、次段の走査信号線の出力がＨｉｇｈになるまで、走査信号線の電位をＬｏｗにするためのトランジスタＮＴ１５の機能は有効にならず、走査信号線の信号の立ち下がりが遅れ、波形なまりは実質的に残ることとなる。また、特許文献２の図３及び図４の回路では、トランジスタＲＴ３（ＬＴ３）のゲートには、クロック信号が印加されているため、長時間回路を動作させると、閾値電圧が大きくシフトし、走査信号線をＬｏｗにする機能が著しく低下する。これらの現象は、各画素に保持されるべき階調電圧に変動をきたすものであり、表示装置の表示品質を低下させる結果となる。
【０００８】
本発明は、上述の事情に鑑みてされたものであり、表示装置の走査信号線の駆動回路において、走査信号線の出力波形なまりを改善し、表示装置の表示品質を高めることを目的とする。
【課題を解決するための手段】
【０００９】
本発明の表示装置は、複数の出力信号線に対して、上位から順に画素トランジスタを導通させる電位であるアクティブ電位を印加する駆動回路を備え、前記駆動回路は、前記複数の信号線のうちの一の出力信号線の一端に、より上位の前記出力信号線において出力されるアクティブ電位が入力されることに起因して、クロック信号を印加してアクティブ電位を出力させる主駆動回路と、前記出力信号線の他端がソース及びドレインの一方に接続され、前記クロック信号の信号線がソース及びドレインの他方に接続されたトランジスタである補助トランジスタを含む補助駆動回路と、を有する、ことを特徴とする表示装置である。
【００１０】
また、本発明の表示装置において、前記出力信号線は、前記補助トランジスタのソース又はドレインの一方と、ゲートとの両方に接続され、所謂ダイオード接続されている、こととしてもよい。
【００１１】
また、本発明の表示装置において、前記主駆動回路は、前記クロック信号を前記出力信号線に印加させるためのスイッチとなるメイントランジスタを更に備え、前記補助トランジスタのゲートには、より上位の前記出力信号線のための前記メイントランジスタのゲート線が接続されている、こととしてもよい。
【００１２】
また、本発明の表示装置において、前記主駆動回路は、前記クロック信号を前記出力信号線に印加させるためのスイッチとなるメイントランジスタを更に備え、前記補助トランジスタのゲートには、より下位の前記出力信号線のための前記メイントランジスタのゲート線が接続されている、こととしてもよい。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係る液晶表示装置について概略的に示す図である。
【図２】第１実施形態に係る液晶表示装置の液晶パネルについて示す図である。
【図３】図２の主駆動回路と補助駆動回路について示す概略図である。
【図４】図３の信号出力回路の回路構成について示す図である。
【図５】図４の信号出力回路の動作のタイミングチャートである。
【図６】図３の補助回路の回路構成について示す図である。
【図７】第２実施形態に係る液晶表示装置の液晶パネルについて示す図である。
【図８】図７の第１駆動回路と第１補助駆動回路について概略的に示す図である。
【図９】図７の第２駆動回路と第２補助駆動回路について概略的に示す図である。
【図１０】図８及び９の信号出力回路の回路構成について示す図である。
【図１１】図８及び９の信号出力回路の動作のタイミングチャートである。
【図１２】図８及び９の補助回路の回路構成について示す図である。
【図１３】第３実施形態に係る液晶表示装置の液晶パネルについて示す図である。
【図１４Ａ】図１３の第１補助回路付駆動回路について概略的に示す図である。
【図１４Ｂ】図１３の第２補助回路付駆動回路について概略的に示す図である。
【図１５】図１４Ａ及び図１４Ｂの信号出力回路の回路構成について示す図である。
【図１６】図１４Ａ及び図１４Ｂの信号出力回路の動作のタイミングチャートである。
【図１７】第４実施形態に係る液晶表示装置の液晶パネルについて示す図である。
【図１８Ａ】図１７の第１補助回路付駆動回路について概略的に示す図である。
【図１８Ｂ】図１７の第２補助回路付駆動回路について概略的に示す図である。
【図１９】図１８Ａ及び図１８Ｂの信号出力回路の回路構成について示す図である。
【図２０】図１８Ａ及び図１８Ｂの信号出力回路の動作のタイミングチャートである。
【発明を実施するための形態】
【００１４】
以下、本発明の第１〜第４実施形態について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００１５】
［第１実施形態］
図１には、本発明の一実施形態に係る液晶表示装置１００が概略的に示されている。この図に示されるように、液晶表示装置１００は、上フレーム１１０及び下フレーム１２０に挟まれるように固定された液晶パネル２００及び不図示のバックライト装置等から構成されている。
【００１６】
図２には、図１の液晶パネル２００の構成が示されている。液晶パネル２００は、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）基板２２０とカラーフィルタ基板２３０の２枚の基板を有し、これらの基板の間には液晶組成物が封止されている。ＴＦＴ基板２２０は、走査信号線Ｇ１〜Ｇ４８０に対して、順に所定の電圧を印加する駆動回路２１０と、画素領域２０２において走査信号線Ｇ１〜Ｇ４８０に垂直に交差するように延びる不図示の複数のデータ信号線に対して画素の階調値に対応する電圧を印加すると共に、駆動回路２１０を制御する駆動ＩＣ（Integrated Circuit）２６０とを有している。ここで、駆動回路２１０は、主駆動回路２４０と、走査信号線Ｇ１〜Ｇ４８０に主駆動回路２４０とは反対側端で接続される補助駆動回路２５０と、を有している。
【００１７】
図３には、主駆動回路２４０と補助駆動回路２５０の詳細が概略的に示されている。この図に示されるように主駆動回路２４０は、複数の信号出力回路２４１から構成されており、各信号出力回路２４１が１つの出力Ｇｎを有し、信号出力回路２４１の出力Ｇｎが次段の信号出力回路２４１の入力Ｇｎ−１に入力されることにより、各信号出力回路２４１が順にＨｉｇｈ信号の出力を行う構成となっている。なお、最上位から２つの段及び最下位から２つの段の信号出力回路２４１は、ダミー回路であり、上位の走査信号線Ｇ１及びＧ２並びに下位の走査信号線Ｇ４７９及びＧ４８０へ出力する信号出力回路２４１の入出力信号線が接続されている。また、信号出力回路２４１とは走査信号線Ｇ１〜Ｇ４８０を介して反対側に配置された補助駆動回路２５０は、ダミー回路を除く各信号出力回路２４１に対応して、補助回路２５１を有している。
【００１８】
図４は、信号出力回路２４１の回路構成について示す図であり、図５は、図４の信号出力回路２４１の動作のタイミングチャートである。信号出力回路２４１の動作について説明する。ここで、Ｖ１〜Ｖ４はクロック信号、ＶＳＴはスタート信号を表し、ＶＧＬの電位はＬｏｗに固定されている。これらの信号はいずれも信号出力回路２４１の外部から入力される。図４においてｎ＝２、ｍ＝４のときを例にして説明する。まず、出力Ｇ１がＨｉｇｈになると、この出力Ｇ１は、図４におけるＧｎ−１に入力され、トランジスタＴ７のゲートがＨｉｇｈとなってトランジスタＴ７が導通することによりノードＮ２はＶＧＬに接続されＬｏｗとなる。また、この出力Ｇ１は、ダイオード接続されたトランジスタＴ１にも入力されているため、これに接続されたノードＮ１はＨｉｇｈとなり、容量Ｃ１に電位差を生じさせると共に、トランジスタＴ５を導通させる。ノードＮ１はトランジスタＴ４のゲート信号にもなっているため、ノードＮ２はトランジスタＴ４によってもＶＧＬと接続されＬｏｗにされる。
【００１９】
次に、クロック信号Ｖ４がＨｉｇｈになると、トランジスタＴ５が導通していることから容量Ｃ１の一方の電極の電位がＨｉｇｈとなり、いわゆるブートストラップにより他方の電極側であるトランジスタＴ５のゲート電位はより押し上げられる。これにより、出力Ｇ２のＨｉｇｈは確定される。出力Ｇ２がＨｉｇｈである書込み期間に、不図示のデータ信号線に各画素の階調値に基づくデータ信号電圧が印加され、後述する出力Ｇ２の立ち下がりにより、印加された階調値に基づく電圧が画素に保持される。
【００２０】
クロック信号Ｖ４がＬｏｗとなると、出力Ｇ２もＬｏｗとなるが、これを確定させるため、Ｈｉｇｈになるクロック信号Ｖ２をダイオード接続されたトランジスタＴ３に入力し、ノードＮ２をＨｉｇｈにし、ＨｉｇｈとなったノードＮ２がゲートに接続されたトランジスタＴ６は、出力Ｇ２とＶＧＬとを導通させ、出力Ｇ２をＬｏｗとしている。一方、２水平駆動期間後にＨｉｇｈになった出力Ｇ４をトランジスタＴ９のゲートに入力して、ノードＮ１とＶＧＬとを導通させ、ノードＮ１をＬｏｗとしている。
【００２１】
図６は、補助回路２５１の回路構成を示す図である。図６に示されるように、補助回路２５１は、１つのトランジスタＴＣを有し、トランジスタＴＣに対し走査信号線Ｇｎがダイオード接続されると共に、走査信号線Ｇｎに対応するクロック信号Ｖｍが接続されている。
【００２２】
これにより、走査信号線Ｇｎがクロック信号Ｖｍに応答してＨｉｇｈからＬｏｗになるタイミングにおいて、クロック信号ＶｍがＬｏｗであるにも関わらず、応答遅れにより走査信号線ＧｎがＨｉｇｈである場合に、トランジスタＴＣが導通することから、Ｈｉｇｈである走査信号線ＧｎからＬｏｗであるクロック信号Ｖｍに電流がリークし、走査信号線Ｇｎの立ち下がりを早め、波形なまりを改善することができる。また、トランジスタＴＣに入力される走査信号線Ｇｎの信号は、出力期間以外はＬｏｗであり、クロック信号Ｖｍも交流信号であるため、長時間Ｈｉｇｈ電位等を与えることにより発生する閾値電圧Ｖｔｈのシフトを抑制することができる。
【００２３】
したがって、液晶表示装置の駆動回路から出力される波形のなまりを改善することができるため、表示装置の表示品質を高めることができる。
【００２４】
［第２実施形態］
本発明の第２実施形態について説明する。第２実施形態に係る液晶表示装置の構成は、第１実施形態の図１に示される構成と同様であるため、重複する説明を省略する。
【００２５】
図７には、第２実施形態に係る液晶表示装置の液晶パネル３００が示されている。液晶パネル３００は、ＴＦＴ基板３２０とカラーフィルタ基板３３０の２枚の基板を有し、これらの基板の間には液晶組成物が封止されている。ＴＦＴ基板３２０は、走査信号線Ｇ１〜Ｇ４８０に対して、順に所定の電圧を印加する駆動回路３１０と、画素領域３０２において走査信号線Ｇ１〜Ｇ４８０に垂直に交差するように延びる不図示の複数のデータ信号線に対して画素の階調値に対応する電圧を印加すると共に、第１主駆動回路３４０及び第２主駆動回路３７０を制御する駆動ＩＣ３６０とを有している。また、駆動回路３１０は、奇数番目の走査信号線Ｇ２ｉ−１（ｉは１〜２４０）に対して、順に所定の電圧を印加する第１主駆動回路３４０と、偶数番目の走査信号線Ｇ２ｉに対して、順に所定の電圧を印加する第２主駆動回路３７０と、走査信号線Ｇ２ｉ−１に第１主駆動回路３４０とは反対側端で接続される第１補助駆動回路３５０と、走査信号線Ｇ２ｉに第２主駆動回路３７０とは反対側端で接続される第２補助駆動回路３８０と、を有している。
【００２６】
図８には、第１主駆動回路３４０と第１補助駆動回路３５０の詳細が概略的に示されいる。第１主駆動回路３４０と第１補助駆動回路３５０の構成は、奇数番目の走査信号線Ｇ２ｉ−１のみに対応するということを除いて、図３の主駆動回路２４０と補助駆動回路２５０の構成と同様であり、第１主駆動回路３４０は、複数の信号出力回路３４１から構成されており、各信号出力回路３４１が１つの出力Ｇｎを有し、信号出力回路３４１の出力Ｇｎが次段の信号出力回路３４１の入力Ｇｎ−２に入力されることにより、各信号出力回路３４１が順にＨｉｇｈ信号の出力を行う構成となっている。なお、最上位から２つの段及び最下位から２つの段の信号出力回路３４１は、ダミー回路であり、上位の走査信号線Ｇ１及びＧ３並びに下位の走査信号線Ｇ４７７及びＧ４７９へ出力する信号出力回路３４１の入出力信号線が接続されている。また、信号出力回路３４１とは走査信号線Ｇ１〜Ｇ４７９を介して反対側に配置された第１補助駆動回路３５０は、ダミー回路を除く各信号出力回路３４１に対応して、補助回路３５１を有している。
【００２７】
図９には、第２主駆動回路３７０と第２補助駆動回路３８０の詳細が概略的に示されている。第２主駆動回路３７０と第２補助駆動回路３８０の構成は、偶数番目の走査信号線Ｇ２ｉのみに対応するということを除いて、図３の主駆動回路２４０と補助駆動回路２５０の構成と同様であり、第２主駆動回路３７０は、図８と同様に、複数の信号出力回路３４１から構成されており、各信号出力回路３４１が１つの出力Ｇｎを有し、信号出力回路３４１の出力Ｇｎが次段の信号出力回路３４１の入力Ｇｎ−２に入力されることにより、各信号出力回路３４１が順にＨｉｇｈ信号の出力を行う構成となっている。なお、最上位から２つの段及び最下位から２つの段の信号出力回路３４１は、ダミー回路であり、上位の走査信号線Ｇ２及びＧ４並びに下位の走査信号線Ｇ４７８及びＧ４８０へ出力する信号出力回路３４１の入出力信号線が接続されている。また、信号出力回路３４１とは走査信号線Ｇ２〜Ｇ４８０を介して反対側に配置された第２補助駆動回路３８０は、ダミー回路を除く各信号出力回路３４１に対応して、図８と同様に、補助回路３５１を有している。
【００２８】
図１０は、信号出力回路３４１の回路構成について示す図であり、図１１は、図１０の信号出力回路３４１の動作のタイミングチャートである。信号出力回路３４１の動作は、第１実施形態における信号出力回路２４１の動作周期が１Ｈ（Ｈは、水平同期期間）から２Ｈに変更されたのみであり、回路構成と動作は同様であるため説明は省略する。
【００２９】
図１２には、補助回路３５１の回路構成が示されている。この補助回路３５１の構成は第１実施形態の補助回路２５１と同一であり、１つのトランジスタＴＣを有し、トランジスタＴＣに対し走査信号線Ｇｎがダイオード接続されると共に、走査信号線Ｇｎに対応するクロック信号Ｖｍが接続されている。これにより、第２実施形態においても、補助回路３５１は、走査信号線Ｇｎがクロック信号Ｖｍに応答してＨｉｇｈからＬｏｗになるタイミングにおいて、クロック信号ＶｍがＬｏｗであるにも関わらず、応答遅れにより走査信号線ＧｎがＨｉｇｈである場合に、トランジスタＴＣが導通することから、Ｈｉｇｈである走査信号線ＧｎからＬｏｗであるクロック信号Ｖｍに電流がリークし、走査信号線Ｇｎの立ち下がりを早め、波形なまりを改善することができる。また、トランジスタＴＣに入力される走査信号線Ｇｎの信号は、出力期間以外はＬｏｗであり、クロック信号Ｖｍも交流信号であるため、長時間Ｈｉｇｈ電位等を与えることにより発生する閾値電圧Ｖｔｈのシフトを抑制することができる。
【００３０】
したがって、液晶表示装置の駆動回路から出力される波形のなまりを改善することができるため、表示装置の表示品質を高めることができる。
【００３１】
［第３実施形態］
本発明の第３実施形態について説明する。第３実施形態に係る液晶表示装置の構成は、第１実施形態の図１に示される構成と同様であるため、重複する説明を省略する。
【００３２】
図１３には、第３実施形態に係る液晶表示装置の液晶パネル４００が示されている。液晶パネル４００は、ＴＦＴ基板４２０とカラーフィルタ基板４３０の２枚の基板を有し、これらの基板の間には液晶組成物が封止されている。ＴＦＴ基板４２０は、走査信号線Ｇ１〜Ｇ４８０に対して、順に所定の電圧を印加する駆動回路４１０と、画素領域４０２において走査信号線Ｇ１〜Ｇ４８０に垂直に交差するように延びる不図示の複数のデータ信号線に対して画素の階調値に対応する電圧を印加すると共に、第１補助回路付駆動回路４４０及び第２補助回路付駆動回路４５０を制御する駆動ＩＣ４６０とを有している。
【００３３】
また、駆動回路４１０は、奇数番目の走査信号線Ｇ２ｉ−１（ｉは１〜２４０）に対して、順に所定の電圧を印加すると共に、偶数番目の走査信号線Ｇ２ｉの立ち下がりを補助する補助回路４４３（後述）を有する第１補助回路付駆動回路４４０と、偶数番目の走査信号線Ｇ２ｉに対して、順に所定の電圧を印加すると共に、奇数番目の走査信号線Ｇ２ｉ−１の立ち下がりを補助する補助回路４４３を有する第２補助回路付駆動回路４５０と、を有している。
【００３４】
図１４Ａには、第１補助回路付駆動回路４４０の詳細が概略的に示されている。第１補助回路付駆動回路４４０は、複数の信号出力回路４４１から構成されており、各信号出力回路４４１は、偶数番目の走査信号線Ｇ２ｉへの１つの出力Ｇｎを有し、信号出力回路４４１の出力Ｇｎが次段の信号出力回路４４１の入力Ｇｎ−２に入力されることにより、各信号出力回路４４１が順にＨｉｇｈ信号の出力を行う構成となっている。また、奇数番目の走査信号線Ｇ２ｉ−１からの１つの入力Ｇｎ−１を有し、信号の立ち下がりを補助する。なお、最上位から２つの段及び最下位の段の信号出力回路４４１は、ダミー回路となっている。
【００３５】
図１４Ｂには、第２補助回路付駆動回路４５０の詳細が概略的に示されている。第２補助回路付駆動回路４５０の構成は、第１補助回路付駆動回路４４０と同様に、複数の信号出力回路４４１から構成されており、信号出力回路４４１は、出力端子が偶数番目の走査信号線Ｇ２ｉと奇数番目の走査信号線Ｇ２ｉ−１とで入れ替わっているほかは第１補助回路付駆動回路４４０の信号出力回路４４１と同じである。
【００３６】
図１５は、信号出力回路４４１の回路構成について示す図であり、図１６は、図１５の信号出力回路４４１の動作のタイミングチャートである。信号出力回路４４１は、第２実施形態の信号出力回路３４１と同一の回路であるである主回路４４２と、補助回路４４３とにより構成されており、補助回路４４３を有する点で異なる他は同様の構成で、同様の動作を行う。補助回路４４３は、図１５に示されるように、トランジスタＴ５Ａを有し、トランジスタＴ５Ａのゲートは、主回路４４２のノードＮ１に接続され、ソース・ドレインには、走査信号線Ｇｎ−１と、表示領域を介して反対側の駆動回路において走査信号線Ｇｎ−１の出力に用いられたクロックＶｍ−１とが接続されている。
【００３７】
ここで、２ライン目の出力を行う信号出力回路４４１を考えると、図１６に示されるように、走査信号線Ｇ２がＨｉｇｈの状態ではノードＮ１もＨｉｇｈの状態であり、走査信号線Ｇ２の立ち上がり、立ち下がり時において、トランジスタＴ５Ａのソース・ドレイン間は導通している。したがって、補助回路４４３では、走査信号線Ｇｎ−１は、トランジスタＴ５Ａを介して、遅れのないクロックＶｍ−１に接続されているため、クロックＶｍ−１からの電流リーク又はクロックＶｍ−１への電流リークにより波形なまりを改善することができる。特に、走査信号線Ｇｎ−１がクロック信号Ｖｍ−１に応答してＨｉｇｈからＬｏｗになるタイミングにおいては、ノードＮ１はチャージポンプされた高い電位を有しているため、走査信号線Ｇｎ−１の立ち下がりの波形なまりをより改善することができる。また、トランジスタＴ５Ａに入力されるノードＮ１の信号は、出力期間以外はＬｏｗであり、クロック信号Ｖｍ−１も交流信号であるため、長時間Ｈｉｇｈ電位等を与えることにより発生する閾値電圧Ｖｔｈのシフトを抑制することができる。
【００３８】
したがって、液晶表示装置の駆動回路から出力される波形のなまりを改善することができるため、表示装置の表示品質を高めることができる。
【００３９】
［第４実施形態］
本発明の第４実施形態について説明する。第４実施形態に係る液晶表示装置の構成は、第１実施形態の図１に示される構成と同様であるため、重複する説明を省略する。
【００４０】
図１７には、第４実施形態に係る液晶表示装置の液晶パネル５００が示されている。液晶パネル５００は、ＴＦＴ基板５２０とカラーフィルタ基板５３０の２枚の基板を有し、これらの基板の間には液晶組成物が封止されている。ＴＦＴ基板５２０は、走査信号線Ｇ１〜Ｇ４８０に対して、順に所定の電圧を印加する駆動回路５１０と、画素領域５０２において走査信号線Ｇ１〜Ｇ４８０に垂直に交差するように延びる不図示の複数のデータ信号線に対して画素の階調値に対応する電圧を印加すると共に、第１補助回路付駆動回路５４０及び第２補助回路付駆動回路５５０を制御する駆動ＩＣ５６０とを有している。
【００４１】
また、駆動回路５１０は、奇数番目の走査信号線Ｇ２ｉ−１（ｉは１〜２４０）に対して、順に所定の電圧を印加すると共に、偶数番目の走査信号線Ｇ２ｉの立ち上がりを補助する補助回路５４３（後述）を有する第１補助回路付駆動回路５４０と、偶数番目の走査信号線Ｇ２ｉに対して、順に所定の電圧を印加すると共に、奇数番目の走査信号線Ｇ２ｉ−１の立ち上がりを補助する補助回路５４３を有する第２補助回路付駆動回路５５０と、を有している。
【００４２】
図１８Ａには、第１補助回路付駆動回路５４０の詳細が概略的に示されている。図１８Ａに示されるように、第１補助回路付駆動回路５４０は、第３実施形態の第１補助回路付駆動回路４４０と同様に、複数の信号出力回路５４１から構成されており、各信号出力回路５４１は、奇数番目の走査信号線Ｇ２ｉ−１への１つの出力Ｇｎを有し、信号出力回路４４１の出力Ｇｎが次段の信号出力回路５４１の入力Ｇｎ−２に入力されることにより、各信号出力回路５４１が順にＨｉｇｈ信号の出力を行う構成となっている。また、偶数番目の走査信号線Ｇ２ｉからの１つの入力Ｇｎ＋１を有し、信号の立ち上がりを補助する。なお、最上位から２つの段及び最下位から２つの段の信号出力回路５４１は、ダミー回路となっている。
【００４３】
図１８Ｂには、第２補助回路付駆動回路５５０の詳細が概略的に示されいる。第２補助回路付駆動回路５５０の構成は、第１補助回路付駆動回路５４０と同様に、複数の信号出力回路５４１から構成されており、信号出力回路５４１は、出力端子が偶数番目の走査信号線Ｇ２ｉと奇数番目の走査信号線Ｇ２ｉ−１とで入れ替わっているほかは第１補助回路付駆動回路５４０の信号出力回路５４１と同じである。
【００４４】
図１９は、信号出力回路５４１の回路構成について示す図であり、図２０は、図１９の信号出力回路５４１の動作のタイミングチャートである。信号出力回路５４１は、第３実施形態の信号出力回路４４１と同様に、主回路５４２と補助回路５４３とから構成されており、補助回路５４３のトランジスタＴ５Ｂのソース・ドレインに接続される信号が走査信号線Ｇｎ＋１及びクロック信号Ｖｍ＋１である他は同じ構成である。
【００４５】
ここで、２ライン目の出力を行う信号出力回路５４１を考えると、図２０に示されるように、走査信号線Ｇ２がＨｉｇｈの状態ではノードＮ１もＨｉｇｈの状態であり、第３実施形態と同様に、走査信号線Ｇ２の立ち上がり、立ち下がり時において、トランジスタＴ５Ａのソース・ドレイン間は導通している。したがって、補助回路５４３では、走査信号線Ｇｎ＋１は、トランジスタＴ５Ａを介して、遅れのないクロックＶｍ＋１に接続されているため、電流リークにより波形なまりを改善することができる。特に、走査信号線Ｇｎ＋１がクロック信号Ｖｍ＋１に応答してＬｏｗからＨｉｇｈになるタイミングにおいては、ノードＮ１はチャージポンプされた高い電位を有しているため、走査信号線Ｇｎ＋１の立ち上がりの波形なまりをより改善することができる。また、トランジスタＴ５Ａに入力されるノードＮ１の信号は、出力期間以外はＬｏｗであり、クロック信号Ｖｍ＋１も交流信号であるため、長時間Ｈｉｇｈ電位等を与えることにより発生する閾値電圧Ｖｔｈのシフトを抑制することができる。
【００４６】
したがって、液晶表示装置の駆動回路から出力される波形のなまりを改善することができるため、表示装置の表示品質を高めることができる。
【００４７】
なお、上述の各実施形態においては、Ｈｉｇｈ信号をアクティブ信号として、ゲートに入力することで、ソース・ドレイン間が導通するＮＭＯＳ型のトランジスタとしたが、Ｌｏｗ信号をアクティブ信号として、ゲートに入力することによりソース・ドレイン間が導通するＰＭＯＳ型のトランジスタとしてもよい。
【００４８】
また、上述の各実施形態の液晶表示装置は、ＩＰＳ（In-Plane Switching）方式、ＶＡ（Vertically Aligned）方式及びＴＮ（Twisted Nematic）方式のいずれの方式の液晶表示装置であっても適用することができる。また、液晶表示装置に限らず、有機ＥＬ表示装置、電界放出ディスプレイ装置（ＦＥＤ）及び駆動回路としてシフトレジスタを用いるその他の表示装置に用いることができる。
【符号の説明】
【００４９】
１００ 液晶表示装置、１１０ 上フレーム、１２０ 下フレーム、２００ 液晶パネル、２０２ 画素領域、２１０ 駆動回路、２２０ ＴＦＴ基板、２３０ カラーフィルタ基板、２４０ 主駆動回路、２４１ 信号出力回路、２５０ 補助駆動回路、２５１ 補助回路、２６０ 駆動ＩＣ、３００ 液晶パネル、３０２ 画素領域、３１０ 駆動回路、３２０ ＴＦＴ基板、３３０ カラーフィルタ基板、３４０ 第１主駆動回路、３４１ 信号出力回路、３５０ 第１補助駆動回路、３５１ 補助回路、３６０ 駆動ＩＣ、３７０ 第２主駆動回路、３８０ 第２補助駆動回路、４００ 液晶パネル、４０２ 画素領域、４１０ 駆動回路、４２０ ＴＦＴ基板、４３０ カラーフィルタ基板、４４０ 第１補助回路付駆動回路、４４１ 信号出力回路、４４２ 主回路、４４３ 補助回路、４５０ 第２補助回路付駆動回路、４６０ 駆動ＩＣ、５００ 液晶パネル、５０２ 画素領域、５１０ 駆動回路、５２０ ＴＦＴ基板、５３０ カラーフィルタ基板、５４０ 第１補助回路付駆動回路、５４１ 信号出力回路、５４２ 主回路、５４３ 補助回路、５５０ 第２補助回路付駆動回路、５６０ 駆動ＩＣ。
【特許請求の範囲】
【請求項１】
複数の出力信号線に対して、上位から順に画素トランジスタを導通させる電位であるアクティブ電位を印加する駆動回路を備え、前記駆動回路は、
前記複数の信号線のうちの一の出力信号線の一端に、より上位の前記出力信号線において出力されるアクティブ電位が入力されることに起因して、クロック信号を印加してアクティブ電位を出力させる主駆動回路と、
前記出力信号線の他端がソース及びドレインの一方に接続され、前記クロック信号の信号線がソース及びドレインの他方に接続されたトランジスタである補助トランジスタを含む補助駆動回路と、を有する、ことを特徴とする表示装置。
【請求項２】
前記出力信号線は、前記補助トランジスタのソース又はドレインの一方と、ゲートとの両方に接続されている、ことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記主駆動回路は、前記クロック信号を前記出力信号線に印加させるためのスイッチとなるメイントランジスタを更に備え、
前記補助トランジスタのゲートには、より上位の前記出力信号線のための前記メイントランジスタのゲート線が接続されている、ことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記主駆動回路は、前記クロック信号を前記出力信号線に印加させるためのスイッチとなるメイントランジスタを更に備え、
前記補助トランジスタのゲートには、より下位の前記出力信号線のための前記メイントランジスタのゲート線が接続されている、ことを特徴とする請求項１に記載の表示装置。
【請求項１】
複数の出力信号線に対して、上位から順に画素トランジスタを導通させる電位であるアクティブ電位を印加する駆動回路を備え、前記駆動回路は、
前記複数の信号線のうちの一の出力信号線の一端に、より上位の前記出力信号線において出力されるアクティブ電位が入力されることに起因して、クロック信号を印加してアクティブ電位を出力させる主駆動回路と、
前記出力信号線の他端がソース及びドレインの一方に接続され、前記クロック信号の信号線がソース及びドレインの他方に接続されたトランジスタである補助トランジスタを含む補助駆動回路と、を有する、ことを特徴とする表示装置。
【請求項２】
前記出力信号線は、前記補助トランジスタのソース又はドレインの一方と、ゲートとの両方に接続されている、ことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記主駆動回路は、前記クロック信号を前記出力信号線に印加させるためのスイッチとなるメイントランジスタを更に備え、
前記補助トランジスタのゲートには、より上位の前記出力信号線のための前記メイントランジスタのゲート線が接続されている、ことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記主駆動回路は、前記クロック信号を前記出力信号線に印加させるためのスイッチとなるメイントランジスタを更に備え、
前記補助トランジスタのゲートには、より下位の前記出力信号線のための前記メイントランジスタのゲート線が接続されている、ことを特徴とする請求項１に記載の表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４Ａ】
【図１４Ｂ】
【図１５】
【図１６】
【図１７】
【図１８Ａ】
【図１８Ｂ】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４Ａ】
【図１４Ｂ】
【図１５】
【図１６】
【図１７】
【図１８Ａ】
【図１８Ｂ】
【図１９】
【図２０】
【公開番号】特開２０１２−２２５９９９（Ｐ２０１２−２２５９９９Ａ）
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願番号】特願２０１１−９１１５６（Ｐ２０１１−９１１５６）
【出願日】平成２３年４月１５日（２０１１．４．１５）
【出願人】（５０２３５６５２８）株式会社ジャパンディスプレイイースト (2,552)
【Ｆターム（参考）】
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願日】平成２３年４月１５日（２０１１．４．１５）
【出願人】（５０２３５６５２８）株式会社ジャパンディスプレイイースト (2,552)
【Ｆターム（参考）】
[ Back to top ]