【課題】消費電力が小さく抑えられ、出力される電位の振幅が小さくなるのを防ぐことができる、単極性のトランジスタを用いた半導体装置。
【解決手段】第１電位を有する第１配線、第２電位を有する第２配線、及び第３電位を有する第３配線と、極性が同じである第１トランジスタ及び第２トランジスタと、第１トランジスタ及び第２トランジスタのゲートに第１電位を与えるか、第１トランジスタ及び第２トランジスタのゲートに第３電位を与えるかを選択し、なおかつ、第１トランジスタ及び第２トランジスタのドレイン端子に、１電位を与えるか否かを選択する複数の第３トランジスタと、を有し、第１トランジスタのソース端子は、第２配線に接続され、第２トランジスタのソース端子は、第３配線に接続されている半導体装置。 （もっと読む）

【課題】飛び込みの影響を軽減できるブートストラップ回路を提供する。
【解決手段】同一導電型の第１乃至第４ＴＲから構成され、第１ＴＲにおいて、一方のＳ／Ｄ領域は第２ＴＲの一方のＳ／Ｄ領域に接続され、他方のＳ／Ｄ領域には、２相のクロックのうち一方のクロックが印加され、ゲート電極は、第３ＴＲの一方のＳ／Ｄ領域に接続され、第２ＴＲにおいて、他方のＳ／Ｄ領域は電圧供給線に接続され、第３ＴＲにおいて、他方のＳ／Ｄ領域には入力信号が印加され、ゲート電極には他方のクロックが印加され、第１ＴＲのゲート電極と第３ＴＲの一方のＳ／Ｄ領域とは、第３ＴＲがオフ状態になると浮遊状態となるノード部を構成し、第４ＴＲにおいて、一方のＳ／Ｄ領域は、反転回路の入力側に接続されると共に、該反転回路の出力側と第２ＴＲのゲート電極とが接続されており、他方のＳ／Ｄ領域は入力信号が印加され、ゲート電極には他方のクロックが印加される。 （もっと読む）

【課題】ウォッチドッグのための特殊な構成を追加することなく、マイコンラッチ時に自動的かつ確実にマイコンにリセットをかける
【解決手段】水晶振動子Ｘｔａｌを用いた水晶発振回路からクロック信号を入力されるマイコン２００のリセット回路１００であって、マイコン２００は、出力がＨｉｇｈとＬｏｗとで周期的に変動するＧＰＩＯ端子２０１を備え、クロック信号の入力が停止されたときに自動的にリセット状態となる構成とされ、リセット回路１００は、ＧＰＩＯ端子２０１の出力をコンデンサを用いて平滑し、平滑電圧がＨｉｇｈとＬｏｗの中間電位のときは水晶振動子Ｘｔａｌの負性抵抗より小さい抵抗を発生して水晶振動子Ｘｔａｌに印加し、平滑電圧がＨｉｇｈとＬｏｗのいずれかになると水晶振動子Ｘｔａｌの負性抵抗以上の抵抗を発生して水晶振動子Ｘｔａｌに印加する。 （もっと読む）

【課題】スイッチング制御する制御回路の負担を軽減するスイッチング回路を提供する。
【解決手段】第１のスイッチング素子の制御電極と第１のスイッチング素子をスイッチング制御する制御回路との間に接続される抵抗と、第１のスイッチング素子の制御電極と第１のスイッチング素子の低電位側電極との間に接続される第１のコンデンサと、第１のコンデンサと直列に接続される第２のスイッチング素子とを備え、第２のスイッチング素子の高電位側電極は、第１のスイッチング素子の制御電極に電気的に接続され、第２のスイッチング素子の低電位側電極は第１のスイッチング素子の低電位側電力端子に電気的に接続され、第２のスイッチング素子の制御電極は、抵抗と制御回路の間に接続されている。 （もっと読む）

【課題】表示装置の走査信号線の駆動回路において、走査信号線の出力波形なまりを改善し、表示品質を高めた表示装置を提供する。
【解決手段】表示装置は、複数の信号線Ｇ_ｎに対して、順に画素トランジスタを導通させる電位であるアクティブ電位を印加する駆動回路２１０を備え、前記駆動回路２１０は、前記複数の信号線のうちの一の信号線である出力信号線の一端に、より上位の前記出力信号線において出力されるアクティブ電位が入力されることに起因して、クロック信号を印加してアクティブ電位を出力させる主駆動回路２４０と、前記出力信号線の他端、及び前記クロック信号の信号線が、ソース／ドレインを介して接続されたトランジスタである補助トランジスタを含む補助駆動回路２５０と、を有する。 （もっと読む）

【課題】ＥＳＤパルスをもれなく検出し、かつ通常の電源投入時やスパイクノイズ印加時の誤検出を抑制する。
【解決手段】第１検出回路７はＥＳＤパルスの印加開始時から第１所定時間だけ第１検出信号を出力する。第２検出回路９は、第１検出信号を受け、かつＥＳＤパルスの印加が第２所定時間だけ持続したときに第３所定時間だけ第２検出信号を出力する。第１所定時間は電源の立ち上がり時間よりも短い。第２所定時間は第１所定時間よりも短く、かつスパイクノイズの印加時間よりも長い。第３所定時間はＥＳＤパルスの印加時間よりも長い。クランプ回路１１は、第１検出信号及び第２検出信号の少なくとも一方が出力されているときはゲート端子４７をＧＮＤ端子３とは絶縁する。プルアップ回路１３は、ゲート端子４７を、第２検出信号が出力されているときは電源端子１に接続し、第２検出信号を出力されていないときは電源端子１とは絶縁する。 （もっと読む）

【課題】入力信号が有する２値の電位に関わらず、正常に動作させることが可能なデジタ
ル回路の提案を課題とする。
【解決手段】半導体装置の一態様は、入力端子、容量素子、スイッチ、トランジスタ、配
線、及び出力端子を有し、前記入力端子は、前記容量素子の第１の電極に電気的に接続さ
れ、前記配線は、前記スイッチを介して前記容量素子の第２の電極に電気的に接続され、
前記トランジスタのゲートは、前記容量素子の第２の電極に電気的に接続され、前記トラ
ンジスタのソース又はドレインの一方は、前記配線に電気的に接続され、前記トランジス
タのソース又はドレインの他方は、前記配線に電気的に接続されていることを特徴とする
。 （もっと読む）

【課題】トランジスタを用いたスイッチ回路を有するデジタル回路において、電源電圧、入力信号の振幅、トランジスタのしきい値電圧の関係に応じて適切に入力信号を補正し、好適な回路動作を可能とする。
【解決手段】電源電位（ＶＤＤ、ＶＳＳ）が供給される第１のトランジスタ（３２、３３）を有するスイッチ回路（３１）と、入力信号が印加される入力端（ＩＮ）と第１のトランジスタの制御端子（ゲート）との間に接続された補正回路（３４、３６）とを有し、前記制御端子と入力端との間に接続された容量（Ｃ２、Ｃ３）と、該容量と前記制御端子との間のノード（Ｎ５、Ｎ６）と電源電位との間に設けられた、第１のトランジスタと概ね同じしきい値を有するダイオード接続された第２のトランジスタ（３５、３７）と、第２のトランジスタに直列に接続されたスイッチ（ＳＷ２、ＳＷ３）とを有するデジタル回路（３０）を提供する。 （もっと読む）

【課題】モータ駆動装置内で駆動信号経路のオープン故障が発生した場合にも、モータ駆動回路のトランジスタを安全、確実にオフ状態とする。
【解決手段】モータ駆動回路３のトランジスタＱ１〜Ｑ６に駆動信号を供給してトランジスタをオン・オフ制御するトランジスタ駆動回路５を備えたモータ駆動装置において、トランジスタＱ１〜Ｑ６のゲート・ソース間（またはベース・エミッタ間）に、トランジスタ駆動回路５からトランジスタＱ１〜Ｑ６への駆動信号経路上にオープン故障が発生した場合に、トランジスタＱ１〜Ｑ６をオフさせるための抵抗体Ｒｇｓ及び／又はコンデンサＣｇｓを接続すると共に、抵抗体、コンデンサをトランジスタの内部に配置したもの。 （もっと読む）

【課題】ON状態での低いオン抵抗とOFF状態での小さいオフリーク電流を持つMOSトランジスタスイッチを用いた半導体装置及びサンプルホールド回路を実現する。
【解決手段】PMOSトランジスタM11がON状態の場合には、PMOSトランジスタM12がON状態になりPMOSトランジスタM11のバックゲート端子をPMOSトランジスタM11のソース端子に接続し、PMOSトランジスタM11がOFF状態の場合には、PMOSトランジスタM13がON状態になりPMOSトランジスタM11のバックゲート端子を電源電圧端子VDD1に接続する。 （もっと読む）

【課題】より効果的に逆起電圧の発生を抑え、過電圧による素子の破壊を防ぐことが可能な保護回路を提供する。
【解決手段】第１の実施形態の保護回路２は、抵抗値可変スイッチ１０，過電流検出部２０，制御電圧印加部３０，容量部４０，制御端子電圧変更部５０および外部端子１１を備える。抵抗値可変スイッチ１０は、制御端子１０ａ，第１端子１０ｂおよび第２端子１０ｃを有する。制御端子電圧変更部５０は、抵抗値可変スイッチ１０の制御端子１０ａと基準電位端子との間に直列的に設けられたスイッチ５１および抵抗器５２を含む。 （もっと読む）

【課題】スナバ回路を用いることなく、半導体遮断器を破損させずに電流を遮断する。
【解決手段】制御部１１が、電流検出部１３にて検出された電流値が所定の電流値に達すると短絡や過電流が発生したと判断し、半導体遮断器１２にて電流の遮断を開始するように制御する。そして、正極線５１に流れる電流を半導体遮断器１２よりも直流電源８０側で分岐させて、コンデンサ１４に流入させて半導体遮断器１２を破損させないようにしている。また、半導体遮断器１２にて電と流を遮断した後も、半導体遮断器１２の電気的接続状態をオフ状態から一時的にオン状態に切り替えて、コンデンサ１４に充電された電荷を放電させるようにして、コンデンサ１４の容量が小さくてもすむようにしている。 （もっと読む）

【課題】容量素子を利用したタイマー回路において、容量素子が短絡状態になったことを検出することができるタイマー回路を提供する。
【解決手段】容量素子の充電又は放電が開始されてから、容量素子Ｃの電位と、グランドＧＤＮの電位より高く電源ＶＤＤの電位より低い基準電圧ＶＲＥＦ＿Ｈの電位とを比較して、容量素子Ｃの電位が基準電圧ＶＲＥＦ＿Ｈの電位に到達した場合に、予め定められたタイムアップ信号を出力するコンパレータＣＭＰ１と、容量素子Ｃの電位が、グランドＧＮＤの電位より高く基準電圧ＶＲＥＦ＿Ｈの電位より低い基準電圧ＶＲＥＦ＿Ｓの電位より高くなるように制御する制御部と、容量素子Ｃの電位と基準電圧ＶＲＥＦ＿Ｓの電位とを比較して、容量素子Ｃの電位が基準電圧ＶＲＥＦ＿Ｓの電位より低くなった場合に、前記容量素子の短絡状態が検出された旨を示す短絡検出信号を出力するコンパレータＣＭＰ２と、を備える。 （もっと読む）

【課題】より少ない素子数で、さらなる高速化を実現することの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】バッファ回路１は、互いに直列に接続されたインバータ回路１０およびインバータ回路２０を備える。インバータ回路２０は、並列関係にあるトランジスタＴｒ₂₁およびトランジスタＴｒ₂₂と、これらのトランジスタＴｒ₂₁，Ｔｒ₂₂のゲート電圧Ｖ_gの補正を行う閾値補正回路２１を有する。閾値補正回路２１は、トランジスタＴｒ₂₁のゲートに対して、トランジスタＴｒ₂₁の閾値電圧Ｖ_th1（図示せず）またはトランジスタＴｒ₂₁の閾値電圧Ｖ_th1に対応する電圧をオフセットとして設定する。閾値補正回路２１は、さらに、トランジスタＴｒ₂₂のゲートに対して、トランジスタＴｒ₂₂の閾値電圧Ｖ_th2（図示せず）またはトランジスタＴｒ₂₂の閾値電圧Ｖ_th2に対応する電圧をオフセットとして設定する。 （もっと読む）

【課題】消費電力を抑えつつ、出力電圧のばらつきをなくすことの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】５Ｔｒ２Ｃで構成されるインバータ回路において、容量素子Ｃ₁がトランジスタＴｒ₅のソースに接続されるとともに、トランジスタＴｒ₄を介してトランジスタＴｒ₂のソースに接続されている。これにより、入力端子ＩＮに立下り電圧が入力され、トランジスタＴｒ₁，Ｔｒ₃がオフしたときに、Ｖ_dd2が充電された容量素子Ｃ₁によって、トランジスタＴｒ₂のゲートがＶ_SS＋Ｖ_th2以上の電圧にチャージされ、トランジスタＴｒ₂がオンする。 （もっと読む）

【課題】矩形波の信号入力に応じて出力する出力電流の波形を矩形波に近づけることが可能な電流源回路を提供する。
【解決手段】電流源回路は、電圧端子に一端が接続された第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタの他端に一端が接続され、出力端子に他端が接続された第２のＭＯＳトランジスタと、電圧端子に一端が接続された第３のＭＯＳトランジスタと、第３のＭＯＳトランジスタの他端に一端が接続され、出力端子に他端が接続された第４のＭＯＳトランジスタと、を備える。この電流源回路は、第１のＭＯＳトランジスタおよび第４のＭＯＳトランジスタに電流が流れるように第１の入力端子にバイアス電圧が印加された状態で、第２の入力端子に印加されるスイッチ電圧に応じて、第２のＭＯＳトランジスタおよび第３のＭＯＳトランジスタのオン／オフを同期して制御する。 （もっと読む）

【課題】外乱等の影響を受けた場合でも、スイッチング電源のデッドタイムの最適値を誤認する可能性を低減し、これによって電力損失を低減することが可能な負荷駆動装置を提供する
【解決手段】負荷駆動装置１は、直流電圧源Ｖｃｃに直列に接続された２つのスイッチング素子Ｑ１，Ｑ２を有するスイッチング電源回路２と、スイッチング素子Ｑ１，Ｑ２をオン／オフさせる駆動信号を供給するスイッチ制御回路３と、２つのスイッチング素子Ｑ１、Ｑ２の両方がオフとなるデッドタイムを設定するデッドタイム設定回路６とを備えており、デッドタイム設定回路６は、デッドタイムの最適値となり得る候補値を探索する最適値探索部９と、最適値探索部９から候補値を受け取って、候補値を最適値とするか否かを確率に基づいて決定する確率演算部１０とを備えている。 （もっと読む）

【課題】瞬停の度に電力を遮断せずともリセット用コンデンサを確実に放電可能とする。
【解決手段】スイッチング制御回路５への入力電圧の降下を検出し、当該スイッチング制御回路５に設けられたリセット用コンデンサＣ２を放電する放電回路５５を作動させる電圧検出回路５３であって、前記入力電圧の降下検出後の復電時から所定時間Ｔａ後に電圧が復電判定値Ｖｒに至る比較用信号を前記入力電圧から生成し、前記入力電圧の降下検出時から前記比較用信号の電圧が前記復電判定値Ｖｒを超えるまで前記放電回路５５の作動を継続して前記リセット用コンデンサＣ２を放電するようにした。 （もっと読む）

【課題】電源電圧の立ち上がり状態の影響を受けないクリア信号を生成、出力するパワーオンクリア回路を提供する。
【課題の解決手段】パワーオンクリア回路は、電源の投入によってパルスを発生するパルス発生回路１と、発生したパルスを遅延して出力する遅延回路５と、遅延されたパルスが入力する縦続接続した２段のインバータ６，７と、遅延回路５の前段側の出力が入力する入力端子と１段目のインバータ６の出力が入力する入力端子とを有するＮＯＲ回路８とを備え、ＮＯＲ回路８の出力を電源電圧の立ち上がり状態の影響を受けない第１のクリア信号とし、インバータ７の出力を電源電圧の立ち上がり状態に応じた第２のクリア信号とするものである。 （もっと読む）

【課題】単調に減衰するだけの出力電圧特性に比べて、急峻に減衰した後に緩やかに減衰する出力電圧特性が得られる時定数回路等を提供する。
【解決手段】時定数回路１０は、抵抗素子１１１と容量素子１２１との並列回路１３１，…が第一の端子１４と第二の端子１５との間に複数直列に接続されて成る直並列回路１６と、第二の端子１５に接続された第三の端子１７と第四の端子１８との間に接続された分圧用抵抗素子１９と、を備えている。並列回路１３１は抵抗素子１１１と容量素子１２１とから成り、並列回路１３２は抵抗素子１１２と容量素子１２２とから成り、・・・、並列回路１３ｎは抵抗素子１１ｎと容量素子１２ｎとから成る。ｎは、並列回路１３１〜１３ｎの数であり、２以上の整数である。 （もっと読む）