リセット回路
【課題】ウォッチドッグのための特殊な構成を追加することなく、マイコンラッチ時に自動的かつ確実にマイコンにリセットをかける
【解決手段】水晶振動子Ｘｔａｌを用いた水晶発振回路からクロック信号を入力されるマイコン２００のリセット回路１００であって、マイコン２００は、出力がＨｉｇｈとＬｏｗとで周期的に変動するＧＰＩＯ端子２０１を備え、クロック信号の入力が停止されたときに自動的にリセット状態となる構成とされ、リセット回路１００は、ＧＰＩＯ端子２０１の出力をコンデンサを用いて平滑し、平滑電圧がＨｉｇｈとＬｏｗの中間電位のときは水晶振動子Ｘｔａｌの負性抵抗より小さい抵抗を発生して水晶振動子Ｘｔａｌに印加し、平滑電圧がＨｉｇｈとＬｏｗのいずれかになると水晶振動子Ｘｔａｌの負性抵抗以上の抵抗を発生して水晶振動子Ｘｔａｌに印加する。
【解決手段】水晶振動子Ｘｔａｌを用いた水晶発振回路からクロック信号を入力されるマイコン２００のリセット回路１００であって、マイコン２００は、出力がＨｉｇｈとＬｏｗとで周期的に変動するＧＰＩＯ端子２０１を備え、クロック信号の入力が停止されたときに自動的にリセット状態となる構成とされ、リセット回路１００は、ＧＰＩＯ端子２０１の出力をコンデンサを用いて平滑し、平滑電圧がＨｉｇｈとＬｏｗの中間電位のときは水晶振動子Ｘｔａｌの負性抵抗より小さい抵抗を発生して水晶振動子Ｘｔａｌに印加し、平滑電圧がＨｉｇｈとＬｏｗのいずれかになると水晶振動子Ｘｔａｌの負性抵抗以上の抵抗を発生して水晶振動子Ｘｔａｌに印加する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はリセット回路に関し、特に、水晶振動子を用いた水晶発振回路からクロック信号を入力されるマイコンのリセット回路に関する。
【背景技術】
【０００２】
従来、異常状態に陥ったマイコンを異常状態から復帰させるために、マイコンの異常を監視するウォッチドッグ回路を設けることが行われている。ウォッチドッグ回路は、例えば、マイコンが周期的に出力するパルス信号（ウォッチドッグパルス信号等）をカウンターにてカウントし、当該パルス信号の周期性が維持されている場合はマイコンが正常と判断し、当該パルス信号の周期性が崩れた場合はマイコンが異常と判断してマイコンにリセットをかける（特許文献１〜３，５等）。その他、発振回路からのクロック信号の発振状態を制御する技術について、特許文献４に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２２４７５９号公報
【特許文献２】特開２００８−１５２６７８号公報
【特許文献３】特開２００６−３０２１５１号公報
【特許文献４】特開２００６−２９５８１７号公報
【特許文献５】特開２００６−１１９９０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年では、上述した特許文献５に記載のように、ウォッチドッグをソフトウェア的に実現しているものも多い。このようなウォッチドッグでは、雷サージや静電気等によるマイコンラッチでマイコンが停止するとウォッチドッグも働かず、機器がフリーズしたままリセットされない。また、上述した特許文献１〜３の技術では、マイコンがウォッチドッグパルス信号を出力しつつ、マイコンの外部にウォッチドッグ信号の監視回路を設ける必要があった。
【０００５】
本発明は、上記課題に鑑みてなされたもので、ウォッチドッグのための構成を追加することなく、マイコンラッチ時に自動的かつ確実にマイコンにリセットをかけることが可能なリセット回路の提供を目的とする。
【課題を解決するための手段】
【０００６】
本発明の態様の１つは、水晶振動子を用いた水晶発振回路からクロック信号を入力されるマイコンのリセット回路であって、前記マイコンは、出力が正論理信号と負論理信号とで周期的に変動する所定端子を備え、前記クロック信号の入力が停止されたときに自動的にリセット状態となる構成とされ、当該リセット回路は、前記所定端子から出力される正論理信号と負論理信号の平滑電圧をコンデンサを用いて生成し、前記平滑電圧が正論理信号と負論理信号の中間電位のときは前記水晶振動子の負性抵抗より小さい抵抗を発生して前記水晶振動子に印加し、前記平滑電圧が正論理信号と負論理信号のいずれかになると前記水晶振動子の負性抵抗以上の抵抗を発生して前記水晶振動子に印加する構成とされる。
【０００７】
なお、上述したリセット回路は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。
【発明の効果】
【０００８】
本発明によれば、特殊な構成を追加することなく、マイコンラッチ時に自動的かつ確実にマイコンにリセットをかけることが可能なリセット回路を提供することができる。
請求項２にかかる発明によれば、前記リセット回路を簡易な回路構成で具体的に実現できる。
【図面の簡単な説明】
【０００９】
【図１】本実施形態にかかるリセット回路の構成を示す回路図である。
【図２】マイコンが異常状態のときのリセット回路における動作を示すタイミングチャートである。
【図３】マイコンが異常状態のときのリセット回路における動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ本発明の実施形態を説明する。図１は、本実施形態にかかるリセット回路の構成を示す回路図である。なお、同図において各素子の符号下に記載されている値は、リセット回路を構成する各素子の定格や型番の一例である。
【００１１】
同図に示すように、リセット回路１００は、水晶振動子Ｘｔａｌにかかる水晶発振回路と一体的に構成されており、当該水晶発振回路の出力するクロック信号を入力されるマイコン２００のＧＰＩＯ端子２０１（汎用入出力端子）も含む形で構成されている。なお、ＧＰＩＯ端子２０１は、正常状態（マイコンの正常動作時）のときハイインピーダンスである。
また、ＧＰＩＯ端子２０１の出力は、Ｈｉｇｈ（正論理信号）とＬｏｗ（負論理信号）とで周期的に変動するようになっており、以下ではＨｉｇｈ（正論理信号）とＬｏｗ（負論理信号）との比率が１：１（Ｄｕｔｙ５０％）の場合を例に取り説明する。マイコン２００は、正常動作している状態（正常状態）では、ＧＰＩＯ端子２０１の出力をＨｉｇｈとＬｏｗとで周期的に変動させるが、ラッチする等して停止している状態（異常状態）では、ＧＰＩＯ端子２０１の出力がＨｉｇｈとＬｏｗのいずれか一方に固定された状態となる。また、マイコン２００は、水晶振動子Ｘｔａｌによって入力されるクロック信号が停止されると動作を停止し、自動的にリセットされる構成とされる。
【００１２】
図１において、リセット回路１００は、抵抗Ｒ１〜Ｒ７、コンデンサＣ１〜Ｃ３、ツェナダイオードＤ１，Ｄ２、ダイオードＤ３、ｎチャンネルのＦＥＴ Ｔｒ１（電界効果トランジスタ）、を備えている。コンデンサＣ２，Ｃ３は、水晶発振回路の発振部容量を構成する。また、本実施形態において、抵抗Ｒ１は第１抵抗を構成し、抵抗Ｒ２は第２抵抗を構成し、抵抗Ｒ５は第３抵抗を構成し、ツェナダイオードＤ１は第１ツェナダイオードを構成し、ツェナダイオードＤ２は第２ツェナダイオードを構成する。
【００１３】
抵抗Ｒ１はＧＰＩＯ端子２０１をプルダウンし、抵抗Ｒ２はＧＰＩＯ端子２０１を定電圧Ｖｃｃ（＝３．３Ｖ）のラインにプルアップし、コンデンサＣ１はＧＰＩＯ端子２０１の出力するＨｉｇｈ，Ｌｏｗを平滑化した平滑電圧を生成する。すなわち、ＧＰＩＯ端子２０１の出力がＨｉｇｈとＬｏｗとで周期的に変動していれば、Ａ点には、定電圧Ｖｃｃの中間電位Ｖｍｉｄ（ＨｉｇｈとＬｏｗの中間電位）が出力される。一方、ＧＰＩＯ端子２０１の出力がＨｉｇｈに固定されると、Ａ点にはＨｉｇｈに対応する高電圧Ｖｈが出力され、ＧＰＩＯ端子２０１の出力がＬｏｗに固定されると、Ａ点にはＬｏｗに対応する低電圧Ｖｌ（グランド電位）が出力される。
【００１４】
ダイオードＤ３は、水晶発振回路の発振部容量を構成するコンデンサＣ２，Ｃ３の間にて、水晶振動子Ｘｔａｌに順方向になるように直列接続されており、正常状態において、ダイオードＤ３には順バイアスがかかるようになっている。このダイオードＤ３は水晶振動子Ｘｔａｌの負性抵抗値を超えないように設定される。
【００１５】
ここで、ダイオードＤ３のカソード（図のＢ点）と上述したＡ点の間は、抵抗Ｒ４〜Ｒ７、ツェナダイオードＤ１，Ｄ２、ＦＥＴ Ｔｒ１、を備える回路によって接続されている。ツェナダイオードＤ１はＡ点にカソードを接続され、直列接続された抵抗Ｒ６，Ｒ７を介してアノードをＢ点に接続されている。ここで、ツェナダイオードＤ１のツェナ電圧Ｖｔｈ１（不図示）をＶｌ＜Ｖｍｉｄ＜Ｖｔｈ１とされ、ツェナダイオードＤ１は、Ａ点が上述した中間電位Ｖｍｉｄや低電圧Ｖｌのときは降伏せず、Ａ点が上述した高電圧Ｖｈのときに降伏する。ＦＥＴ Ｔｒ１は抵抗Ｒ４を介してＡ点にゲートを接続され、グランドにソースを接続されている。ＦＥＴ Ｔｒ１のドレインは、抵抗Ｒ５を介して定電圧Ｖｃｃに接続され、ツェナダイオードＤ２のアノードにも接続されている。ツェナダイオードＤ２のカソードは抵抗Ｒ６，Ｒ７の接続点に接続されている。ここで、ＦＥＴ Ｔｒ１のゲート閾値電圧Ｖｔｈ２（不図示）をＶｔｈ２＜Ｖｍｉｄ＜高電圧Ｖｈとされ、ＦＥＴ Ｔｒ１は、Ａ点が上述した中間電位Ｖｍｉｄや高電圧Ｖｈのときはオンし、Ａ点が上述した低電圧Ｖｌのときはオフする。
【００１６】
すなわち、マイコン２００が正常動作していればＦＥＴ Ｔｒ１がオンするとともにツェナダイオードＤ１は降伏せず、このときＢ点の電位は、ダイオードＤ３に順バイアスがかかる電位に保たれるようになっている。従って、水晶振動子にかかる抵抗が負性抵抗を超えず、水晶振動子の発振するクロック信号がマイコン２００に供給され、マイコン２００は正常動作を継続する。
【００１７】
図２、図３は、マイコン２００が異常状態のときのリセット回路１００における動作を示すタイミングチャートである。図２、図３には、図１のＡ点における電圧と、水晶振動子Ｘｔａｌの発振状態とを示してある。
【００１８】
図２に示すように、ＧＰＩＯ端子２０１の出力がＨｉｇｈの状態でマイコン２００が停止するとＦＥＴ Ｔｒ１はオンし、ツェナダイオードＤ１が降伏することになる。このときＢ点の電位は、ダイオードＤ３に逆バイアスがかかる電位に上昇するようになっている。従って、水晶振動子にかかる抵抗が負性抵抗以上となって水晶振動子が発振を停止し、マイコン２００は停止して自動的にリセットされる。その後、ダイオードＤ３のカソード側の電荷が放電されるとＡ点の電位が中間電位Ｖｍｉｄとなり、水晶振動子は再び発振を開始する。すると、マイコン２００に対するクロック信号の入力が再開され、マイコン２００は再起動する。すなわち、マイコン２００が停止されても、リセット回路１００の作用によりマイコン２００は自動的にリセットした後で再起動される。
【００１９】
一方、図３に示すように、ＧＰＩＯ端子２０１の出力がＬｏｗの状態でマイコン２００が停止するとツェナダイオードＤ１が降伏せずにＦＥＴ Ｔｒ１がオフすることになる。Ｂ点の電位はダイオードＤ３に逆バイアスがかかる電位に上昇するようになっている。従って、水晶振動子にかかる抵抗が負性抵抗以上となって水晶振動子が発振を停止し、マイコン２００は停止して自動的にリセットされる。その後、ダイオードＤ３のカソード側の電荷が放電されるとＡ点の電位が中間電位Ｖｍｉｄとなり、水晶振動子は再び発振を開始する。すると、マイコン２００に対するクロック信号の入力が再開され、マイコン２００は再起動する。すなわち、マイコン２００が停止されても、リセット回路１００の作用によりマイコン２００は自動的にリセットした後で再起動される。
【００２０】
以上説明した実施形態にかかるリセット回路１００は、水晶振動子Ｘｔａｌを用いた水晶発振回路からクロック信号を入力されるマイコン２００のリセット回路１００において、ＧＰＩＯ端子２０１の出力をコンデンサを用いて平滑し、平滑電圧がＨｉｇｈとＬｏｗの中間電位のときは水晶振動子Ｘｔａｌの負性抵抗より小さい抵抗を発生して水晶振動子Ｘｔａｌに印加し、平滑電圧がＨｉｇｈとＬｏｗのいずれかになると水晶振動子Ｘｔａｌの負性抵抗以上の抵抗を発生して水晶振動子Ｘｔａｌに印加するように構成されている。すなわち、ウォッチドッグのための特殊な構成を追加することなく、マイコンラッチ時に自動的かつ確実にマイコンにリセットをかけることが可能となる。
【００２１】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【符号の説明】
【００２２】
１００…リセット回路、２００…マイコン、２０１…ＧＰＩＯ端子、Ｃ１〜Ｃ３…コンデンサ、Ｄ１…ツェナダイオード、Ｄ２…ツェナダイオード、Ｄ３…ダイオード、Ｒ１〜Ｒ７…抵抗、Ｔｒ１…ＦＥＴ 、Ｖｈ…高電圧、Ｖｌ…低電圧、Ｖｍｉｄ…中間電位、Ｘｔａｌ…水晶振動子
【技術分野】
【０００１】
本発明はリセット回路に関し、特に、水晶振動子を用いた水晶発振回路からクロック信号を入力されるマイコンのリセット回路に関する。
【背景技術】
【０００２】
従来、異常状態に陥ったマイコンを異常状態から復帰させるために、マイコンの異常を監視するウォッチドッグ回路を設けることが行われている。ウォッチドッグ回路は、例えば、マイコンが周期的に出力するパルス信号（ウォッチドッグパルス信号等）をカウンターにてカウントし、当該パルス信号の周期性が維持されている場合はマイコンが正常と判断し、当該パルス信号の周期性が崩れた場合はマイコンが異常と判断してマイコンにリセットをかける（特許文献１〜３，５等）。その他、発振回路からのクロック信号の発振状態を制御する技術について、特許文献４に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２２４７５９号公報
【特許文献２】特開２００８−１５２６７８号公報
【特許文献３】特開２００６−３０２１５１号公報
【特許文献４】特開２００６−２９５８１７号公報
【特許文献５】特開２００６−１１９９０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年では、上述した特許文献５に記載のように、ウォッチドッグをソフトウェア的に実現しているものも多い。このようなウォッチドッグでは、雷サージや静電気等によるマイコンラッチでマイコンが停止するとウォッチドッグも働かず、機器がフリーズしたままリセットされない。また、上述した特許文献１〜３の技術では、マイコンがウォッチドッグパルス信号を出力しつつ、マイコンの外部にウォッチドッグ信号の監視回路を設ける必要があった。
【０００５】
本発明は、上記課題に鑑みてなされたもので、ウォッチドッグのための構成を追加することなく、マイコンラッチ時に自動的かつ確実にマイコンにリセットをかけることが可能なリセット回路の提供を目的とする。
【課題を解決するための手段】
【０００６】
本発明の態様の１つは、水晶振動子を用いた水晶発振回路からクロック信号を入力されるマイコンのリセット回路であって、前記マイコンは、出力が正論理信号と負論理信号とで周期的に変動する所定端子を備え、前記クロック信号の入力が停止されたときに自動的にリセット状態となる構成とされ、当該リセット回路は、前記所定端子から出力される正論理信号と負論理信号の平滑電圧をコンデンサを用いて生成し、前記平滑電圧が正論理信号と負論理信号の中間電位のときは前記水晶振動子の負性抵抗より小さい抵抗を発生して前記水晶振動子に印加し、前記平滑電圧が正論理信号と負論理信号のいずれかになると前記水晶振動子の負性抵抗以上の抵抗を発生して前記水晶振動子に印加する構成とされる。
【０００７】
なお、上述したリセット回路は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。
【発明の効果】
【０００８】
本発明によれば、特殊な構成を追加することなく、マイコンラッチ時に自動的かつ確実にマイコンにリセットをかけることが可能なリセット回路を提供することができる。
請求項２にかかる発明によれば、前記リセット回路を簡易な回路構成で具体的に実現できる。
【図面の簡単な説明】
【０００９】
【図１】本実施形態にかかるリセット回路の構成を示す回路図である。
【図２】マイコンが異常状態のときのリセット回路における動作を示すタイミングチャートである。
【図３】マイコンが異常状態のときのリセット回路における動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ本発明の実施形態を説明する。図１は、本実施形態にかかるリセット回路の構成を示す回路図である。なお、同図において各素子の符号下に記載されている値は、リセット回路を構成する各素子の定格や型番の一例である。
【００１１】
同図に示すように、リセット回路１００は、水晶振動子Ｘｔａｌにかかる水晶発振回路と一体的に構成されており、当該水晶発振回路の出力するクロック信号を入力されるマイコン２００のＧＰＩＯ端子２０１（汎用入出力端子）も含む形で構成されている。なお、ＧＰＩＯ端子２０１は、正常状態（マイコンの正常動作時）のときハイインピーダンスである。
また、ＧＰＩＯ端子２０１の出力は、Ｈｉｇｈ（正論理信号）とＬｏｗ（負論理信号）とで周期的に変動するようになっており、以下ではＨｉｇｈ（正論理信号）とＬｏｗ（負論理信号）との比率が１：１（Ｄｕｔｙ５０％）の場合を例に取り説明する。マイコン２００は、正常動作している状態（正常状態）では、ＧＰＩＯ端子２０１の出力をＨｉｇｈとＬｏｗとで周期的に変動させるが、ラッチする等して停止している状態（異常状態）では、ＧＰＩＯ端子２０１の出力がＨｉｇｈとＬｏｗのいずれか一方に固定された状態となる。また、マイコン２００は、水晶振動子Ｘｔａｌによって入力されるクロック信号が停止されると動作を停止し、自動的にリセットされる構成とされる。
【００１２】
図１において、リセット回路１００は、抵抗Ｒ１〜Ｒ７、コンデンサＣ１〜Ｃ３、ツェナダイオードＤ１，Ｄ２、ダイオードＤ３、ｎチャンネルのＦＥＴ Ｔｒ１（電界効果トランジスタ）、を備えている。コンデンサＣ２，Ｃ３は、水晶発振回路の発振部容量を構成する。また、本実施形態において、抵抗Ｒ１は第１抵抗を構成し、抵抗Ｒ２は第２抵抗を構成し、抵抗Ｒ５は第３抵抗を構成し、ツェナダイオードＤ１は第１ツェナダイオードを構成し、ツェナダイオードＤ２は第２ツェナダイオードを構成する。
【００１３】
抵抗Ｒ１はＧＰＩＯ端子２０１をプルダウンし、抵抗Ｒ２はＧＰＩＯ端子２０１を定電圧Ｖｃｃ（＝３．３Ｖ）のラインにプルアップし、コンデンサＣ１はＧＰＩＯ端子２０１の出力するＨｉｇｈ，Ｌｏｗを平滑化した平滑電圧を生成する。すなわち、ＧＰＩＯ端子２０１の出力がＨｉｇｈとＬｏｗとで周期的に変動していれば、Ａ点には、定電圧Ｖｃｃの中間電位Ｖｍｉｄ（ＨｉｇｈとＬｏｗの中間電位）が出力される。一方、ＧＰＩＯ端子２０１の出力がＨｉｇｈに固定されると、Ａ点にはＨｉｇｈに対応する高電圧Ｖｈが出力され、ＧＰＩＯ端子２０１の出力がＬｏｗに固定されると、Ａ点にはＬｏｗに対応する低電圧Ｖｌ（グランド電位）が出力される。
【００１４】
ダイオードＤ３は、水晶発振回路の発振部容量を構成するコンデンサＣ２，Ｃ３の間にて、水晶振動子Ｘｔａｌに順方向になるように直列接続されており、正常状態において、ダイオードＤ３には順バイアスがかかるようになっている。このダイオードＤ３は水晶振動子Ｘｔａｌの負性抵抗値を超えないように設定される。
【００１５】
ここで、ダイオードＤ３のカソード（図のＢ点）と上述したＡ点の間は、抵抗Ｒ４〜Ｒ７、ツェナダイオードＤ１，Ｄ２、ＦＥＴ Ｔｒ１、を備える回路によって接続されている。ツェナダイオードＤ１はＡ点にカソードを接続され、直列接続された抵抗Ｒ６，Ｒ７を介してアノードをＢ点に接続されている。ここで、ツェナダイオードＤ１のツェナ電圧Ｖｔｈ１（不図示）をＶｌ＜Ｖｍｉｄ＜Ｖｔｈ１とされ、ツェナダイオードＤ１は、Ａ点が上述した中間電位Ｖｍｉｄや低電圧Ｖｌのときは降伏せず、Ａ点が上述した高電圧Ｖｈのときに降伏する。ＦＥＴ Ｔｒ１は抵抗Ｒ４を介してＡ点にゲートを接続され、グランドにソースを接続されている。ＦＥＴ Ｔｒ１のドレインは、抵抗Ｒ５を介して定電圧Ｖｃｃに接続され、ツェナダイオードＤ２のアノードにも接続されている。ツェナダイオードＤ２のカソードは抵抗Ｒ６，Ｒ７の接続点に接続されている。ここで、ＦＥＴ Ｔｒ１のゲート閾値電圧Ｖｔｈ２（不図示）をＶｔｈ２＜Ｖｍｉｄ＜高電圧Ｖｈとされ、ＦＥＴ Ｔｒ１は、Ａ点が上述した中間電位Ｖｍｉｄや高電圧Ｖｈのときはオンし、Ａ点が上述した低電圧Ｖｌのときはオフする。
【００１６】
すなわち、マイコン２００が正常動作していればＦＥＴ Ｔｒ１がオンするとともにツェナダイオードＤ１は降伏せず、このときＢ点の電位は、ダイオードＤ３に順バイアスがかかる電位に保たれるようになっている。従って、水晶振動子にかかる抵抗が負性抵抗を超えず、水晶振動子の発振するクロック信号がマイコン２００に供給され、マイコン２００は正常動作を継続する。
【００１７】
図２、図３は、マイコン２００が異常状態のときのリセット回路１００における動作を示すタイミングチャートである。図２、図３には、図１のＡ点における電圧と、水晶振動子Ｘｔａｌの発振状態とを示してある。
【００１８】
図２に示すように、ＧＰＩＯ端子２０１の出力がＨｉｇｈの状態でマイコン２００が停止するとＦＥＴ Ｔｒ１はオンし、ツェナダイオードＤ１が降伏することになる。このときＢ点の電位は、ダイオードＤ３に逆バイアスがかかる電位に上昇するようになっている。従って、水晶振動子にかかる抵抗が負性抵抗以上となって水晶振動子が発振を停止し、マイコン２００は停止して自動的にリセットされる。その後、ダイオードＤ３のカソード側の電荷が放電されるとＡ点の電位が中間電位Ｖｍｉｄとなり、水晶振動子は再び発振を開始する。すると、マイコン２００に対するクロック信号の入力が再開され、マイコン２００は再起動する。すなわち、マイコン２００が停止されても、リセット回路１００の作用によりマイコン２００は自動的にリセットした後で再起動される。
【００１９】
一方、図３に示すように、ＧＰＩＯ端子２０１の出力がＬｏｗの状態でマイコン２００が停止するとツェナダイオードＤ１が降伏せずにＦＥＴ Ｔｒ１がオフすることになる。Ｂ点の電位はダイオードＤ３に逆バイアスがかかる電位に上昇するようになっている。従って、水晶振動子にかかる抵抗が負性抵抗以上となって水晶振動子が発振を停止し、マイコン２００は停止して自動的にリセットされる。その後、ダイオードＤ３のカソード側の電荷が放電されるとＡ点の電位が中間電位Ｖｍｉｄとなり、水晶振動子は再び発振を開始する。すると、マイコン２００に対するクロック信号の入力が再開され、マイコン２００は再起動する。すなわち、マイコン２００が停止されても、リセット回路１００の作用によりマイコン２００は自動的にリセットした後で再起動される。
【００２０】
以上説明した実施形態にかかるリセット回路１００は、水晶振動子Ｘｔａｌを用いた水晶発振回路からクロック信号を入力されるマイコン２００のリセット回路１００において、ＧＰＩＯ端子２０１の出力をコンデンサを用いて平滑し、平滑電圧がＨｉｇｈとＬｏｗの中間電位のときは水晶振動子Ｘｔａｌの負性抵抗より小さい抵抗を発生して水晶振動子Ｘｔａｌに印加し、平滑電圧がＨｉｇｈとＬｏｗのいずれかになると水晶振動子Ｘｔａｌの負性抵抗以上の抵抗を発生して水晶振動子Ｘｔａｌに印加するように構成されている。すなわち、ウォッチドッグのための特殊な構成を追加することなく、マイコンラッチ時に自動的かつ確実にマイコンにリセットをかけることが可能となる。
【００２１】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【符号の説明】
【００２２】
１００…リセット回路、２００…マイコン、２０１…ＧＰＩＯ端子、Ｃ１〜Ｃ３…コンデンサ、Ｄ１…ツェナダイオード、Ｄ２…ツェナダイオード、Ｄ３…ダイオード、Ｒ１〜Ｒ７…抵抗、Ｔｒ１…ＦＥＴ 、Ｖｈ…高電圧、Ｖｌ…低電圧、Ｖｍｉｄ…中間電位、Ｘｔａｌ…水晶振動子
【特許請求の範囲】
【請求項１】
水晶振動子を用いた水晶発振回路からクロック信号を入力されるマイコンのリセット回路であって、
前記マイコンは、出力が正論理信号と負論理信号とで周期的に変動する所定端子を備え、前記クロック信号の入力が停止されたときに自動的にリセット状態となる構成とされ、
当該リセット回路は、前記所定端子から出力される正論理信号と負論理信号の平滑電圧をコンデンサを用いて生成し、前記平滑電圧が正論理信号と負論理信号の中間電位のときは前記水晶振動子の負性抵抗より小さい抵抗を発生して前記水晶振動子に印加し、前記平滑電圧が正論理信号と負論理信号のいずれかになると前記水晶振動子の負性抵抗以上の抵抗を発生して前記水晶振動子に印加することを特徴とするリセット回路。
【請求項２】
前記リセット回路は、
前記水晶発振回路における発振部容量の間にて水晶振動子に順方向に直列接続されるダイオードと、
前記所定端子を所定の正の定電圧にプルアップする第１抵抗と、
前記所定端子をグランドにプルダウンする第２抵抗と、
前記所定端子の出力を平滑した平滑電圧を生成するコンデンサと、
前記平滑電圧をカソードに入力され、前記所定端子の出力が正論理信号と負論理信号とを周期的に変動しているときや前記所定端子の出力が負論理信号に停止しているときは降伏せず、前記所定端子の出力が正論理信号に停止すると降伏する第１ツェナダイオードと、
前記平滑電圧をゲートに入力され、前記所定端子の出力が負論理信号に停止しているときはオンせず、前記所定端子の出力が正論理信号と負論理信号とを周期的に変動しているときや前記所定端子の出力が正論理信号に停止しているときはオンするｎチャンネルの電界効果トランジスタと、
前記電界効果トランジスタのドレインと前記所定の正の定電圧との間を接続する第３抵抗と、
前記電界効果トランジスタのドレインにアノードを接続され、前記所定端子の出力が負論理信号に停止しているときに降伏する第２ツェナダイオードと、
を備え、
前記第１ツェナダイオードのアノードと前記第２ツェナダイオードのカソードとは、それぞれ抵抗を介して前記水晶振動子もしくは前記ダイオードに接続されることを特徴とする請求項１に記載のリセット回路。
【請求項１】
水晶振動子を用いた水晶発振回路からクロック信号を入力されるマイコンのリセット回路であって、
前記マイコンは、出力が正論理信号と負論理信号とで周期的に変動する所定端子を備え、前記クロック信号の入力が停止されたときに自動的にリセット状態となる構成とされ、
当該リセット回路は、前記所定端子から出力される正論理信号と負論理信号の平滑電圧をコンデンサを用いて生成し、前記平滑電圧が正論理信号と負論理信号の中間電位のときは前記水晶振動子の負性抵抗より小さい抵抗を発生して前記水晶振動子に印加し、前記平滑電圧が正論理信号と負論理信号のいずれかになると前記水晶振動子の負性抵抗以上の抵抗を発生して前記水晶振動子に印加することを特徴とするリセット回路。
【請求項２】
前記リセット回路は、
前記水晶発振回路における発振部容量の間にて水晶振動子に順方向に直列接続されるダイオードと、
前記所定端子を所定の正の定電圧にプルアップする第１抵抗と、
前記所定端子をグランドにプルダウンする第２抵抗と、
前記所定端子の出力を平滑した平滑電圧を生成するコンデンサと、
前記平滑電圧をカソードに入力され、前記所定端子の出力が正論理信号と負論理信号とを周期的に変動しているときや前記所定端子の出力が負論理信号に停止しているときは降伏せず、前記所定端子の出力が正論理信号に停止すると降伏する第１ツェナダイオードと、
前記平滑電圧をゲートに入力され、前記所定端子の出力が負論理信号に停止しているときはオンせず、前記所定端子の出力が正論理信号と負論理信号とを周期的に変動しているときや前記所定端子の出力が正論理信号に停止しているときはオンするｎチャンネルの電界効果トランジスタと、
前記電界効果トランジスタのドレインと前記所定の正の定電圧との間を接続する第３抵抗と、
前記電界効果トランジスタのドレインにアノードを接続され、前記所定端子の出力が負論理信号に停止しているときに降伏する第２ツェナダイオードと、
を備え、
前記第１ツェナダイオードのアノードと前記第２ツェナダイオードのカソードとは、それぞれ抵抗を介して前記水晶振動子もしくは前記ダイオードに接続されることを特徴とする請求項１に記載のリセット回路。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１２−２４２９２１（Ｐ２０１２−２４２９２１Ａ）
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願番号】特願２０１１−１１００２１（Ｐ２０１１−１１００２１）
【出願日】平成２３年５月１７日（２０１１．５．１７）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【Ｆターム（参考）】
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願日】平成２３年５月１７日（２０１１．５．１７）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【Ｆターム（参考）】
[ Back to top ]