【課題】ウエハ検査時に必要なプローブピンを削減可能にした半導体装置を提供する。
【解決手段】第１のデータを記憶する記憶素子と、データ読み出しの指示が入力されると、記憶素子から第１のデータを読み出して出力するデータ入出力制御部と、データ入出力制御部から出力される第１のデータを第１の端子に出力し、第１のデータを第１の端子に出力するとき、自装置の第２の端子と他の半導体装置の第１の端子とを接続するプローブカードを介して他の半導体装置から受信する第２のデータを保持し、その後、第２のデータを自装置の第１の端子に出力するデータラッチ部とを有する。 （もっと読む）

【課題】半導体集積回路に含まれる終端抵抗の抵抗値を４端子法によって測定をするためには、必要となる端子が増加し、半導体集積回路のチップサイズが増加するという問題がある。そのため、半導体集積回路のチップサイズ増加を抑制しつつ、終端抵抗の抵抗値を高精度で測定可能な半導体集積回路が、望まれる。
【解決手段】半導体集積回路は、第１乃至第４のパッドと、第２のパッドと第４のパッドの間に接続される第１の抵抗と、第３のパッドと第４のパッドの間に接続される第２の抵抗と、第１のパッドと第２のパッドの間に接続される第１のスイッチと、第１のパッド及び第３のパッドを４端子法における電圧測定端子として、第２のパッド及び第４のパッドを４端子法における電流供給端子として、それぞれ使用し第１の抵抗の抵抗値を測定するテストモードへの遷移指示を含む制御信号に基づき、第１のスイッチをオンする制御回路と、を備える。 （もっと読む）

【課題】半導体チップの面積を縮小することが可能な半導体装置を提供する。
【解決手段】半導体チップを有する半導体装置では、半導体チップに設けられた内部回路のテストを行うテスト回路と、そのテストが行われている間は内部回路を駆動せず、テストが行われた後に内部回路を駆動する駆動回路とを有し、内部回路に接続された信号線が、テスト回路と駆動回路とで共用される。 （もっと読む）

【課題】半導体集積回路の回路面積を小さくする。
【解決手段】被試験回路２の観測対象の複数の信号線ＴＡ１〜ＴＡ４上の観測点ＴＰ１〜ＴＰ４を複数の入力端子に接続し、複数の信号線ＴＡ１〜ＴＡ４を伝搬する値の、論理積、論理和、否定論理積、または否定論理和の何れかを演算し、複数の信号線ＴＡ１〜ＴＡ４の何れかを伝搬する値に応じた出力値を出力する論理回路（ＮＯＲ回路３，ＮＡＮＤ回路４）を設けることで、複数の観測点をＥＯＲ回路を用いて共用する半導体集積回路より回路面積を小さくできる。 （もっと読む）

【課題】マルチＩＣデバイスをテストするための方法および装置を提供する。
【解決手段】集積回路は、入力信号を受け取るように構成される第１の入力相互接続と、テスト・イネーブル信号を受け取るように構成される第１のテスト・イネーブル相互接続と、前記入力信号に対応する値に基づいて該集積回路のテストを実行するためのコントローラと、入力ポートと、前記第１の入力相互接続、前記コントローラ、および前記入力ポートに結合され、前記テスト・イネーブル信号がアサートされていないことに応答して前記入力信号を前記入力ポートに渡し、前記テスト・イネーブル信号がアサートされていることに応答して前記入力信号を前記コントローラに渡すように制御可能である第１のマルチプレクサとを備える。 （もっと読む）

【課題】プローブ針を接触させる外部端子の数を抑制してＤＣテストを行うことが可能な半導体集積回路を提供すること
【解決手段】本発明にかかる半導体集積回路は、入出力端子Ｐ１を介して外部にデータを出力する出力バッファ２１と、外部から入出力端子Ｐ１を介してデータが入力される入力バッファ２２と、入出力端子Ｐ１と入力バッファ２２の入力との間の信号線上のノードＮ１と第１入力端子Ｔ１との間に設けられたスイッチ２６と、外部から第２入力端子Ｔ２に供給される第２基準電位とノードＮ１の電位とを比較して比較結果を出力する比較部２３と、入力バッファ２２から出力されるデータと比較部２３の比較結果との何れかを選択しテスト結果として出力する選択部５２と、を備える。 （もっと読む）

【課題】正確な性能測定を容易にした差動伝送半導体装置を提供する。
【解決手段】差動対入力信号に応答してステップ信号を各々が生成する複数の入力コンパレータと、当該ステップ信号を伝送する伝送回路と、当該伝送回路によって伝送されたステップ信号に応答して差動対出力信号を各々が生成する複数の出力アンプと、を含み、供給されるテスト指令に応じて当該出力アンプの差動対出力信号を択一的に取り込んで、これに含まれるクロスポイントの発生タイミングを示す検査出力信号を生成する。 （もっと読む）

【課題】外部端子数の増加を抑えつつ、半導体集積回路のテスト時間を短縮する。
【解決手段】テスト回路は、入力されるリファレンスクロック１０９を逓倍して、テスト対象回路１０６をテスト動作させるための実動作クロック１１２及びサンプリングクロック１０５を生成するＰＬＬ１０８と、入力されるテストコマンドに従い、テスタ同期クロック１０３に同期してテスト対象回路１０６のテスト結果を出力するテスト結果出力回路１０７と、を備えるテスト回路であって、テストコマンドを含むテスト入力信号１０４とサンプリングクロック１０５とに基づきテスタ同期クロック１０３を生成するテスタ同期クロック生成回路１００を備えるものである。 （もっと読む）

【課題】 消費電流を抑えるため間欠動作するようにした温度検出用半導体集積回路において、外部端子を増加させることなく回路の評価および検査が行えるようにする。
【解決手段】 発振回路（１６）を備え、消費電流を抑えるため間欠動作する温度検出用半導体集積回路において、温度検出回路（１１）の出力と基準電圧とを比較する電圧比較回路（１３）の出力に対応した信号を出力する外部端子（ＤＥＴ）と、該外部端子に負電位が印加されたことを検出した場合に、温度検出回路と基準電圧回路と電圧比較回路を活性化させる信号を生成する制御回路（１７）と、制御回路が活性化信号を出力しかつ温度検出回路の出力が基準電圧を超えたと電圧比較回路（１３）が判定した場合に電流を流す電流回路（ＳＷ１，Ｒ０，ＳＷ２）とを設けるようにした。 （もっと読む）

【課題】 半導体集積回路装置の試験方法及び半導体集積回路装置に関し、所定の回路動作を行った状態のまま半導体集積回路装置側の操作で所望の温度に制御する。
【解決手段】 スクリーニング試験前の工程にて測定された半導体集積回路装置の回路毎の電源電流値或いは電流ランクのいずれかにより、前記半導体集積回路装置全体毎または個別の回路動作毎に、適切な周波数に周波数設定し、所望の発熱量になるよう発熱量の制御を行い、スクリーニング試験時に、所定の回路動作を行った状態のまま所望の温度に制御する。 （もっと読む）

【課題】高い精度で所定の検査を行うことができる電子回路を提供する。
【解決手段】本実施の形態に係る電子回路１は、図１（ａ）に示すように、主に、主回路２への電圧Ｖ_ｃｃの供給を切り替えるスイッチ素子としてのｐ型トランジスタ３と、ｐ型トランジスタ３を駆動する第１の駆動信号を出力する駆動部４と、入力側が駆動部４に電気的に接続され、出力側がｐ型トランジスタ３に電気的に接続され、駆動部４から出力された第１の駆動信号に基づいて第２の駆動信号を出力する第１のインバータ部５と、入力側が駆動部４に電気的に接続され、駆動部４から出力された第１の駆動信号に基づいて検査のための検査信号を出力する第２のインバータ部６と、第２のインバータ部６の出力側に電気的に接続され、検査信号を出力する第１のパッドとしての検査パッド７と、を備えて概略構成されている。 （もっと読む）

【課題】複数の半導体チップが積層された構造を有する半導体装置において、パンプ電極ＢＰ＿０に接触せずに、かつ、貫通電極ＴＳＶ＿０の負荷容量を増やさずにテストできる半導体装置１０を提供する。
【解決手段】積層された複数の半導体チップ２１〜２４のそれぞれが、バンプ電極ＢＰ＿０と、テストパッドＰＡＤ＿０と、テストパッドから供給される信号を受け取りバンプ電極に供給するテストバッファＴＤ＿０と、テストバッファの活性状態と非活性状態とを制御する制御信号を供給するバッファ制御部ＢＣとを含む。 （もっと読む）

【課題】テスト時に使用するプローブ数が増加する。
【解決手段】表示装置の第１、第２のデータ線をそれぞれ駆動する表示装置駆動回路であって、前記表示装置に表示する第１、第２の表示データとをそれぞれ格納し、第１、第２の信号とをそれぞれ出力する第１、第２のデータレジスタと、前記第１、第２の信号に応じて、第１、第２のアナログ信号をそれぞれ出力する第１、第２のＤＡコンバータと、前記第１、第２のアナログ信号とに応じて、前記第１、第２のデータ線を駆動する出力端子対と、テスト時に、外部テスト回路からのテスト制御信号に応じて、前記出力端子対の一方に対して、前記第１の表示データに基づく第１のテスト出力と前記第２の表示データに基づく第２のテスト出力とを選択的に出力するスイッチ回路と、前記スイッチ回路を制御する制御回路と、を有する表示装置駆動回路。 （もっと読む）

【課題】簡便な半導体装置の評価試験を実現する。
【解決手段】半導体装置１０は、それぞれ内部信号ＭＡを生成する第１及び第２のコアチップＣＣ０，ＣＣ１を備え、第１及び第２のコアチップＣＣ０，ＣＣ１のそれぞれに、貫通電極を介して他方のコアチップとスパイラル接続された第２及び第３のノードＮ_２，Ｎ_３を設け、この第２及び第３のノードＮ_２，Ｎ_３を介して、観測対象の内部信号ＭＡを外部に出力することを技術思想とするものである。こうして出力される複数の内部信号ＭＡを外部のテスター等によって観測することで、各コアチップの評価試験を並列に行える。 （もっと読む）

【課題】半導体装置を検査する場合、検査に用いるテスタパターンの記述を容易にする半導体装置を提供する。
【解決手段】半導体装置は、正論理でデータを記憶する第１のメモリセル領域と、負論理でデータを記憶する第２のメモリセル領域（メモリセルアレイ１０１）と、第２のメモリセル領域のメモリセルが選択されたとき、書き込み動作においては当該メモリセルへの外部から入力されたデータを論理反転して当該メモリセルに書き込み、読み出し動作においては当該メモリセルから読み出されたデータを論理反転して外部へ読み出すテスト回路（アドレス検知回路１０９、リードライトアンプ１０５）と、を備える。 （もっと読む）

【課題】半導体パッケージにテストモード時にのみ使用される端子を設けなくても、テストモードの設定及びテストモード設定後のテスト信号入力ができるテスト回路を提供する。
【解決手段】複数の電圧レベルを含むパルスパターンを有するテストモード用電圧と基準電圧とを比較して、トリガー信号及びデータ信号を含むパルス信号をそれぞれ出力する複数の比較器６ａ〜６ｃと、トリガー信号に基づいてデータ信号をシリアル／パラレル変換してテスト信号を生成し、テスト信号を被テスト回路９に供給するテスト信号生成回路５とによってテスト回路を構成する。 （もっと読む）

【課題】ウェハテストを必要とする半導体装置を縮小化を可能にすること。
【解決手段】半導体装置は、ボンディングパッドと、ボンディングパッドに電気的に接続されたボンディングワイヤと、ボンディングワイヤがボンディングパッドに接続される前のウェハ状態において電気的特性が試験される被試験回路と、被試験回路の試験のための端子となると共に、ボンディングパッドに隣接して配置され、ボンディングワイヤと接触している試験用パッドと、被試験回路の試験時に試験用パッドと被試験回路とを電気的に接続する試験用配線と、被試験回路の試験後に被試験回路と試験用パッドとの電気的接続を遮断する遮断機構と、を備える。 （もっと読む）

【課題】高速インターフェースのＡＣ特性を測定する場合において、簡単な回路構成で信号種による差動入力回路での遅延時間差の発生をなくして、安価で低速なＬＳＩ検査装置で測定を行うことができる半導体集積装置を提供する。
【解決手段】第１、第２の差動入力回路１３、２０を含むデータ入出力を行う高速インターフェース回路を備えた半導体集積装置において、第１、第２の差動入力回路１３、２０の一方の入力側にデータ入力又は基準電圧のいずれか一方を選択入力するための選択器２２を有し、ＡＣ特性を測定するテストモード時は、選択器２２による入力選択により第１、第２の差動入力回路１３、２０の一方の入力側へ基準電圧を入力し、第１、第２の差動入力回路の他方の入力側へ高速インターフェース回路からの出力データを入力する。 （もっと読む）

【課題】集積回路を有するウェーハの無線試験を行うためのウェーハ上に形成された試験回路を含む装置および方法を提供する。
【解決手段】ウェーハ１６の外部にある試験ユニット１２、および集積回路を含むウェーハ上に製造された少なくとも1つの試験回路１４を含む。試験ユニット１２は、RF信号を送信し、試験回路１４に電力を供給する。試験回路１４は、可変リング発振器を含み、集積回路の公称動作周波数での一連のパラメータ試験を実行し、試験結果を分析のために試験ユニット１２に送信する。 （もっと読む）

【課題】データの入出力用端子のうち、一部の端子にテスト用ピンを接続することで、全ての入出力用回路の検査を可能にした半導体装置を提供する。
【解決手段】複数の外部端子と、複数のメモリセルを含むメモリセルアレイと、複数の外部端子のそれぞれに対応して、外部端子とメモリセルアレイとの間に並列に設けられた入力回路および出力回路と、検査対象の外部端子に対応して設けられた入力回路に所定のメモリセルから出力回路および外部端子を介してデータが入力されると、データに基づく信号を、検査対象の外部端子とは異なる所定の外部端子に出力する検出部とを有する。 （もっと読む）