【課題】半導体装置からのエミッションの検出を加熱しながら行う半導体装置の検査装置を提供する。
【解決手段】検査装置１は、半導体チップ２を載置する観察ステージ１６を、半導体チップ２の基板材料と同じＳｉで製造し、半導体チップ２の裏面側に撮像素子３５を配置した。半導体チップ２で発生した微弱な光は、半導体チップ２、観察ステージ１６を透過して撮像素子３５に入射する。観察ステージ１６は、Ｓｉから製造されているので、ヒータ２５によって簡単に加熱できる。また、観察ステージ１６の上方には、プローブカード１９及びＬＳＩテスタ２０が配置されており、半導体チップ２の回路のテストが可能である。 （もっと読む）

【課題】ＳｉＣ半導体装置における故障位置をＯＢＩＲＣＨ法により解析して特定できるようにした半導体装置の故障位置解析方法及び装置を提供する。
【解決手段】半導体装置の基板の裏面側から、該基板の表面側のデバイス及び回路に、レーザー光を走査しながら照射して加熱すると共に、前記デバイス及び回路に電流を流し、電流の変化によって抵抗値変化を検出して、故障位置を解析する半導体装置の故障位置解析方法において、前記半導体装置が、ＮドープＳｉＣ基板を用いた半導体装置であり、前記レーザー光として、波長６５０〜８１０ｎｍのレーザー光を用いる。 （もっと読む）

【課題】廃棄されたダイから使用可能なメモリ空間を回収するメモリ容量を有するメモリを回収する方法を提供する。
【解決手段】再構築したメモリ空間の回収方法は、廃棄されたダイを回収し、使用可能なメモリ空間に応用し、規格化又は非規格化のメモリ容量を有するメモリを形成する。再構築したメモリ空間の回収方法は、ブロックエリア、ページエリア及びセルエリアを有するダイを準備するステップと、ダイのブロックエリア、ページエリア及びセルエリアのうちの１つを走査し、ダイに対応したエリア中にテストデータを書き入れ、ダイによりテストデータの読み書き及び比較を行ってテスト結果を得て、このテスト結果に基づき、正常及び異常なブロックエリア、ページエリア又はセルエリアを標記するステップとを含む。 （もっと読む）

【課題】 スキャンチェーンの検査を好適に行うことが可能なスキャンチェーン検査装置及び検査方法を提供する。
【解決手段】 半導体装置１０のスキャンチェーンに検査信号を供給する検査信号供給部１８と、スキャンチェーンの各レジスタでの検査信号の信号レベルの時間変化を測定するレジスタ測定部２０と、測定部２０による測定結果に基づいて各レジスタにレジスタ番号を付与するレジスタ番号解析部５１を有する検査解析装置５０とによってスキャンチェーン検査装置１Ａを構成する。供給部１８は、信号長ｎが異なるｍ種類の検査信号列を供給する。解析部５１は、信号長ｎの検査信号列を用いた測定結果からスキャンチェーンの複数のレジスタをｎ個のグループに分けるグループ分けをｍ種類の検査信号列のそれぞれについて行い、その結果に基づいて各レジスタにレジスタ番号を付与する。 （もっと読む）

【課題】半導体装置の不良解析技術において、解析成功率の向上や解析時間の短縮を図ることができる技術を提供する。
【解決手段】ショートしていると推測される一方の特定配線を特定（Ｓ１０３）し、その相手と推測される隣接配線の抽出（Ｓ１０４）をおこない、両配線間において電圧状態（論理状態）が異なる異電圧時間帯の算出（Ｓ１０７）をし、その異電圧時間帯で発生する発光現象の頻度を調査することにより、上記一方の特定配線に対して、どの隣接する配線がショートしているのかを短時間で確実に推定する。 （もっと読む）

【課題】レーザパルス光の照射に応じて半導体デバイスにて発生する電磁波パルスの強度を非接触状態で向上させる技術を提供すること。
【解決手段】半導体デバイスを検査する半導体検査装置１００である。半導体検査装置１００は、半導体デバイスが形成されている基板１に対してレーザパルス光２を出射するレーザパルス光源１４と、レーザパルス光２が照射される照射位置１０に対して逆方向バイアスをかけるための逆バイアス用電磁波パルス４を照射する電磁波パルス照射部１８と、
レーザパルス光２の照射に応じて照射位置１０から放射される電磁波パルス３を検出する検出部１７とを備えている。 （もっと読む）

【課題】スキャンチェーンから出力される複数の被試験回路の試験結果情報に基づいて、不良の被試験回路を効率的に特定する半導体回路及びテスト方法を提供する。
【解決手段】複数の被試験回路と、試験回路に対応して設けられた複数の第１のラッチ回路と、第２のラッチ回路と、パターンアドレスに対応して入力信号が規定されたテストパターンのパターンアドレス順に入力される入力信号に基づいて、被試験回路に試験動作を実行させ、動作結果に基づく良否判定値を第１のラッチ回路にそれぞれ出力する複数の内部試験回路と、複数の良否判定値のうち不良判定を示す値がある場合に当該不良判定を示す良否判定値を第２のラッチ回路に出力する総合判定回路と、複数の第１のラッチ回路と第２のラッチ回路とを、第２のラッチ回路に保持された値が最初に出力されるように接続しスキャンチェーンを構成する接続経路とを有し、スキャンチェーンは、入力信号がスキャン出力モードを示す時に、第１、２のラッチ回路に保持された良否判定値を順番に出力値として出力する。 （もっと読む）

【課題】テスト時間の増大を抑制し、スキャンチェーンの故障診断を容易化し故障箇所推定用の故障診断時間の短縮を図る。
【解決手段】スキャンチェーン上の故障の範囲を絞り込むシステムは、バイパステストモードでのテストパタンと、圧縮テストモードでのテストパタンの両方で故障候補スキャンＦＦを絞り込む手段２４と、圧縮テストモードとバイパステストモードでのスキャンチェーン構造の差異から圧縮テストモードにおける故障スキャンチェーンを特定して記憶部に記憶する手段２３と、バイパステストモードの故障候補の範囲を圧縮テストモードのスキャンＦＦの範囲に変換する手段２７と、圧縮テストモードのテストパタンを用いて故障候補を含むスキャンチェーンの故障シミュレーションを実行し、圧縮テストモードのテスト結果と照合し、照合結果を出力装置に出力する手段２５を備える。 （もっと読む）

【課題】被検査電気回路の欠陥位置を検出する際、検出特性の向上を図った電気回路検査システム及び検査方法を提供すること。
【解決手段】電気回路を検査するためのシステムであって、欠陥検出サブシステムと付加的サブシステムとを有し、付加サブシステムは時間軸上で変化する電圧を被検査電気回路に印加し、検査を行っている期間以外の期間で動作し、電気回路上の様々な異なる潜在的欠陥位置における電気的状態の違いを検出するように動作する。 （もっと読む）

【課題】スキャンテスト設計が施された機能ブロックと付加回路とを含む論理回路全体を故障診断を可能とし、診断処理時間を大幅に短縮可能とする装置、方法の提供。
【解決手段】論理回路内のスキャンフリップフロップで構成されるスキャンチェーンの構成情報、論理回路の設計情報を入力データ１として入力し、論理回路においてパラレル領域以外の回路部をシリアル領域として抽出することで、前記論理回路を前記パラレル領域とシリアル領域に分割する回路分割手段２と、正常回路における論理値を期待値として求める期待値計算手段３と、テストパタンに対する論理回路のテスト出力を入力データ１として入力し、テスト出力および、シリアル領域とパラレル領域の期待値を用いて、パラレル領域およびシリアル領域を故障診断し、出力部に出力する故障診断手段４とを備える。 （もっと読む）

【課題】半導体試料のグラウンドと電気特性測定手段のグラウンドとの間の電位差に揺らぎが生じる場合でも、当該電位差の揺らぎに起因するノイズの発生を確実に抑制することが可能な半導体試料の検査装置を提供すること。
【解決手段】半導体試料の検査装置ＩＥ１は、半導体試料Ｓに定電圧を印加する定電圧源９と、半導体試料Ｓの電気特性を測定する電気特性測定部１１と、電気特性測定部１１に入力される信号に、外部電源装置４１に接続される半導体試料Ｓのグラウンド（サンプルグラウンドＧ１）と定電圧源９のグラウンド（検出回路グラウンドＧ２）との電位差を逆相にして加算する逆相加算部３３と、を備えている。 （もっと読む）

【課題】信号測定のために測定対象の高周波回路基板に加える変更や改造等を抑制することができる信号測定用基板を提供する。
【解決手段】測定対象基板に接触させて測定対象基板から電気信号を受取る信号測定用基板を、測定対象基板との間の位置決めを行うための位置決め部と、当該信号測定用基板の表面に設けられ、前記測定対象基板上の信号パターンから誘導結合又は容量結合により電気信号を伝達される結合用パターンと、前記結合用パターンの一端に接続された信号コネクタと、前記結合用パターンの他端に接続された終端抵抗とを備えるように構成する。 （もっと読む）

【課題】スキャンテスト回路上の故障箇所を特定する際に、通常データラインの遅延が増大し、ロジック回路のセットアップタイムに関する設計制約が厳しくなるという問題点がある。そのため、スキャンフリップフロップのセットアップタイムに関する設計制約が厳しくなることなく、スキャンチェーン上の故障箇所を特定するスキャンテスト回路及びスキャンテスト方法、スキャンテスト回路を備える半導体集積回路が、望まれる。
【解決手段】スキャンテスト回路は、スキャンチェーンを形成する複数のスキャンフリップフロップを備えている。複数のスキャンフリップフロップは、スキャン入力端子から受け付けるスキャンテストデータ、又は、スキャンフリップフロップのデータ出力端子から出力されるデータを反転させた反転出力データをスキャンデータ入力端子により受け付け、スキャンテストデータ又は反転データのいずれかの保持が可能である。 （もっと読む）

【課題】簡単な回路構成で故障検出のための試験を行うことができる半導体回路を提供する。
【解決手段】シフトレジスタを有しシリアル−パラレル変換を行う変換回路２４の故障検出を行うための試験時に、シフトレジスタの初段のフリップフロップＦＦ１ＡのＤ入力に、その／Ｑ出力ＢＳ２Ａを供給することで、クロック信号ＣＬＫのサイクル毎に０、１を交互に繰り返す信号を試験パターンとして生成し、この試験パターンを用いて変換回路２４の試験を行うようにして、回路規模の大きな試験回路を搭載しなくとも、簡単な回路構成で故障検出のための試験を行えるようにする。 （もっと読む）

【課題】本発明は、半導体素子の故障解析方法及び故障解析装置に係り、故障箇所を位置精度よく特定して解析することにある。
【解決手段】コントローラに、半導体素子への電力供給により該半導体素子の裏面から発せられる光を撮像手段にて検出させることにより該半導体素子の故障箇所を特定させる。次に、半導体素子の表面電極側に配置された圧痕用プローブを該半導体素子の表面電極に接触させ、かかる状況において、半導体素子の表面電極側から該表面電極へレーザを走査照射した場合に得られる走査位置と電流量との関係を示した電流像に基づいて、半導体素子の表面電極上で圧痕用プローブが接触する接触箇所を特定させる。そして、半導体素子上で特定した故障箇所と接触箇所との位置ズレ量に基づいて、圧痕用プローブを前記半導体素子の表面電極に接触させる位置を変更させる。 （もっと読む）

【課題】半導体ウエハ上に形成された半導体装置の特性不良を精度よく検出することができる半導体装置の検査方法および検査装置を提供すること。
【解決手段】実施形態によれば、第１ウエハ検査工程と、２ウエハ検査工程と、判定工程とを含む半導体装置の検査方法が提供される。第１ウエハ検査工程は、複数個の半導体装置に同時にプローブ針を接触させるプローブカードを用いて半導体ウエハ上に形成された半導体装置の特性を検査する。第２ウエハ検査工程は、第１ウエハ検査工程によって特性不良と判定された半導体装置の半導体ウエハ上の分布に基づいて、プローブカードの半導体ウエハに対する位置を第１ウエハ検査工程の位置からずらして、半導体装置の特性を再検査する。判定工程は、第２ウエハ検査工程による再検査の結果に基づいて、半導体装置の特性不良のうち、複数個の半導体装置単位で行われる製造処理において生じる特性不良を判定する。 （もっと読む）

【課題】 供試機器内で発生する電磁ノイズの影響が低減された、注入された電磁ノイズの伝搬経路分布を得ることを目的とする。
【解決手段】 本発明にかかる電磁ノイズ分布検出装置は、電磁ノイズを供試機器に注入する信号注入手段と、前記供試機器における複数の測定箇所から電磁界強度を検出する電磁界強度検出手段と、検出された前記電磁界強度を最大値検波により測定する最大値検波手段と、前記供試機器における任意の測定箇所から得られた電磁界強度について、複数回の最大値検波による測定から得られた測定値のうち、最小値を保持する最小値保持手段と、前記最小値保持手段に保持された最小値に基づき、前記供試機器上の前記電磁ノイズの伝搬経路分布を検出するノイズ分布検出手段と、を備える。 （もっと読む）