【課題】回路基板上の電源回路の出力電流の測定や各素子に流れる電流の測定にかかる手間と時間を削減することができる汎用性の高い電流測定治具を提供する。
【解決手段】測定対象となる素子１１を搭載し、回路基板１に実装される電流測定治具１０は、素子１１を保持する保持部１２と、保持部１２に保持された素子１１と回路基板１とを電気的に接続する導電部１３と、導電部１３に並列に接続可能なループケーブル１４と、を有し、導電部１３には、ループケーブル１４が導電部１３に接続されたときに素子１１と回路基板１との間に流れる電流をループケーブル１４に迂回させるスイッチ部２０が設けられている。 （もっと読む）

集積回路（１００）を検査する方法、及び、集積回路（１００）が提示される。集積回路（１００）は、内部の検査アクセス接続部（１０６）を介してアクセス可能な内部の検査構造と、制御接続部（１０８）を介して外部へと案内される制御バス（１１０）と、を有し、走行駆動と検査駆動との間で切り替えることが可能であり、検査駆動では、制御接続部（１０８）及び制御バス（１１０）を介して、検査アクセス接続部（１０６）へのアクセスが行われ、集積回路（１００）の検査が行われる。 （もっと読む）

【課題】少ない工数での検証が可能な半導体試験回路を提供する。
【解決手段】半導体試験回路１に、半導体装置２０及び試験装置１０に共通のテストパターンを入力する端子Ｐ１を設け、互いに共通のアドレスが割り当てられた回路ブロック配置領域を有する半導体装置２０及び試験装置１０において、同一のアドレスで指定される一方の前記回路ブロック配置領域にのみ回路ブロックを配置する。これにより、あたかも１つのデバイスであるかのように検証を行え、少ない工数での検証が可能になる。 （もっと読む）

【課題】本発明は、アナログ／デジタル変換回路の検査を高速かつ高精度に実施することが可能な半導体装置、及び、その検査方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置１０は、第１クロックＣＫ１で動作し、アナログデータをデジタルデータに変換して出力するＡＤＣ１１と；第２クロックＣＫ２で動作するＣＰＵ１２と；第１クロックＣＫ１または第２クロックＣＫ２の一方で動作するメモリ１３と；第１クロックＣＫ１で動作し、デジタルデータをメモリ１３に書き込むメモリ書込回路１４と；デジタルデータのライト時には第１クロックＣＫ１をメモリ１３に出力し、デジタルデータのリード時には第２クロックＣＫ２をメモリ１３に出力するセレクタ１５と；を有して成り、ＣＰＵ１２は、ＡＤＣ１１の検査時において、メモリ１３に格納されたデジタルデータを読み出して所定の演算処理を施し、その結果を装置外部に転送する。 （もっと読む）

【課題】接点不良を精度良く検出することが可能な半導体試験装置の診断ボードを実現する。
【解決手段】出力電流の供給経路が独立していると共に戻り経路が共通化された複数の電源を有する測定カードの経路診断に使用される半導体試験装置の診断ボードにおいて、電源毎に電気的に独立した出力電流用の経路を設ける。 （もっと読む）

【課題】 仕様と異なるパフォーマンスボードの誤装着を防止できるパフォーマンスボード識別装置を提供する。
【解決手段】 複数のヘッド実装カードが内蔵されるテストヘッドと、このテストヘッドと接続されるパフォーマンスボートとを備えたパフォーマンスボード識別装置において、
接続された前記パフォーマンスボードが、前記テストヘッドに内蔵された複数の前記ヘッド実装カードの組み合わせに基づく仕様と一致しないときは、前記テストヘッドに前記パフォーマンスボードをロックしないように制御するコントローラを備える。 （もっと読む）

【課題】電気光学装置の検査時において電気光学装置の基板に接合されたフレキシブル基板に不良を生じさせることのない電気光学装置の検査装置を提供する。
【解決手段】本発明は、基板上に一端が接合され他端が前記基板から所定の方向へ延出するフレキシブル基板を具備してなる電気光学装置の検査装置において、前記電気光学装置を保持する保持部と、前記電気光学装置を駆動する制御装置と、前記フレキシブル基板の他端が挿抜される開口部を有し前記フレキシブル基板と前記制御装置とを電気的に接続するクリップコネクタと、前記クリップコネクタを保持するコネクタ保持部と、を配設し、前記クリップコネクタを、前記開口部が、前記保持部に保持された状態の前記電気光学装置から延出する前記フレキシブル基板の延出方向に対向するように前記コネクタ保持部により位置決めする。 （もっと読む）

【課題】機能ブロックの誤接続を防止できる半導体試験装置を提供すること。
【解決手段】半導体試験装置を構成する機能ブロックを、複数種類の中から選択して接続するように構成された半導体試験装置において、接続される機能ブロックの属性を識別する属性識別手段と、この属性識別手段の出力情報と予め設定された接続可能な属性情報とを照合し、接続の可否を判断する接続可否判断手段、を設けたことを特徴とするもの。 （もっと読む）

【課題】フレキシブル配線板に実装された電子部品への電気的なダメージを防止する。
【解決手段】クリップコネクタ２０は、基台３０の下面に、感圧センサ５２が接着されている。ここで、基台３０及びアーム部材４０でフレキシブル配線板１４を挟持して、フレキシブル配線板１４の電極１５とプローブ４６を接触させて通電している状態において、感圧センサ５２により、基台３０とプローブ４６による挟持解除直前動作が検知される。挟持解除動作が無しと検知されたときは、電極１５に継続して通電可能であり、挟持解除動作が有りと検知されたときは、通電が停止される。これにより、通電中に作業者が誤ってクリップコネクタ２０の挟持を解除するようなことがあっても、通電を停止することができるので、ショート等によりフレキシブル配線板上の電子部品に電気的なダメージを与えることが防止できる。 （もっと読む）

【課題】半導体デバイスの良否判定を迅速かつ正確に行うことが出来る半導体デバイスの良否判定装置を提供する。
【解決手段】半導体デバイスの良否判定装置であって、半導体デバイスを着脱自在に保持する保持手段と、半導体デバイスに電力を供給する電力供給手段と、半導体デバイスの主面に投光しつつこれを撮像する撮像手段と、保持手段と撮像手段との間に配置されて撮像手段による撮像領域の１部を遮光する遮光手段と、を有する良否判定装置。 （もっと読む）

【課題】被検査対象のＬＳＩデバイスを運搬している時間はＬＳＩテスタが稼動していない為に効率が良くないという課題を解消し、コスト面や汎用面にて有効な検査装置を提供する。
【解決手段】ＬＳＩテスタ１上に設けられた検査ボード２の検査位置に設けたソケット３，４にＬＳＩデバイスを運搬して検査を連続して実施する構成を有する。検査ボード２上に一方が検査用となるとき他方が運搬用となる２箇所の検査位置を有し、検査用と運搬用の検査位置をＬＳＩテスタ１の内部に備えた切替えリレー６により切替え可能とした。これにより、検査用と運搬用の検査位置を交互に切り替えて検査を行う事により、ＬＳＩテスタの稼動していない時間を短縮することができる。 （もっと読む）

【課題】テストヘッドにおいて、ピンカードと信号伝送手段との間における信号波形品質の劣化を抑制し、ピンカードと信号伝送手段との間の接続信頼性を高め、かつ、装置の低コスト化を図る
【解決手段】所定の第１信号を扱うメイン基板２１及びＤＵＴとの間で第２信号の入出力を行うサブ基板２３を有するピンカード２と、該ピンカード２とＤＵＴとの間に介在し、第１、第２信号を伝送する信号伝送手段３と、を備えたテストヘッドであって、上記サブ基板２３は、上記メイン基板２１を経由することなく信号伝送手段３に直接接続される。 （もっと読む）

【課題】 複数のピンカードを具備したテストヘッドと試験装置本体とをケーブルで接続した構成の半導体試験装置において、経路に異常がないかのチェックを行うためには、チェックプログラムを実行し、ピンカードのレジスタ等に値を格納してその値を読み出さなければならず、経路チェックのために手間および時間がかかっていたという課題を解決する。
【解決手段】 電源が投入されてから一定時間、試験装置本体に配置されたテスト信号生成部が生成したテスト信号を出力し、各ピンカードでこのテスト信号を読み出して期待値と比較するようにした。自動的に短時間で経路チェックができる。特に、ピンカードを交換して電源を再投入した際に、ピンカードがきちんと挿入されているかを、手間をかけずにチェックすることができる。 （もっと読む）

【課題】外形寸法を拡大することなく、対向する二面に外部電極を有する半導体集積回路の検査を行うことが可能な半導体装置を提供する。
【解決手段】一方の面１ｂに設けられた外部電極８はインターポーザ基板３の表面および内部に設けられた配線１０により半導体チップ２に電気的に接続されている。他方の面１ａには、半導体チップ２にインターポーザ基板３の表面および内部に設けられた配線により電気的に接続された外部電極４が設けられている。インターポーザ基板３の表面および内部に設けられた配線の一端が、半導体チップ２と電気的に接続され、他端が分岐され、一方の面１ａに設けられた外部電極５ａと他の面１ｂに設けられた外部電極５ｂに電気的に接続されている。これにより、一方の面１ａに設けられた外部電極５ａおよび外部電極８と検査装置とを電気的に接続することで検査することが可能となる。 （もっと読む）

【課題】ピンカードの脱着作業が容易な半導体試験装置を実現する。
【解決手段】内部にピンカードが収納され上部にインターフェース装置が設けられているテストヘッドを含む半導体試験装置において、前記ピンカードの挿抜を前記テストヘッドの側面から行えるようにしたことを特徴とする。 （もっと読む）

【課題】多ピン化によってテスト信号を出力するドライバと被測定ＩＣ間の線路長が増加し、テストの高速化によって信号の周波数帯域が高くなったことにより、高周波損失が無視できなくなった。そのため、被測定ＩＣに印加するテスト信号の波形が劣化してテスト品質が低下し、またデバイスボードやプローブカードを変える毎に再チューニングしなければならなかったという課題を解決する。
【解決手段】被測定ＩＣ点でのテスト信号の波形を測定し、この波形が許容範囲外であるときに、波形を許容範囲内に整形するための整形情報を生成し、この整形情報に基づいてドライバの出力信号の波形を整形するようにした。 （もっと読む）

【課題】入出力端子金具と入出力回路を備えた基板とそれらを覆う外装カバーとが確りと固定された測定機器の入出力回路ユニットを提供する。
【解決手段】測定機器の入出力回路ユニットは、測定機器の本体に挿入され、本体側の電気回路と電気的な連結がなされる入出力回路の組み込まれる基板７を備え、外装カバーに覆われた入出力回路ユニットにおいて、該基板７にねじ止めされて機械的な連結がされるとともに、電気的な接続がされる入出力端子金具を有し、該入出力端子金具の外筒３ａ・３ｂ・３ｃ・３ｄに、外装カバーと係合する係止リブ２が設けられている。 （もっと読む）

【課題】テストプログラムのデバッグツール上で、パフォーマンスボードの回路構成を直接にカスタマイズ可能なＩＣテスタを提供。
【解決手段】ブロック図エディタ３０を用いて、パフォーマンスボード上に構築すべき回路をブロック図として描画し、描画されたブロック図をテキストデータとして表記するブロック図定義ファイル３４を作成する。さらにブロック図定義ファイル３４から、回路を表示するための表示定義データ３６と、回路の構成要素および構成要素間の接続状態を定義する制御定義データ３８とを抽出する。カスタマイズ表示ツール４０は、データ３６・３８を用いてパフォーマンスボード上に構築すべき回路を表示部２４に表示し、データ３６・３８をパフォーマンスボードに与えてパフォーマンスボードの回路構成をカスタマイズする。 （もっと読む）

【課題】テストボードの着脱スペースを抑えられるＩＣテスタを実現することを目的にする。
【解決手段】本発明は、テストボードをテストヘッドから水平方向に着脱するＩＣテスタに改良を加えたものである。本装置は、テストボードの対向する側面に設けられる軸と、この軸が挿入される溝を有し、回転により、テストボードを水平またはほぼ直立にさせる回転プレートと、この回転プレートに取り付けられ、回転プレートを支えるシリンダと
を備えたことを特徴とする装置である。 （もっと読む）

【課題】検査ボード及びインターファイス周辺部の検査回路要素を含む検査装置全体にわたって、それらの各部に発生する異常不良の全てを検出することができる半導体検査装置を提供する。
【解決手段】半導体チップの通常検査時に装着するプローブカード１０２のプローブカード基板１０１と同一基板１０７上に異常検出用回路１０６を配置して回路異常検出装置１０８を構成し、ポゴリング１０４のプローブカード取り付け部に、通常検査時に装着したプローブカード１０２の代わりに、回路異常検出装置１０８をプローブカード同一基板１０７によって装着設定することにより、半導体テスタ主体であった異常検出プログラムと回路異常検出機能を、検査装置における更に最先端部にまで展開させて、検査ボード１０３及びポゴリング１０４周辺部の検査回路の動作異常をも検出する。 （もっと読む）