【課題】熱処理時におけるスリップ転位の発生を抑制することができ、ウェーハの表層部及びバルク部においてもＣＯＰやＢＭＤ等の欠陥を低減させることができるシリコンウェーハの製造方法を提供する。
【解決手段】ＣＺ法によりＶ／Ｇ値制御してＶ−リッチ領域からなる酸素濃度が０．８×１０^１８ａｔｏｍｓ／ｃｍ^３（ｏｌｄ−ＡＳＴＭ）以下であるシリコン単結晶インゴットを育成し、前記育成されたシリコン単結晶インゴットを切断したＶ−リッチ領域からなる円板状のシリコンウェーハを、酸化性ガス雰囲気中、１１５０℃以上１２００℃以下の最高到達温度で５分以上２時間以下保持する第１の熱処理を行い、続いて、非酸化性ガス雰囲気中、１１００℃以上１２００℃以下の最高到達温度で３０分以上２時間以下保持する第２の熱処理を行うことを特徴とする。 （もっと読む）

【課題】ＧａＮ結晶インゴットを含む窒化物系化合物半導体結晶から自立基板を切り出す際のクラックの発生を抑制した窒化物系化合物半導体結晶及びその製造方法並びにIII族窒化物半導体デバイス用基板を提供する。
【解決手段】窒化物系化合物半導体結晶としてのＧａＮ結晶インゴット１００は、厚さ方向に沿って外周領域１００ａとその内側の中心領域１００ｂとを有し、外周領域１００ａの厚さ方向に垂直な面（Ｇａ極性のｃ面１０１）の転位密度の最大値が、中心領域１００ｂの厚さ方向に垂直な面（Ｇａ極性のｃ面１０１）の転位密度の最小値の２．０倍以上２０倍以下となる転位密度分布を有する。 （もっと読む）

【課題】加工性に優れていて品質が高いIII族窒化物結晶を提供すること。
【解決手段】III族窒化物単結晶を１０００℃以上で熱処理することによりIII族元素を含む化合物からなる被膜を形成し、その被膜を除去することによりIII族窒化物結晶を製造する。 （もっと読む）

【課題】単結晶炭化シリコン層からなる半導体基板を製造する技術に関し、特にシリコン基板の表層部がさらに応力緩和炭化シリコン層を有する半導体基板を製造する技術を提供する。
【解決手段】下記のステップ：（１）シリコン半導体基板を用意し（２）シリコン基板内に炭素イオンを注入してケイ素と炭素の混在した炭素含有層を形成するステップと（３）基板を熱処理して炭素含有層を応力緩和炭化シリコン膜層と酸化膜キャップを形成するステップと（４）酸化膜キャップを除去するステップと（５）第２の酸化膜キャップを形成するステップと（６）応力緩和炭化シリコン膜層と第２の酸化膜キャップとの間のシリコン層に炭素イオンを注入して、ケイ素と炭素の混在した炭素含有層を形成するステップと（７）基板を熱処理して炭素含有層を結晶成長炭化ケイ素膜層とするステップと（８）基板の表面に形成された酸化膜キャップを除去するステップを順次実施する。 （もっと読む）

【課題】半導体デバイスプロセスにおける転位の発生およびウェーハ表面の粗さの悪化を抑制することができるシリコンウェーハの熱処理方法を提供する。
【解決手段】チョクラルスキー法により製造したシリコン単結晶インゴットをスライスして得られたウェーハを熱処理する方法において、酸素分圧１．０％以上２０％以下の酸素およびアルゴンの混合ガス雰囲気下、最高到達温度１３００℃以上シリコンの融点以下での保持時間を１秒以上６０秒以下として急速加熱・急速冷却熱処理を行い、前記ウェーハ表面に厚さ９．１ｎｍ以下の酸化膜を形成する。 （もっと読む）

【課題】新しい治具を熱処理炉に用いたとき、この治具から発生する浮遊元素及びその化合物による予期せぬコンタミを防ぐ方法を提供する。
【解決手段】熱処理の目的を明確にし、それに必要な要素を明らかにした後、シリコンウェーハの表面に酸化膜を形成する条件を前記熱処理の目的及び効果に影響を与えない範囲で求め、これらを組合わせた熱処理工程を作り、シリコンウェーハの製造工程に組込む。また、新規導入治具等からのコンタミとなる元素及びその化合物の発生を計測若しくは予想し、事前若しくは事後的にかかる不純物のシリコンウェーハへの侵入を防止する手段を講ずる。特に、熱処理工程における、雰囲気制御という比較的容易な方法で、シリコンウェーハの表面にバリアを形成する。 （もっと読む）

【課題】 急速加熱・急速冷却熱処理時におけるスリップの発生を抑制しつつ、Ｇｒｏｗｎ−ｉｎ欠陥の低減力を向上させることができるシリコンウェーハの製造方法を提供する。
【解決手段】 チョクラルスキー法により育成されたシリコン単結晶インゴットから製造されたシリコンウェーハに対して、酸素ガス分圧が２０％以上１００％以下である酸化性ガス雰囲気中、最高到達温度（Ｔ_１）１３００℃以上１３８０℃で、急速加熱・急速冷却熱処理を行う （もっと読む）

【課題】ゲート酸化膜の厚さが数ｎｍと薄い場合であってもＧＯＩの劣化がないシリコン単結晶ウェーハとその製造方法、並びにＧＯＩ劣化がないことをＴＤＤＢ法などに比べて容易に評価することのできる評価方法を提供する。
【解決手段】少なくとも、シリコン単結晶インゴットを準備する工程と、シリコン単結晶インゴットをスライスしてスライス基板を複数枚作製する工程と、複数枚のスライス基板に、ラッピング・エッチング・研磨のうち少なくとも１つを行って複数枚の基板に加工する加工工程と、複数枚の基板から少なくとも１枚を抜き取る工程と、抜き取り工程で抜き取った基板の表面粗さをＡＦＭで測定し、波長２０ｎｍ〜５０ｎｍに対応する周波数Ｘ帯の振幅（強度）ｙを求めて合否を判定する工程と、判定が合格の場合は次工程へ送り、不合格の場合は再加工を行う工程と、を含む。 （もっと読む）

【課題】シリコンウェーハの少なくとも表層のボイド欠陥を消滅させるシリコンウェーハの製造方法を提供する。
【解決手段】シリコンウェーハに対して、ランプ式急速加熱炉を用い、非酸化性ガスの雰囲気下、１１５０℃で４５秒間の第１熱処理を施す。これにより、少なくともウェーハ表層のボイド欠陥の内壁酸化膜が除去される。その後、連続してランプ炉内でウェーハを酸化性ガスの雰囲気下、１１５０℃で１０秒熱処理し、ボイド欠陥に格子間シリコンを注入する第２熱処理工程を施す。これにより、少なくともウェーハ表層のボイド欠陥の消滅速度が促進し、このボイド欠陥が消滅される。更に第３熱処理工程として窒素含有ガス雰囲気下にて１１５０℃で１０秒熱処理し、その後５０℃／秒の冷却速度で降温することで基板表層近傍に空孔を大量に注入することでゲッタリング能力も高まる。 （もっと読む）

【課題】本発明は、荒研磨(ラップ)した化学的に安定な炭化珪素単結晶ウェハ表面から加工変質層を除去して仕上げ研磨(ポリッシュ)することで、高品質な表面を得る効果的な方法を提供する。
【解決手段】ダイヤモンド機械研磨で荒研磨(ラップ)した炭化珪素単結晶ウェハ表面を、酸化した後に仕上げ研磨(ポリッシュ)で表面の酸化膜を除去することで、ダイヤモンド機械研磨で発生した加工変質層を除去して高品質な表面を効率的に創成する研磨方法である。 （もっと読む）

【課題】空孔リッチのＶ領域、ＯＳＦ領域、そしてＮｖ領域の中でＣｕデポジション法により検出される欠陥の発生するＤｎ領域、また格子間シリコンリッチのＩ領域のいずれにも属さず、かつ、従来に比べてより確実に酸化膜の経時破壊特性であるＴＤＤＢ特性を向上させることができるシリコン単結晶ウエーハ、および、その安定した製造方法を提供する。
【解決手段】チョクラルスキー法により育成されたシリコン単結晶ウエーハにおいて、ウエーハ全面が熱酸化処理をした際にリング状に発生するＯＳＦの外側のＮ領域であって、ＲＩＥ法により検出される欠陥領域が存在しない。 （もっと読む）

【課題】ＣＭＰ処理を実施することなく、0.5ｎｍ（ＲＭＳ）以下の表面粗さの単結晶炭化シリコン層を有するＳｉＣウエハを製造することができる製造方法を提供する。
【解決手段】シリコン基板１の表面に緩衝層２を形成する（Ｓ１）。緩衝層２を通して炭素イオンＣ＋を注入することによりシリコン基板１内にシリコンと炭素の混在した炭素含有層３を形成する（Ｓ２）。シリコン基板１から緩衝層２を選択的に除去することにより炭素含有層３を露出させる（Ｓ３）。シリコン基板１を熱処理して炭素含有層３を単結晶化させることにより単結晶炭化シリコン層４を形成する（Ｓ４）。熱処理の過程で単結晶炭化シリコン層４の表面に形成された酸化層５を除去することにより単結晶炭化シリコン層４を露出させる（Ｓ５）。 （もっと読む）

【課題】ウエーハ表層にＤＺ層が形成されてデバイス特性が優れていると同時に、ゲッタリングサイトとして機能する酸素析出物をバルク領域内に十分に形成できるシリコン単結晶ウエーハを安価に製造することが可能な製造方法を提供する。
【解決手段】シリコン単結晶ウエーハの製造方法であって、チョクラルスキー法により作製した径方向の全面がＮ領域のシリコン単結晶ウエーハを酸化性雰囲気下で急速熱処理し、該酸化性雰囲気下の急速熱処理で形成された酸化膜を除去してから、窒化性雰囲気、Ａｒ雰囲気、またはこれらの混合雰囲気下で急速熱処理するシリコン単結晶ウエーハの製造方法。 （もっと読む）

【課題】安定した原子レベルの平坦面（テラス）を有する半導体ウェーハおよびその製造方法を提供する。
【解決手段】半導体の表面に絶縁膜が形成された半導体ウェーハであって、半導体と絶縁膜の界面が、平坦面（テラス）が結晶面に平行な面で構成される段差（ステップ）構造を有し、界面の任意の３μｍ×３μｍの領域を、原子間力顕微鏡（ＡＦＭ）の測定領域とした場合に、この測定領域において、段差に概ね垂直方向の、概ね０．３μｍ間隔の１０本の測線に沿って測定された平坦面の幅（テラス幅）の測定値の９０％以上が５０ｎｍ以上であり、測定領域において、段差に概ね垂直方向の１０本の測線に沿って測定された前記段差の高さ（ステップ高さ）の測定値の９０％以上が１原子層分の高さであることを特徴とする半導体ウェーハおよびその製造方法。 （もっと読む）

【課題】ＬＥＤの発光再結合効率を高める。
【解決手段】（１００）スピネル基板１をＭＯＣＶＤ装置にセッティングし、その上にノンドープＧａＮ薄膜２を形成し（図１（ａ））、抵抗加熱蒸着によって、カタリスト材料層となるＦｅ薄膜３を５ｎｍ蒸着する（図１（ｂ））。再び、そのスピネル基板１をＭＯＣＶＤ装置内にセッティングし、昇温アニールすることで前記Ｆｅ薄膜３を島状のＦｅ粒４とする（図１（ｃ））。以降、このＦｅ粒４からＧａとＮとを取込ませ、（１０−１１）面を有するＧａＮナノコラム５を成長させる（図１（ｄ））。したがって、得られたＧａＮナノコラム５の成長面は半極性面であり、ピエゾ電界の影響を緩和し、量子井戸内の電子と正孔との波動関数の重なりを大きくすることができる。また、ナノコラムによって貫通転位を減少することもできる。こうして、発光再結合効率を高めることができる。 （もっと読む）

【課題】平坦度の向上と、LPD の検出サイズの縮小化を図ることができるエピタキシャルウェーハの製造方法等を提供する。
【解決手段】エピタキシャルウェーハの製造方法であって、シリコン単結晶ウェーハの主表面上にシリコンをエピタキシャル成長させる工程と、前記エピタキシャル成長工程と、前記ウェーハの主表面を特定の処理液で１００℃以下の温度で処理し、前記ウェーハの主表面上に付着したパーティクルを除去しつつ、所定膜厚の酸化膜を形成するウェーハ平坦化前処理工程と、前記主表面を鏡面研磨する表面研磨工程とを具えるエピタキシャルウェーハの製造方法である。 （もっと読む）

【課題】６５ｎｍまたはそれよりも小さい線幅で素子を製造するのに適しており、平坦性およびナノトポグラフィならびに層均一性を向上させた半導体ウェハを提供する。
【解決手段】ａ）半導体ウェハ５の特性を表すパラメータを位置に依存して測定し、ウェハ５の面全体で位置に依存するパラメータ値を求める。ｂ）酸化レートおよび結果として得られる酸化層の厚さがウェハ５の平面における光強度に依存しており、酸化剤の使用とともにウェハ５の面全体を同時に照射することによる作用によって、ウェハ５の面全体を酸化させる。ｃ）酸化層を除去する。この場合、ステップｂ）において光強度を位置に依存してまえもって設定し、ステップａ）において測定された位置に依存する各パラメータ値における相違を、位置に依存する光強度の結果として生じるステップｂ）における酸化レートおよびステップｃ）におけるその後の酸化層除去によって低減する。 （もっと読む）

【課題】 より簡便に炭化ケイ素基板の表面のマイクロパイプを閉塞することができる炭化ケイ素基板の表面再構成方法を提供する。
【解決手段】 炭化ケイ素基板１の表面上にシリコン膜２を形成するシリコン膜形成工程と、シリコン膜２の表面上に多結晶炭化ケイ素基板を設置することなく炭化ケイ素基板１およびシリコン膜２を熱処理する熱処理工程と、を含む、炭化ケイ素基板の表面再構成方法である。ここで、熱処理工程後にシリコン膜を除去するシリコン膜除去工程を含んでいてもよい。また、熱処理工程後にシリコン膜を酸化して酸化シリコン膜とする酸化シリコン膜形成工程と、酸化シリコン膜を除去する酸化シリコン膜除去工程と、を含んでいてもよい。 （もっと読む）

本発明は、酸素感受性の高いケイ素層と、それを得るための方法とに関する。このケイ素層（２）は、例えばＳｉＣで作られた基板（４）の上に形成され、３×２構造を有する。ケイ素層を得るための方法は、この基板の１つの表面上にほぼ均一にケイ素を堆積させることから構成される。本発明は、例えばマイクロエレクトロニクスに適用可能である。
（もっと読む）

【課題】本質的にどの電子デバイスの製造プロセスの熱処理サイクルの間にも、酸素析出の理想的な不均一深さ分布を形成する単結晶シリコンウエハを提供する。
【解決手段】ウエハは、結晶格子空孔の不均一分布を有し、バルク層における空孔の濃度は、表面層における空孔の濃度より大きく、該空孔は、空孔のピーク密度が中央面かまたはその付近に存在し、濃度がピーク密度の位置からウエハの前表面の方向にほぼ減少する濃度輪郭を有する。 （もっと読む）