【課題】トレンチ構造のトランジスタの電極を確実に分離することができる半導体装置及び該半導体装置の製造方法を提供する。
【解決手段】各凹部１０ａの側面及び各凹部１０ａ周辺のシリコン基板１０上面には、シリコン酸化膜１１が形成してあり、さらに、シリコン酸化膜１１の上面には、シリコン窒化膜１３が形成されている。シリコン窒化膜１３の縁辺は、シリコン酸化膜１１の縁辺より突出させてオーバハング形状（庇状）にしてある。また、各凹部１０ａの開口部周りのシリコン酸化膜１１は、等方性エッチングによってオーバハング形状にしてある。すなわち、各凹部１０ａの開口部周りは、シリコン窒化膜１３によるオーバハングとシリコン酸化膜１１によるオーバハングが形成されている。 （もっと読む）

【課題】 化合物半導体装置及びその製造方法に関し、パッシベーション効果を保ったままで絶縁膜とレジストとの密着性を改善して、デバイス特性及び信頼性を向上する。
【解決手段】 化合物半導体基体１の表面の少なくとも一部を化合物半導体基体１に接する側４の被覆性が表面側３より高く、且つ、表面側３のレジスト膜に対する密着性が化合物半導体基体１に接する側４より高い窒化珪素系絶縁膜２で被覆する。 （もっと読む）

【課題】シリサイド技術を用いなくても抵抗を低減することができる半導体装置及びその製造方法を提供する。
【解決手段】トランジスタを覆うＢＰＳＧ膜８を形成する。次に、ＢＰＳＧ膜８上にＢＰＳＧ膜９を形成する。ＢＰＳＧ膜８中のＢ濃度は、ＢＰＳＧ膜９中のＢ濃度の５倍程度高いものとする。次いで、ゲート電極を境にしてＢＰＳＧ８膜をソース拡散層４１側の部分とドレイン拡散層４２側の部分とに分離する。その後、ＢＰＳＧ膜８及び９にソース拡散層４１まで到達するコンタクトホール２１を形成する。続いて、コンタクトホール２１に露出しているＢＰＳＧ膜８を等方性エッチングにより除去することにより、ソース拡散層４１とＢＰＳＧ膜４２との間に空洞部を形成する。そして、空洞部内にＴｉＮ等からなるバリアメタル膜１２を形成する。 （もっと読む）

【課題】 相互接続層を形成する場合に侵食されることのないコンタクト開口を形成する技術を提供する。
【解決手段】 絶縁層（３４）を貫通するコンタクト開口が真直な側壁部分（４２）とお椀形状側壁部分（４０）とを有するように形成される。お椀形状側壁部分は絶縁層の上部近くであり底部と比較して上部においてコンタクト開口の拡大直径部分を与えている。導電性物質（４６）をコンタクト開口内に形成し下部の導電層（３２）と電気的接触を形成する。この導電性物質は拡大頭部（５２）を有するプラグ（４７）を形成する。この拡大頭部は、存在する場合に、コンタクト開口内のバリア層（４５）が爾後の異方性エッチングによってエッチングされることを防止する。従って、例えばアルミニウム等の電気的相互接続層（４８）がコンタクトプラグの上側に形成される場合に、そのプラグはエッチストップとして作用しコンタクト開口内のバリア層がエッチングされることを防止する。 （もっと読む）

【課題】コンタクトホールを微細に形成する場合でも、絶縁膜の段差部分に目標通りの形状のテーパーを安定的に形成することが可能な半導体装置を提供することを目的とする。
【解決手段】絶縁膜４８がストライプ状の各ゲート電極４１を覆う主部分とゲート電極４１のストライプ幅方向にのびる補強部分とを有するように、絶縁膜４８にコンタクトホール４３を形成する。 （もっと読む）

【課題】高耐圧の半導体素子における複数の絶縁膜からなる厚い絶縁層にコンタクト部を形成するのに好適で、コンタクト部のステップカバレッジを向上することができる半導体素子の製造方法を提供する。
【解決手段】 本発明は、半導体基板１１に複数の絶縁膜を堆積させ、絶縁膜にコンタクト部２１を形成する半導体素子の製造方法であって、半導体基板１１の上面に下地絶縁膜１２を形成し、下地絶縁膜１２における、コンタクト部に相当する位置にコンタクト孔１２ａを形成し、下地絶縁膜１２を覆うように上側絶縁膜１３をＣＶＤ法によって形成し、且つ、上側絶縁膜１３におけるコンタクト孔１２ａの上方に位置する面１３ａを順テーパ化するため表面改質処理を施すことで、１つ又は複数の上側絶縁膜１３を形成し、表面改質処理後に、コンタクト孔１２ａをウェットエッチングによって開口させることでコンタクト部２１を形成する。 （もっと読む）

【課題】 コンタクト間隔及び寄生容量の問題に対する解決策を提供する、改善されたＦＥＴ設計を構築する。
【解決手段】 本発明は、下方の第１の誘電体層内に配置された下部と上方の第２の誘電体層内に配置された上部とを有する逆ソース／ドレイン金属コンタクトを含む電界効果トランジスタ（ＦＥＴ）に関する。逆ソース／ドレイン金属コンタクトの下部は、上部より大きい断面積を有する。好ましくは、逆ソース／ドレイン金属コンタクトの下部は、約０．０３μｍ^２から約３．１５μｍ^２の範囲の断面積を有し、こうした逆ソース／ドレイン金属コンタクトは、約０．００１μｍから約５μｍの範囲の距離だけ、ＦＥＴのゲート電極から間隔を空けて配置される。 （もっと読む）

【課題】 半導体基板への電気的接触をとるコンタクトホールにおいて、接触抵抗の低減を図る。
【解決手段】 シリコン基板１にはＳＴＩ２により素子形成領域５が区画形成されている。ＳＴＩ２はシリコン基板１の表面より突出している。上面にシリコン窒化膜７、層間絶縁膜８が積層形成されている。ＳＴＩ２、２間にコンタクトホール９が形成されている。コンタクトホール９は、層間絶縁膜８部分のホール上部９ａとシリコン基板１部分のホール下部９ｃを有する。ホール下部９ｃは、ＲＩＥ法の加工の後ＣＤＥ法の加工をすることで横方向に広がる形状に形成され、ＲＩＥ法のみの場合よりもシリコン基板１との接触面積が増大している。 （もっと読む）