【課題】磁気ランダム・アクセス・メモリの書込に関連する回路のレイアウト面積を低減する。
【解決手段】可変磁気抵抗素子（ＶＲ）の磁化容易軸（ＥＸ）と直交する方向に書込ビット線（ＷＢＬ０，ＷＢＬ１）を配置し、書込データに応じて双方向に書込ビット線に電流を流す。一方、書込ビット線と交差するようにビット線（ＢＬ０−ＢＬ３）を配置し、書込データの論理値にかかわらず一定方向に電流を流す。書込ビット線へは、セルトランジスタ（ＣＴ）の耐圧よりも高い高電圧（ＶＣＣ）から電流を供給する。 （もっと読む）

【課題】メモリセルサイズの増加を招くことなく、安定的かつ効率的にデータ書込電流を供給可能な構成を備えた薄膜磁性体記憶装置を提供する。
【解決手段】各ビット線ＢＬの両端には、データ書込電流を流すためのビット線ドライバ５０が配置される。各ビット線の一端は、データ読出時に選択メモリセルからの読出データを伝達するための読出選択ゲート６５を介して、データバスＲＤＢ１またはＲＤＢ２と接続される。読出選択ゲート６５は、メモリセルアレイ１０に対して、ビット線ドライバ５０よりも外側に配置される。これにより、データ書込電流の電流経路を短くして、その経路抵抗を低減できるので、データ書込電流の確保が容易になる。 （もっと読む）

【課題】スピン注入メモリ等の抵抗変化素子を用いた記憶装置において、抵抗変化素子の高集積化を可能とした記憶装置を提供する。
【解決手段】供給される電流の向きにより抵抗値が変化する複数の抵抗変化素子と、各抵抗変化素子への電流供給をオン−オフ制御する複数のアクセス用トランジスタと、複数の抵抗変化素子の一方端に接続したビット線と、複数の抵抗変化素子の他方端にそれぞれアクセス用トランジスタを介して接続したソース線と、各アクセス用トランジスタのゲートにそれぞれ接続した複数のワード線と、接地電位が印加されるグランド線と、オン状態となることによりビット線またはソース線とグランド線とを接続するスイッチ用トランジスタとを備えた記憶装置とし、抵抗変化素子へ電流供給する際に、スイッチ用トランジスタをオン状態にして、ビット線またはソース線を接地電位にする。 （もっと読む）

【課題】メモリセルサイズの増加を招くことなく、安定的かつ効率的にデータ書込電流を供給可能な構成を備えた薄膜磁性体記憶装置を提供する。
【解決手段】ライトディジット線ＷＤＬは、データ書込電流の供給時に電源配線９０と接続される。ライトディジット線ＷＤＬは、電源配線９０側の末端付近に、ＭＴＪメモリセルの配置位置に対応する定常部分９３と比較して断面積を増大ざせた強化部分９５を有する。これにより、定常部分９３ではＭＴＪメモリセルの最小設計ルールに従った配線幅とすることによってメモリセルを高集積に配置できるとともに、電源配線９０側の末端付近で金属原子の移動による配線幅の減少が生じても、この部分で電流密度が局所的に増大して動作信頼性に影響を与えることを防止できる。 （もっと読む）

【課題】読出動作の高速化を図ることが可能な不揮発性半導体記憶装置を提供する。
【解決手段】このＭＲＡＭの比較回路１０は、それぞれ電源電圧ＶＤＤのラインとノードＮ２７，Ｎ２８の間に接続されたトランジスタ２７，２８と、トンネル磁気抵抗素子ＴＭＲに電流を流すトランジスタ２９と、参照電流を流すトランジスタ３０と、ノードＮ２７，Ｎ２８の電圧を比較してデータ信号Ｑ０を生成する差動増幅回路４１と、電源電圧ＶＤＤを降圧してトランジスタ２７，２８のゲート電圧ＶＧを生成するゲート電圧発生回路２６とを備える。したがって、電源電圧ＶＤＤの上昇に伴うトランジスタ２７，２８の抵抗値の低下を抑制でき、ノードＮ２７の電圧Ｖ２７の振幅ΔＶの低下を抑制できる。 （もっと読む）

スピントランスファトルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）ビットセルアレイのための容量ローディングが減少されたパッドが提供される。パッドは、複数の穴形状の下部金属層、および複数の穴形状の下部金属層の最上層上に形成された平面の上部金属層を含んでいる。 （もっと読む）

【課題】低消費電力かつ小占有面積で高速に論理演算および算術演算処理を実行することのできる半導体信号処理装置を提供する。
【解決手段】ユニット演算子セル（ＵＯＥ）を、複数のＳＯＩトランジスタで構成し、この少なくとも２つのＳＯＩトランジスタのボディ領域（ＳＮＡ，ＳＮＢ）に書込データを格納し、これらの記憶用のＳＯＩトランジスタ（ＮＱ１，ＮＱ２）を直列にまたは単独に読出ポート（ＲＰＲＴＢまたはＲＰＲＴＡ）に結合する。これにより、ユニット演算子セルの記憶データのＡＮＤ演算結果またはＮＯＴ演算結果を得ることができ、データの書込／読出だけで演算処理を行なうことができる。 （もっと読む）

【課題】メモリセルに含まれる選択トランジスタのゲート配線のピッチに対する上層の杭打用金属配線ピッチの影響を低減する。
【解決手段】メモリセルアレイ（１）の両側にワード線ドライブ回路（２Ｒ，２Ｌ）を対向して配置し、各ワード線ドライブ回路には、ワード線ドライバをメモリセル行に対して交互に配置する。メモリセルの選択トランジスタのゲート配線（ＰＧｏ，ＰＧｅ）は、各メモリセル行に対応して配置される。杭打用の上層の金属配線（ＭＬｏ，ＭＬｅ）は、対向配置されるワード線ドライブ回路からメモリセルアレイの中央部の接続領域（１０）まで延在させ、接続領域においてゲート配線に交互に電気的に接続する。金属配線は、ゲート配線の２倍のピッチで対向して配置する。 （もっと読む）

【課題】読み出し動作の速度低下を防ぎ、電源の低電圧化を図り、かつデータ読み出しを正確に行なうことが可能な半導体装置を提供する。
【解決手段】半導体装置１０１は、第１の差動アンプＡＭＰ０の第１入力端子と第１の定電圧トランジスタＴＲＣ０との間に直列接続された第１の選択トランジスタＴＲＷ０Ａと、第１の差動アンプＡＭＰ０の第１入力端子と第２の定電圧トランジスタＴＲＣ１との間に直列接続された第２の選択トランジスタＴＲＷ０Ｂとを備え、第１の定電圧トランジスタＴＲＣ０は、第１の可変抵抗素子Ｓ０と第１の選択トランジスタＴＲＷ０Ａとの間に接続され、第２の定電圧トランジスタＴＲＣ１は、第２の可変抵抗素子Ｓ２と第２の選択トランジスタＴＲＷ０Ｂとの間に接続されている。 （もっと読む）

【課題】書き込み電流を可及的に低減させるとともに高速に書き込むことができ、かつ大容量化を実現することのできる磁気抵抗効果素子及び磁気メモリを提供することを可能にする。
【解決手段】磁化が膜面に対して略垂直で不変の第１の強磁性層２と、磁化が膜面に対して略垂直でかつ可変の第２の強磁性層６と、第１の強磁性層と第２の強磁性層との間に設けられる第１の非磁性層４と、第２の強磁性層に対して第１の非磁性層と反対側に設けられ、磁化が膜面に略平行でかつ可変の第３の強磁性層１０と、第２の強磁性層と第３の強磁性層との間に設けられる第２の非磁性層８と、を備え、第１の強磁性層と第３の強磁性層との間で膜面に略垂直な方向に電流を流すことにより、スピン偏極した電子を前記第２の強磁性層に作用させるとともに、第２の強磁性層から第２の非磁性層を通って第３の強磁性層に作用させて第３の強磁性層の磁化に歳差運動を誘起し、この歳差運動に応じた周波数のマイクロ波磁場が第２の強磁性層に印加される。 （もっと読む）

【課題】ディスターブとリテンションを改善する書き込み技術を提案する。
【解決手段】本発明の抵抗変化型メモリは、第１方向に延びる第１及び第２駆動線Ｌ１，Ｌ２と、第２方向に延びる第３駆動線Ｌ３と、一端が第３駆動線Ｌ３に接続される抵抗変化素子ＭＣと、アノードが第１駆動線Ｌ１に接続され、カソードが抵抗変化素子ＭＣの他端に接続される第１ダイオードＤ１と、アノードが抵抗変化素子ＭＣの他端に接続され、カソードが第２駆動線Ｌ２に接続される第２ダイオードＤ２と、抵抗変化素子ＭＣに書き込み電流を供給するドライバ／シンカーＤＳと、抵抗変化素子ＭＣに対する第１データの書き込み時に書き込み電流を第１駆動線Ｌ１から第３駆動線Ｌ３に向かう方向に流し、抵抗変化素子ＭＣに対する第２データの書き込み時に書き込み電流を第３駆動線Ｌ３から第２駆動線Ｌ２に向かう方向に流す書き込み制御回路ＣＮＴとを備える。 （もっと読む）

【課題】高速不揮発性光メモリ素子において、メモリ素子のスピードを向上させるため、情報データは、電気信号に変換することなく、すべて光学的に高速で記録され読み出され、又メモリに記録されている情報データを、電流により、読み書きすることである。
【解決手段】高速不揮発性光メモリ素子において、メモリ素子は、磁気トンネル接合電極を持ったＰＩＮダイオードから構成されている。情報データは、磁気トンネル接合の自由層の磁化状態に反対方向の二つのものがあることを利用して、メモリ素子に記録される。又本発明は、円偏光または楕円偏光の光パルスを照射することにより、自由層に注入された電流が磁化を反転させることを利用した高速メモリ素子を提供する。記録されたデータの読み出しは、メモリ素子を通過する光強度または、磁気トンネル接合の磁気抵抗の値の測定により行われる。 （もっと読む）

【課題】磁気記憶素子に対するデータの書き換え時間を低減することが可能な技術を提供する。
【解決手段】“０”を記憶する磁気記憶素子１の自由層に対して、第１磁場印加シーケンスに従って、Ｘ軸方向、Ｙ軸方向及びＺ軸方向に沿った磁場が組み合わされて印加されると、自由層の下層側の磁化ＬＭと上層側の磁化ＵＭが反転する。“１”を記憶する磁気記憶素子の自由層に対して、第２磁場印加シーケンスに従って、Ｘ軸方向、Ｙ軸方向及びＺ軸方向に沿った磁場が組み合わされて印加されると、磁化ＬＭ，ＵＭが反転する。“０”を記憶する磁気記憶素子１の自由層に対して第２磁場印加シーケンスに従って磁場が印加されても磁化ＬＭ，ＵＭは反転せず、“１”を記憶する磁気記憶素子１の自由層に対して第１磁場印加シーケンスに従って磁場が印加されても磁化ＬＭ，ＵＭは反転しない。 （もっと読む）

【課題】再生および記録の効率性を高めるスピンＲＡＭ構造を提供する。
【解決手段】スピン注入ＭＲＡＭ５０は、上部ＣＰＰセル８０と下部ＭＴＪセル６０との間に導電性スペーサ７０をそれぞれ有する２つのサブセル５０を備える。各ビットセルの２つの導電性スペーサ７０は、トランジスタにより結合される。トランジスタは、書込ワード線により制御される。各ビットセルの２つのＣＰＰセル８０は異なる抵抗状態を有し、各サブセル８０のＭＴＪセル６０とＣＰＰセル８０とは異なる抵抗状態を有する。ＭＴＪフリー層６７は、ＣＰＰフリー層が発揮する大きな反磁場に起因して、ＣＰＰフリー層の反転に応じて回転する。同一のビットセルの内部の第２のＭＴＪをリファレンスとすることにより、高速で信頼性の高い再生動作を可能とする改善された回路構造が開示される。 （もっと読む）

【課題】読出動作の高速化を図ることが可能な不揮発性半導体記憶装置を提供する。
【解決手段】このＭＲＡＭの切換回路１０ａ，１０ｂは、対応の列選択線ＣＳＬ０が「Ｈ」レベルにされ、かつメモリアレイ１が選択されると、比較回路３１，３２の入力ノードＮ１〜Ｎ４にそれぞれビット線ＢＬＡ０，ＢＬＡ０；ＢＬＢ０，ＢＬＢ１６；ＢＬＡ１６，ＢＬＡ１６；ＢＬＢ０，ＢＬＢ１６を接続し、対応の列選択線ＣＳＬ０が「Ｈ」レベルにされ、かつメモリアレイ２が選択されると、ノードＮ１〜Ｎ４にそれぞれビット線ＢＬＡ０，ＢＬＡ１６；ＢＬＢ０，ＢＬＢ０；ＢＬＡ０，ＢＬＡ１６；ＢＬＢ１６，ＢＬＢ１６を接続する。したがって、比較回路３１，３２の入力ノードＮ１〜Ｎ４の寄生容量を等しくすることができる。 （もっと読む）

【課題】書き込み時の過渡特性を改善して、書き込みの失敗が少なく、書き込み電流密度のしきい値が小さく、高集積化、高速化、および低消費電力化が可能なスピン注入磁化反転型ＭＴＪ素子及びそれを用いた磁気メモリ装置を提供する。
【解決手段】強磁性導体からなり、磁化方向の変化が可能で、磁化方向を情報として記憶する磁化自由層５、及び、強磁性導体からなり、磁化方向が固定されている磁化固定層３を有し、これらの強磁性導体層を貫流するスピン偏極電流によって磁化自由層５を所定方向に磁化して情報を書き込み、磁気抵抗効果を利用して情報を読み出すように構成された磁気メモリ素子において、磁化自由層５と磁気的に結合し、磁化自由層５の磁化方向の反転の際に生じる磁化方向の変動を抑制するスピントルクフリー層（磁化結合体）１３を設け、且つ、スピン偏極電流がスピントルクフリー層１３に流入するのを防止する構成とする。 （もっと読む）

【課題】比較的簡素な構成により、データの読み取り時間、好ましくは更にデータの書き込み時間を大幅に短縮させてデータ転送速度を向上させ、しかもデータの蓄積領域を十分に確保し、記録装置としての使用効率を向上させる磁気記録装置を提供する。
【解決手段】読取素子２及び書込素子３をそれぞれ２つずつ磁性細線１のデータ蓄積領域１ａ上に配設し（読取素子２ａ，２ｂ及び書込素子３ａ，３ｂと図示する。）、データ蓄積領域１ａを各分割領域１ａ₁，１ａ₂に分割する。このように各２つの読取素子２及び書込素子３を配設した場合、素子群数ｎ＝２であることから、読取素子２及び書込素子３を各１つずつ配設する場合に比べて、データ読み取り時間及び書き込み時間はそれぞれ半分に短縮される。同様に、磁性細線１で必要とされるバッファ領域１ｂの占める割合は１／３（≒３３％）（データ蓄積領域１ａの占める割合は２／３（≒６７％））となる。 （もっと読む）

【課題】選択メモリセルに対するアクセスのみでデータ読出動作を実行する。
【解決手段】データ読出時において、ライトディジット線ＷＤＬを流れる電流によって、選択メモリセルには、記憶データを破壊しないレベルのバイアス磁界が印加される。バイアス磁界の印加によって、選択メモリセルの電気抵抗が記憶データレベルに応じた極性で変化する前後のデータ線電圧差をセンスアンプで増幅することによって、選択メモリセルへのアクセスのみでデータ読出が実行される。さらに、活性化されたライトディジット線ＷＤＬは、データ読出回路系を含む他の周辺回路の電源電圧Ｖｃｃ２よりも高い、電源電圧Ｖｃｃ１によって駆動される。 （もっと読む）

【課題】電流直接駆動による磁化反転の際に、磁化反転のバラツキを小さくすること、あるいは磁化反転を高速化すること、あるいは反転電流を低減させること、ができる磁気記録装置を提供する。
【解決手段】磁化が第１の方向に実質的に固定された第１の強磁性層と、磁化の方向が可変の第２の強磁性層と、前記第１の強磁性層と前記第２の強磁性層との間に設けられた第１の非磁性層と、磁化の方向が可変の第３の強磁性層と、を含む積層体を備え、前記積層体の各層の膜面に対して略垂直な方向に電流を流すことによりスピン偏極した電子を前記第２の強磁性層に作用させ、且つ前記第３の強磁性層の磁化を歳差運動させることにより発生する磁場を前記第２の強磁性層に作用させることにより、前記第２の強磁性層の磁化の方向を前記電流の向きに応じた方向に決定可能としたことを特徴とする磁気記録素子が提供される。 （もっと読む）

【課題】 小面積で低消費電力の読み出し回路を有する磁気ランダムアクセスメモリを提供する。
【解決手段】 第１、第２ＭＲ素子ＭＲＭ、ＭＲＲは、低、高抵抗状態の定常状態を取り得る。第１ＭＯＳＦＥＴＱｎ１は、一端を第１ＭＲ素子と接続され、ゲート端子に第１電位を印加される。第２ＭＯＳＦＥＴＱｎ２は、一端を第２ＭＲ素子と接続される。センスアンプＳＡは、第１、第２ＭＯＳＦＥＴの各他端を流れる電流の差を増幅する。定電流回路Ｉは、低抵抗状態の第１ＭＲ素子を流れる電流と、高抵抗状態の第１ＭＲ素子を流れる電流との間の値を有する参照電流を出力する。第３ＭＯＳＦＥＴＱｎ３は、一端において参照電流を供給され、一端をゲート端子と接続される。第１抵抗素子ＭＲＰ１は、第３ＭＯＳＦＥＴの他端と接続され、第２ＭＲ素子と実質的に同じ抵抗値を有する。第２ＭＯＳＦＥＴのゲート端子には、第３ＭＯＳＦＥＴのゲート端子と同じ電位が印加される。 （もっと読む）