【課題】 配線の信頼性が劣化しない磁気ランダムアクセスメモリ及びその製造方法を提供することである。
【解決手段】 実施形態に係る磁気ランダムアクセスメモリは、下部電極、磁気抵抗効果素子、上部電極が下層から順に積層された積層膜が設けられる。前記磁気抵抗効果素子、前記上部電極の側面に接し、上面が前記上部電極の上面と実質的に同一の高さであるストッパ層平坦部が設けられる。前記上部電極上にバリアメタル膜が設けられる。前記バリアメタル膜上にコンタクトプラグが設けられる。 （もっと読む）

【課題】セルサイズの微細化が可能な抵抗変化メモリを提供する。
【解決手段】抵抗変化メモリ１０は、第１の方向に延在する複数のワード線と、第２の方向に延在する第１乃至第３のビット線と、第１及び第３のビット線に接続された複数の可変抵抗素子２０と、半導体基板３０内に設けられ、かつ斜め方向に延在する複数のアクティブ領域ＡＡと、複数のアクティブ領域ＡＡに設けられた、かつ可変抵抗素子２０に接続された複数の選択トランジスタ２１と、選択トランジスタと第３のビット線とを接続する複数のコンタクトプラグ３７とを含む。複数の可変抵抗素子２０は、第２の方向に並ぶようにして、第１のビット線の下方かつ複数のワード線間のそれぞれに配置された第１の可変抵抗素子群と、第２の方向に並ぶようにして、第３のビット線の下方かつ複数のワード線間のそれぞれに配置された第２の可変抵抗素子群とからなる。 （もっと読む）

【課題】集積度が高い磁気記憶装置を提供する。
【解決手段】実施形態に係る磁気記憶装置は、基板と、前記基板上に設けられた複数個の磁気抵抗効果素子と、を備える。そして、前記複数個の磁気抵抗効果素子のうち、上方から見て互いに最も近い位置にある２個の磁気抵抗効果素子は、前記基板からの距離が相互に異なる。 （もっと読む）

【課題】書込み電流の範囲を広くすることができるとともに書込み電流を低減することができる磁気抵抗素子および磁気メモリを提供する。
【解決手段】本実施形態の磁気抵抗素子は、膜面に垂直方向に磁化容易軸を有し、磁化が可変の第１強磁性層と、膜面に垂直方向に磁化容易軸を有し、磁化が不変の第２強磁性層と、第１強磁性層と第２強磁性層との間に設けられた第１非磁性層と、第２強磁性層に対して第１非磁性層と反対側に設けられ、それぞれが異なる発振周波数の回転磁界を発振する強磁性体の複数の発振体を有し、各発振体が膜面に平行な磁化を有する、第３強磁性層と、を備え、第３強磁性層と、第１強磁性層との間に電流を流すことにより、スピン偏極した電子を第１強磁性層に作用させるとともに、第３強磁性層の複数の発振体に作用させて前記発振体の磁化に歳差運動を誘起し、歳差運動によって生じた複数の回転周波数を有し第１強磁性層の磁化反転をアシストする回転磁界が第１強磁性層に印加される。 （もっと読む）

【課題】 界面磁性層が十分に結晶化された磁気ランダムアクセスメモリ及びその製造方法を提供する。
【解決手段】 実施形態に係る磁気ランダムアクセスメモリは、第１の磁性層、第１の界面磁性層、非磁性層、第２の界面磁性層、及び第２の磁性層が順に積層された磁気抵抗効果素子を有する。前記第１の磁性層の下層、前記第１の磁性層と前記第１の界面磁性層との間、前記第２の界面磁性層と前記第２の磁性層との間、及び前記第２の磁性層上のいずれかに第１の金属原子、第２の金属原子、及びB原子を含む金属層が設けられる。 （もっと読む）

【課題】多層膜内の特定層だけに格子振動を与えてその多層膜の特性を向上させる。
【解決手段】実施形態に係わる多層膜の製造方法は、第１の層（ＣｏＦｅＢ）を形成する工程と、第１の層（ＣｏＦｅＢ）上に第２の層（ＭｇＯ）を形成する工程と、第２の層（ＭｇＯ）の表面に対してＧＣＩＢ照射を行うことにより、第２の層（ＭｇＯ）の結晶情報を第１の層（ＣｏＦｅＢ）に転写する工程とを備える。 （もっと読む）

【課題】磁化反転に必要とされる電流密度のマージンを広げる。
【解決手段】実施形態に係わる磁気メモリの製造方法は、磁化方向が可変である第１の磁性層１６を形成する工程と、第１の磁性層１６上にトンネルバリア層１７を形成する工程と、トンネルバリア層１７上に、磁化方向が不変である第２の磁性層１９を形成する工程と、第２の磁性層１９上にハードマスク層２０を形成する工程と、ハードマスク層２０をマスクにして第２の磁性層１９のパターニングを行なう工程と、第２の磁性層１９のパターニング後に、ハードマスク層２０をマスクにしてＧＣＩＢ照射を行うことにより、少なくとも第１の磁性層１６内に磁気的及び電気的に不活性な領域Ｎｏｎを形成する工程とを備える。 （もっと読む）

【課題】積層ハードマスクを部分的に残存させつつ、配線層用のビアプラグのアスペクト比を低減することが可能な半導体装置及びその製造方法を提供する。
【解決手段】基板上に第１の配線層１０２を形成し、第１の配線層１０２上に、半導体素子材料１０３、第１の絶縁膜１０４、及び第２の絶縁膜１０５を順に形成し、半導体素子材料１０３、第１の絶縁膜１０４、及び第２の絶縁膜１０５を含むピラー状の構造体を形成する。第１の配線層１０２上に、構造体の上面及び側面を覆うように、第３及び第４の絶縁膜１０９，１０６を形成し、第４の絶縁膜１０６を、第２の絶縁膜１０５が露出するように、部分的に除去する。第１及び第２の絶縁膜内に、半導体素子材料に接続された第１のビアプラグ１０７を形成し、第３及び第４の絶縁膜内に、第１の配線層１０２に接続された第２のビアプラグ１０８を形成し、第１及び第２のビアプラグ上に第２の配線層１１１を形成する。 （もっと読む）

【課題】半導体基板の表面の空き領域が少ない半導体記憶装置を提供する。
【解決手段】このＭＲＡＭの各メモリセルＭＣは、磁気抵抗素子１８と２つのアクセストランジスタ１９ａ，１９ｂを含み、トランジスタ１９ａ，１９ｂのドレインを磁気抵抗素子１８を介して対応のビット線ＢＬに接続し、それらのゲートを対応のワード線ＷＬに接続し、それらのソースをそれぞれソース線ＳＬおよび補助配線ＡＬに接続する。したがって、アクセストランジスタ１９ｂのソースとＤＬドライバ１４に含まれるドライバトランジスタ２３のソースとを共通化することができ、シリコン基板３１の表面の空き領域を減らすことができる。 （もっと読む）

【課題】半導体装置の構成材料の特性劣化を抑制しつつ、基板とゲート絶縁膜との界面の界面準位密度を効率的に低減することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法では、基板１００上に、ゲート絶縁膜１０２とゲート電極１０３とを含むトランジスタを形成する。さらに、基板１００上に１層の配線層１１０を形成する処理と、１層の配線層１１０を配線パターンに加工する処理を１回以上行うことにより、基板１００上に、１層以上の配線層１１３，１１５を含む配線構造を形成する。さらに、基板１００上に、１層以上の配線層１１３，１１５のうちの少なくとも１層の配線層１１０が配線パターンに加工された後に、基板１００上にマイクロ波を照射して基板１００のアニールを行う。 （もっと読む）

【課題】ロジック混載ＭＲＡＭにおいて、ＬＳＩの多層配線形成プロセスがＭＲＡＭの特性変動を引き起こす不都合、また、ＭＲＡＭの形成プロセスが多層配線の特性変動を引き起こす不都合を軽減すること。
【解決手段】多層配線層に含まれる配線層Ａの中に、配線層Ｂに形成された第１の配線１０４ｂに接し、互いに絶縁している少なくとも２つの第１の磁化固定層５０ａ及び５０ｂと、２つの第１の磁化固定層５０ａ及び５０ｂと平面視で重なり、かつ、第１の磁化固定層５０ａ及び５０ｂと接続している磁化自由層１０と、磁化自由層１０の上に位置する非磁性層４０と、非磁性層４０の上に位置する第２の磁化固定層１０４ａと、を有するＭＲＡＭが形成されている半導体装置。 （もっと読む）

【課題】 熱負荷によるＴＭＲ比の減少を抑制できる磁気抵抗効果を利用した半導体記憶装置を提供すること。
【解決手段】 実施形態の磁気抵抗素子は、非磁性元素を含む第１の垂直磁化磁性膜１１６と、第１の垂直磁化磁性膜上に設けられた絶縁膜１１９と、第１の垂直磁化磁性膜と絶縁膜との間に設けられた第１の中間磁性膜１１８と、絶縁膜上に設けられ、非磁性元素を含む第２の垂直磁化磁性膜１２３と、絶縁膜と第２の垂直磁化磁性膜との間に設けられた第２の中間磁性膜１２０と、第１の垂直磁化磁性膜と第１の中間磁性膜との間、および、第２の中間磁性膜と第２の垂直磁化磁性膜との間の少なくとも一方に設けられ、非磁性元素の拡散に対してバリア性を有する金属窒化物または金属炭化物で形成された拡散防止膜１１７，１２１を含む。 （もっと読む）

【課題】書き込み電流を低減する磁気ランダムアクセスメモリを提供する。
【解決手段】磁気ランダムアクセスメモリは、半導体基板と、半導体基板の上方に配置され、垂直磁化膜で形成されたＭＴＪ素子１０と、ＭＴＪ素子１０の上側に配置されかつ半導体基板に対して引っ張る方向に応力を加える引っ張り応力膜２１及びＭＴＪ素子１０の下側に配置されかつ半導体基板に対して圧縮する方向に応力を加える圧縮応力膜の少なくとも一方を有する応力膜と、を具備する。 （もっと読む）

【課題】ＭＲ変化率を高くすることができる磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録装置を提供する。
【解決手段】実施形態に係る磁気抵抗効果素子は、積層体と、前記積層体の積層方向に電流を流すための一対の電極と、を備える。前記積層体は、第１の磁性層と、第２の磁性層と、前記第１の磁性層と前記第２の磁性層との間に配置されたスペーサ層と、を有する。そして、前記第１の磁性層、前記第２の磁性層及び前記スペーサ層の少なくとも１つの層が金属酸化物からなる酸化物層を含み、前記金属酸化物の結晶構造は、ＮａＣｌ構造である。 （もっと読む）

【課題】 ＧＭＲ素子では、十分大きなＭＲ比を得ることが困難である。大きなＭＲ比を実現することが可能なＭＴＪ素子において、反転電流を低減させることが望まれている。
【解決手段】 下部電極の上に、磁化容易方向が厚さ方向を向く垂直磁気異方性膜が形成されている。垂直磁気異方性膜の上に、非磁性材料で形成されたスペーサ層が配置されている。スペーサ層の上に、アモルファスの導電材料からなる下地層が配置されている。下地層の上に、磁化容易方向が面内方向を向く磁化自由層が配置されている。磁化自由層の上にトンネルバリア層が配置されている。トンネルバリア層の上に、磁化方向が面内方向に固定された磁化固定層が配置されている。スペーサ層は、垂直磁気異方性膜と磁化自由層との間に交換相互作用が働かない厚さであり、かつスピン緩和長よりも薄い。 （もっと読む）

【課題】磁気メモリにおいて、安定的且つ容易に磁壁を導入可能な構造とする。
【解決手段】磁気メモリは、磁気記録層１０と、非磁性層１１を介して磁気記録層１０に接続された参照層１２と、磁気記録層１０より下方に設置された第１、２磁化固定層１９、２０とを具備する。磁気記録層１０及び参照層１１は垂直磁気異方性を有する。磁気記録層１０は、反転可能な磁化を有し参照層１１と重なる磁化反転領域２と、磁化反転領域２の第１境界に接続され、磁化の向きが第１方向に固定された第１磁化固定領域１と、磁化反転領域２の第２境界に接続され、磁化の向きが第１方向と反平行な第２方向に固定された第２磁化固定領域３とを備える。第１、２磁化固定層１９、２０は、第１、２磁化固定領域１、３の磁化を固定する。第２磁化固定層２０が、第１磁化固定層１９と比較して保磁力が低い。 （もっと読む）

【課題】 書込み電流の低減のみならず、大きなＭＲ比を有するＭＴＪ素子の開発が望まれている。
【解決手段】 磁気トンネル接合素子が、磁化自由層と、磁化固定層と、磁化自由層と磁化固定層との間に配置されたトンネルバリア層とを有する。磁化自由層は、垂直磁化自由層、垂直磁化自由層とトンネルバリア層との間に配置された面内磁化自由層、及び垂直磁化自由層と面内磁化自由層との間に配置された非磁性中間層とを含む。垂直磁化自由層の磁化容易方向は膜面に対して垂直であり、面内磁化自由層の磁化容易方向は膜面に平行であり、垂直磁化自由層の磁化は、非磁性中間層を介して面内磁化自由層と交換結合することによって、面内方向を向いている。 （もっと読む）

【課題】 十分なＭＲ変化率を有する磁気抵抗効果素子及びその製造方法を提供する。
【解決手段】 本発明の磁気抵抗効果素子は、第１の磁性層１４と、第２の磁性層１８と、第１の磁性層１４と第２の磁性層１８との間に設けられたスペーサ層１６とを備えた積層体と、積層体の膜面に垂直に電流を流すための一対の電極１１、２０とを有し、スペーサ層１６が、Ｚｎ、Ｉｎ、Ｓｎ、Ｃｄから選択される少なくとも１つの元素及びＦｅ、Ｃｏ、Ｎｉから選択される少なくとも１つの元素を含む酸化物層２１を含む。 （もっと読む）

【課題】メモリセルの平面視における面積を増加せずに、磁気抵抗素子の情報の読み書きに用いる電流値を低減しながら、読み書きエラーや磁気抵抗素子間の短絡が抑制された集積回路を有する半導体装置を提供する。
【解決手段】半導体基板の主表面上に配置された、電流の流れる向きに応じて磁化状態を変化させることが可能な、スピントルク書き込み方式の面内磁化型の磁気抵抗素子ＭＲＤと、磁気抵抗素子ＭＲＤと電気的に接続され、主表面に沿った方向に向けて延びる第１配線ＢＬとを備える。上記磁気抵抗素子ＭＲＤは平面視におけるアスペクト比が１以外の値である。上記磁気抵抗素子ＭＲＤとスイッチング素子とが電気的に接続されたメモリセルＭＣが複数並んだメモリセル領域において、平面視における磁気抵抗素子ＭＲＤの長手方向に関して、隣接する複数の磁気抵抗素子ＭＲＤが、上記長手方向に沿って延在する同一直線上に乗らないように配置される。 （もっと読む）

【課題】孤立パターンに銅の化合物が析出するのを抑制する半導体装置の製造方法と、半導体装置とを提供する。
【解決手段】半導体装置では、素子・基板層ＥＳＬの低誘電率膜ＬＯＷ１、ファイン層ＦＬの極低誘電率膜ＥＬＫ１等およびセミグローバル層ＳＧＬの低誘電率膜ＬＯＷ２等のそれぞれの開口部に形成されるアライメントマークＡＭおよび重ね合わせ検査マークＫＭが、半導体基板ＳＵＢに形成された所定の導電型の不純物領域ＩＲに電気的に接続されて、アライメントマークＡＭおよび重ね合わせ検査マークＫＭが接地電位に固定されている。 （もっと読む）