【課題】ＭＲＡＭにおいては、書き込み電流の低減やディスターブ回避を目的に、書き込みに使用する配線を強磁性体膜で覆うクラッド配線構造がよく用いられている。また、高信頼性製品の信頼性確保のためＣｕ配線中に微量のＡｌを添加するＣｕＡｌ配線が広く使用されている。ＭＲＡＭも高信頼性製品に搭載される可能性が高く、信頼性は重要である。しかし、クラッド配線は、もともと配線抵抗が高いＣｕＡｌ配線の配線抵抗を更に上昇させるというデメリットがあるため、両方の技術を同時に使用すると配線抵抗のスペックを満たさなくなる可能性が高い。
【解決手段】本願発明は、多層銅埋め込み配線を有する半導体装置において、ＭＲＡＭメモリセルマトリクス領域を構成する複数の銅埋め込みクラッド配線の銅配線膜を比較的純粋な銅で構成し、これらの配線層よりも下層の銅埋め込み非クラッド配線の銅配線膜を、Ａｌを添加したＣｕＡｌ配線膜とするものである。 （もっと読む）

【課題】低い消費電力で動作する磁気メモリ素子の実現。
【解決手段】垂直磁化膜であって情報に対応して磁化の向きが変化する記憶層と、記憶層に対して非磁性層を介して設けられる垂直磁化膜であって磁化方向が固定されて記憶された情報の基準となる参照層とを有する磁気メモリ素子に、磁化が膜面内に環状とされた渦磁化層を設けるようにする。渦磁化層は、記憶層の、参照層側の面とは反対側の面に対して、非磁性層を介して設ける。 （もっと読む）

【課題】垂直磁化を用いた磁気メモリ素子において、作製プロセスに耐え、薄い膜厚で大きな保磁力と高い耐熱性を有する参照層を実現する。
【解決手段】参照層は、２０原子％以上５０原子％以下のＰｔを含有し、１ｎｍ以上５ｎｍ以下の膜厚を有する、少なくとも２以上のＣｏＰｔ層が、Ｒｕ層を介して積層された構造を有するものとする。そしてＲｕ層の厚みは、０．４５±０．０５ｎｍあるいは０．９±０．１ｎｍとする。またＣｏＰｔ層の結晶の３回対称軸が膜面垂直に配向する。またスピン注入層との界面を、１．５ｎｍ以下のＣｏ又はＦｅを主成分とする高スピン分極層とする。 （もっと読む）

【課題】記録層における磁化容易軸が垂直方向を向いている垂直磁化型の不揮発性磁気メモリ装置において、記録層の磁化容易軸をより確実に垂直方向に向かせることを目的とする。
【解決手段】不揮発性磁気メモリ装置は、磁化容易軸が垂直方向を向いている記録層を有する積層構造体５０、第１の配線４１、及び、第２の配線４２から成る磁気抵抗効果素子を備えており、積層構造体５０の上、又は、積層構造体５０の下、又は、積層構造体５０の上及び下には、記録層５３を構成する材料のヤング率よりも低い値のヤング率を有する低ヤング率領域４８１が配置されており、積層構造体５０は磁化参照層５１を更に有し、低ヤング率領域４８１を配置することによって記録層５３及び磁化参照層５１において内部応力が発生し、記録層５３及び磁化参照層５１の垂直磁気異方性が増大される。 （もっと読む）

【課題】低電流で高速に動作可能な磁気メモリ素子の実現。
【解決手段】垂直磁化膜であって情報に対応して磁化の向きが変化する記憶層と、記憶層に対して非磁性層を介して設けられる垂直磁化膜であって磁化方向が固定されて記憶された情報の基準となる参照層とを有する磁気メモリ素子であって、記憶層、非磁性層、参照層から成る層間に電流を流した際に発生するスピントルクで磁化反転を行って情報を記憶する。この場合に、記憶層の記憶時の温度（２００℃）における保磁力が、室温（２３℃）時の保磁力の０．７倍以下とする。また記憶層の一面側に形成される電極の、膜面方向の中央部に、例えば低熱伝導率の絶縁体を補填することで、その周辺部よりも熱伝導度が低くなるように形成する。これにより記憶層の中央部での温度上昇を促進し、記憶時の磁化反転電流を下げる。 （もっと読む）

【課題】従来のＴＭＲ素子に比べて磁気抵抗を大きくし、出力電圧を大きくすることを目的とする。
【解決手段】磁気抵抗素子は、基板と、前記基板上に形成されたＣｏ，Ｆｅ，Ｂを含む磁性合金からなる強磁性体層と、前記強磁性体層上にトンネル障壁層として（００１）結晶面が優先配向した多結晶ＭｇＯとを有することに特徴がある。 （もっと読む）

【課題】磁壁移動型の磁気抵抗素子の微細化を実現する。
【解決手段】基板上に位置する第１の絶縁層２４と、第１の絶縁層の２４内部に位置し、互いに電気的に絶縁した一対の第１の磁化固定層２０ａ、２０ｂと、第１の絶縁層２４上に位置し、平面視で一対の第１の磁化固定層２０ａ、２０ｂいずれとも重なり、かつ、一対の第１の磁化固定層２０ａ、２０ｂいずれとも電気的に接続している磁化自由層３１と、磁化自由層３１上に位置する第２の絶縁層３３と、第２の絶縁層３３に形成され、平面視で磁化自由層３１と重なる孔と、当該孔の底面および側面に沿って形成された非磁性層４１と、非磁性層４１形成後の孔内に埋め込まれた第２の磁化固定層４２と、を有し、第２の磁化固定層４２は、平面視で一対の第１の磁化固定層２０ａ、２０ｂいずれとも重ならず、かつ、平面視で一対の第１の磁化固定層２０ａ、２０ｂの間に位置する半導体装置。 （もっと読む）

【課題】従来のＴＭＲ素子に比べて磁気抵抗を大きくし、出力電圧を大きくすることを目的とする。
【解決手段】磁気抵抗素子は、ＢＣＣ構造を有するＦｅ系合金であって（００１）結晶面が優先配向した単結晶または（００１）結晶面が優先配向した多結晶からなる第１の強磁性体層と、ＢＣＣ構造を有するＦｅ系合金であって（００１）結晶面が優先配向した単結晶または（００１）結晶面が優先配向した多結晶からなる第２の強磁性体層と、前記第１の強磁性体層と前記第２の強磁性体層との間に位置するトンネル障壁層とを有し、前記トンネル障壁層が、（００１）結晶面が優先配向した単結晶ＭｇＯあるいは（００１）結晶面が優先配向した多結晶ＭｇＯを含み、前記（００１）結晶面が優先配向した単結晶ＭｇＯあるいは（００１）結晶面が優先配向した多結晶ＭｇＯのトンネル障壁の高さφが０．２〜０．５ｅＶであることに特徴がある。 （もっと読む）

【課題】磁気メモリの信頼性及び動作特性の向上を図る。
【解決手段】磁気メモリは、第１及び第２の磁性層の間に設けられた中間層とを有する磁気抵抗効果素子と、磁気抵抗効果素子に書き込まれた第１のデータが第１のデータが誤りを含むか否かを検出し、第１のデータが誤りを含む場合にその誤りが訂正された第２のデータを出力する誤り検出訂正回路と、第１のパルス幅Ｔ_ｗｐ１を有する第１の書き込み電流Ｉ_ｗ１及び第１のパルス幅Ｔ_ｗｐ１より長い第２のパルス幅Ｔ_ｗｐ２を有する第２の書き込み電流Ｉ_ｗ２のいずれか一方を生成し、磁気抵抗効果素子に流す書き込み回路と、第２のデータを磁気抵抗効果素子に書き込む場合、第２の書き込み電流Ｉ_ｗ２を磁気抵抗効果素子に流すように書き込み回路を制御する制御回路と、を備える。 （もっと読む）

【課題】 書き込み電流の低減を図る。
【解決手段】 実施形態による磁気ランダムアクセスメモリは、メモリセルに磁気抵抗素子１００を備えた磁気ランダムアクセスメモリであって、磁気抵抗素子１００は、第１の金属磁性層２４と、第２の金属磁性層２６と、第１及び第２の金属磁性層２４、２６に挟まれた絶縁層２５と、を具備し、第１及び第２の金属磁性層２４、２６の各面積は、絶縁層２５の面積より小さい。 （もっと読む）

【課題】大きい静電容量のキャパシタを含む抵抗変化メモリを提供する。
【解決手段】本実施形態の抵抗変化メモリは、アクティブ領域としての半導体領域２０と、ゲート絶縁膜２２を介して半導体領域２１の側面に対向するゲート電極２１とを有する選択トランジスタと、記憶するデータに応じて抵抗値が変化するメモリ素子１とを含むメモリセルＭＣと、第１のキャパシタ電極としての半導体領域３０と、半導体領域３０の側面に対向するキャパシタ電極３１と、半導体領域２０とキャパシタ電極３１との間に設けられたキャパシタ絶縁膜３２とを含むキャパシタ３と、を含む。 （もっと読む）

【課題】セル面積の縮小及び動作特性の向上に優れたレイアウトを提案する。
【解決手段】実施形態によれば、抵抗変化型半導体メモリは、第1方向に並ぶ第1乃至第4メモリセルを備える。第1乃至第4メモリセルの各々は、第1ソース/ドレインが第1方向に延びる第1ビット線BLA1に接続され、ゲートが第2方向に延びるワード線WL1, WL2, WL3, WL4に接続されるセルトランジスタT11, T12, T13, T14と、一端がセルトランジスタT11, T12, T13, T14の第2ソース/ドレインに接続され、他端が第2方向に延びる第2ビット線BLB1, BLB2, BLB3, BLB4に接続される抵抗性記憶素子M11, M12, M13, M14とを有する。第1及び第2メモリセル内の第1ソース/ドレインは、共有化され、第3及び第4メモリセル内の第1ソース/ドレインは、共有化される。 （もっと読む）

【課題】消費電力化が可能な記憶素子を提供する。
【解決手段】積層方向に電流を流して、スピン偏極した電子を注入することにより、記憶層１６の磁化Ｍ１の向きが変化して、記憶層１６に対して情報の記憶が行われる記憶素子３を構成する。この記憶素子３は、情報を磁性体の磁化状態により保持する記憶層１６と、記憶層１６に対してトンネルバリア層１５を介して設けられている磁化固定層１４とを備える。そして、トンネルバリア層１５は、厚さが０．１ｎｍ以上０．６ｎｍ以下であり、且つ、界面ラフネスが０．５ｎｍ未満である。 （もっと読む）

【課題】情報保持特性を低下することなくスピン注入による磁化反転を起こすために必要な電流を低減化する。
【解決手段】磁化方向が所定の方向に固定された参照層２６と、スピン注入により磁化方向が変化する記録層２８と、記録層２８と参照層２６を隔てる中間層２７と、記録層２８を加熱する発熱部３３と、を備える。記録層２８の材料は、磁化量が１５０℃で室温時の磁化量の５０％以上となり、１５０℃以上２００℃以下の範囲で室温時の磁化量の１０％以上８０％以下となる磁性体より構成する。 （もっと読む）

【課題】メモリセルのトランジスタの配置効率が高い不揮発性半導体記憶装置を提供する。
【解決手段】このＭＲＡＭでは、各メモリセルＭＣのアクセストランジスタを２つのトランジスタＱＡ，ＱＢに分割し、トランジスタＱＡ，ＱＢのゲートをそれぞれワード線ＷＬＡ，ＷＬＢに接続し、奇数番のメモリブロックＭＢのワード線ＷＬＡ，ＷＬＢを主ワード線ＭＷＬＡに接続し、偶数番のメモリブロックＭＢのワード線ＷＬＡ，ＷＬＢを主ワード線ＭＷＬＢに接続する。したがって、メモリセルＭＣのトランジスタの配置効率を高めることができる。 （もっと読む）

【課題】半導体集積回路の高集積化と機能素子の高性能化とを同時に実現する。
【解決手段】実施形態に係わる半導体装置は、半導体基板１の表面領域に配置されるスイッチ素子３，４と、下面がスイッチ素子３，４に接続されるコンタクトプラグ６と、コンタクトプラグ６の上面の直上に配置される機能素子７とを備える。コンタクトプラグ６の上面の最大表面粗さは、０．２ｎｍ以下である。 （もっと読む）

【課題】少ない電流で高速に動作させることが可能な記憶素子を提供する。
【解決手段】磁化の向きが膜面に垂直な方向の垂直磁化層１７と、非磁性層１６と、膜面内方向に磁化容易軸を有し、磁化の向きが膜面に垂直な方向から１５度以上４５度以下の角度で傾斜している、強磁性層１５と、垂直磁化層１７と強磁性層１５とが非磁性層１６を介して積層され、垂直磁化層１７と強磁性層１５とが磁気的結合して成る記憶層２２と、磁化の向きが膜面に垂直な方向に固定された磁化固定層２１と、記憶層２２及び磁化固定層２１の間に配置された、非磁性の中間層１５とを含み、各層の積層方向に電流を流すことにより情報の記録が行われる記憶素子２０を構成する。 （もっと読む）

【課題】書込み電流の増大や書込みの信用性の向上が図られた磁気記憶装置を提供する。
【解決手段】磁気記憶装置は、基板１１と、基板１１上に設けられたライト線ＷＴと、ライト線ＷＴに対して基板１１の厚み方向に間隔をあけて配置され、ライト線ＷＴの延在方向と交差する方向に延びるビット線ＢＬと、ライト線ＷＴおよびビット線ＢＬの間に位置する磁気記憶素子ＭＭとを備え、磁気記憶素子ＭＭは、磁化方向が固定された固定層１と、外部磁界によって磁化方向が変化する記録層３とを含み、記録層３は合金膜を含み、合金膜はコバルトと鉄とホウ素とを含み、ホウ素は２１ａｔ％より高い。 （もっと読む）

【課題】生産コストを抑えながら高いスループットが得られる半導体装置の製造方法と半導体装置とを提供する。
【解決手段】ヨークカバーとなる積層膜として、バリアメタル層、磁性体層およびバリアメタル層が順次形成される。次に、積層膜ＭＬに、四フッ化炭素（ＣＦ₄）ガスとアルゴン（Ａｒ）ガスとの混合ガスによる反応性イオンエッチング処理、一酸化炭素（ＣＯ）、アンモニア（ＮＨ₃）ガスおよびアルゴン（Ａｒ）ガスの混合ガスによる反応性イオンエッチング処理、四フッ化炭素（ＣＦ₄）ガスとアルゴン（Ａｒ）ガスとの混合ガスによる反応性イオンエッチング処理を施すことにより、ヨークカバーＹＣが形成される。 （もっと読む）

【課題】高い抵抗値の抵抗素子を実現する。
【解決手段】本実施形態の抵抗変化メモリは、第１の配線レベルＩＬＶ１に位置し、第１の方向に延びる制御線Ｌ１と、第２の配線レベルＩＬＶ２に位置し、第２の方向に延びる制御線Ｌ２と、制御線Ｌ１と制御線Ｌ２との間に設けられるセルユニットＣＵとを含むメモリセルアレイを有し、複数の配線レベルに設けられる少なくとも２つの抵抗線ＲＬ３Ａ，ＲＬ５と、抵抗線ＲＬ３Ａ，ＲＬ５間に設けられ、セルユニットＣＵの構成部材又はコンタクトプラグＺＣの構成部材と同じ構成部材を含む抵抗体９１と、を有し、抵抗素子領域１７内に設けられる抵抗素子９０を含んでいる。 （もっと読む）