抵抗変化メモリ
【課題】大きい静電容量のキャパシタを含む抵抗変化メモリを提供する。
【解決手段】本実施形態の抵抗変化メモリは、アクティブ領域としての半導体領域20と、ゲート絶縁膜22を介して半導体領域21の側面に対向するゲート電極21とを有する選択トランジスタと、記憶するデータに応じて抵抗値が変化するメモリ素子1とを含むメモリセルMCと、第1のキャパシタ電極としての半導体領域30と、半導体領域30の側面に対向するキャパシタ電極31と、半導体領域20とキャパシタ電極31との間に設けられたキャパシタ絶縁膜32とを含むキャパシタ3と、を含む。
【解決手段】本実施形態の抵抗変化メモリは、アクティブ領域としての半導体領域20と、ゲート絶縁膜22を介して半導体領域21の側面に対向するゲート電極21とを有する選択トランジスタと、記憶するデータに応じて抵抗値が変化するメモリ素子1とを含むメモリセルMCと、第1のキャパシタ電極としての半導体領域30と、半導体領域30の側面に対向するキャパシタ電極31と、半導体領域20とキャパシタ電極31との間に設けられたキャパシタ絶縁膜32とを含むキャパシタ3と、を含む。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、抵抗変化メモリに関する。
【背景技術】
【0002】
近年、次世代半導体メモリとして、磁気抵抗効果素子をメモリ素子とするMRAM(Magnetoresistive RAM)、可変抵抗素子をメモリ素子とするReRAM(Resistive RAM)、及び、相変化素子をメモリ素子とするPCRAM(Phase change RAM)などの抵抗変化メモリが注目を集めている。
【0003】
抵抗変化メモリの1つの適用例として、DRAMの代替メモリとしての利用が期待されている。
【0004】
DDR(Double Data Rate)のようなDRAMの動作規格において、DRAMチップの動作安定化のために、静電容量の大きいキャパシタが、DRAMチップ内に形成される。DRAMは、そのメモリセルがキャパシタ(例えば、トレンチキャパシタ)を含むため、動作の安定化のための静電容量の大きいキャパシタを、比較的容易にチップ内に形成できる。
【0005】
しかし、DRAMの動作規格で駆動する抵抗変化メモリにおいて、静電容量の大きいキャパシタは、メモリセルの形成工程とは形成工程を追加して、メモリセルと同じチップ内に形成する必要がある。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】米国特許出願公開第2005/0070033号明細書
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の実施形態は、静電容量の大きいキャパシタを有するメモリを提供する。
【課題を解決するための手段】
【0008】
本実施形態に関わる抵抗変化メモリは、半導体基板内に設けられるアクティブ領域としての第1の半導体領域と、ゲート絶縁膜を介して前記第1の半導体領域の側面に対向するゲート電極とを有する選択トランジスタと、記憶するデータに応じて抵抗値が変化するメモリ素子と、を含むメモリセルと、半導体基板内に設けられる第2の半導体領域と、前記第2の半導体領域の側面に対向するキャパシタ電極と、前記第2の半導体領域と前記キャパシタ電極との間に設けられたキャパシタ絶縁膜とを含むキャパシタと、を備える。
【図面の簡単な説明】
【0009】
【図1】抵抗変化メモリのチップの構成例を示すブロック図。
【図2】本実施形態の抵抗変化メモリが含む素子の構造を模式的に示す図。
【図3】本実施形態の抵抗変化メモリが含む素子の構造を模式的に示す図。
【図4】抵抗変化メモリの記憶素子と選択トランジスタの回路構成の一例を示す図。
【図5】第1の実施形態の抵抗変化メモリのメモリセルの構造を示す鳥瞰図。
【図6】第1の実施形態の抵抗変化メモリのメモリセルの構造を示す断面図。
【図7】第1の実施形態の抵抗変化メモリのメモリセルの構造を示す断面図。
【図8】第1の実施形態の抵抗変化メモリのキャパシタの構造を示す鳥瞰図。
【図9】第1の実施形態の抵抗変化メモリのキャパシタの構造を示す断面図。
【図10】第1の実施形態の抵抗変化メモリのキャパシタの構造を示す断面図。
【図11】抵抗変化メモリのチップのレイアウトの一例を示す平面図。
【図12】メモリセルのレイアウトの一例を示す平面図。
【図13】キャパシタのレイアウトの一例を示す平面図。
【図14】第1の実施形態の抵抗変化メモリの構成例1を説明するための断面図。
【図15】第1の実施形態の抵抗変化メモリの構成例1を説明するための断面図。
【図16】抵抗変化型記憶素子の一例を示す図。
【図17】抵抗変化型記憶素子の一例を示す図。
【図18】第1の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図19】第1の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図20】第1の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図21】第1の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図22】第1の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図23】第1の実施形態の抵抗変化メモリの構成例2を説明するための断面図。
【図24】第1の実施形態の抵抗変化メモリの構成例2を説明するための断面図。
【図25】第1の実施形態の抵抗変化メモリの構成例3を説明するための断面図。
【図26】第1の実施形態の抵抗変化メモリの構成例3を説明するための断面図。
【図27】第1の実施形態の抵抗変化メモリの構成例4を説明するための断面図。
【図28】第1の実施形態の抵抗変化メモリの構成例4を説明するための断面図。
【図29】第1の実施形態の抵抗変化メモリの構成例4を説明するための断面図。
【図30】第1の実施形態の抵抗変化メモリの構成例4を説明するための断面図。
【図31】第1の実施形態の抵抗変化メモリの構成例4を説明するための断面図。
【図32】第1の実施形態の抵抗変化メモリの構成例5を説明するための断面図。
【図33】第1の実施形態の抵抗変化メモリの構成例5を説明するための断面図。
【図34】第2の実施形態の抵抗変化メモリのメモリセルの構造を示す鳥瞰図。
【図35】第2の実施形態の抵抗変化メモリのメモリセルの構造を示す断面図。
【図36】第2の実施形態の抵抗変化メモリのメモリセルの構造を示す断面図。
【図37】第2の実施形態の抵抗変化メモリのキャパシタの構造を示す鳥瞰図。
【図38】第2の実施形態の抵抗変化メモリのキャパシタの構造を示す断面図。
【図39】第2の実施形態の抵抗変化メモリのキャパシタの構造を示す断面図。
【図40】メモリセルのレイアウトの一例を示す平面図。
【図41】キャパシタのレイアウトの一例を示す平面図。
【図42】第2の実施形態の抵抗変化メモリの構成例1を説明するための断面図。
【図43】第2の実施形態の抵抗変化メモリの構成例1を説明するための断面図。
【図44】第2の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図45】第2の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図46】第2の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図47】第2の実施形態の抵抗変化メモリの構成例2を説明するための断面図。
【図48】第2の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図49】第2の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図50】第2の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図51】第2の実施形態の抵抗変化メモリの構成例3を説明するための断面図。
【図52】第2の実施形態の抵抗変化メモリの構成例4を説明するための断面図。
【図53】第2の実施形態の抵抗変化メモリの構成例5を説明するための断面図。
【図54】第2の実施形態の抵抗変化メモリの構成例5を説明するための断面図。
【図55】第2の実施形態の抵抗変化メモリの構成例6を説明するための断面図。
【図56】第2の実施形態の抵抗変化メモリの構成例6を説明するための断面図。
【図57】第2の実施形態の抵抗変化メモリの構成例6を説明するための断面図。
【図58】第2の実施形態の抵抗変化メモリの構成例6を説明するための断面図。
【図59】第2の実施形態の抵抗変化メモリの構成例6を説明するための断面図。
【図60】第2の実施形態の抵抗変化メモリの構成例7を説明するための断面図。
【図61】抵抗変化型記憶素子の一例を示す図。
【図62】抵抗変化型記憶素子の一例を示す図。
【発明を実施するための形態】
【0010】
以下、図面を参照しながら、本発明の例を実施するための形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。
【0011】
[実施形態]
以下、図1乃至図62を用いて、実施形態に係る抵抗変化メモリについて、説明する。
【0012】
<全体構成>
図1を用いて、実施形態に係る抵抗変化メモリについて、説明する。
【0013】
図1は、抵抗変化メモリのチップの構成例を示している。
【0014】
抵抗変化メモリ(例えば、チップ)100は、メモリ領域6を有する。メモリ領域6は、複数のメモリセルMCを含んでいる。
【0015】
メモリ領域6のx方向に隣接して、ロウ制御回路91が配置される。メモリ領域6のx方向に交差するy方向に隣接して、カラム制御回路92が配置される。尚、メモリ領域6のx方向の両端に、ロウ制御回路91が1つずつ配置されてもよい。また、メモリ領域6のy方向の両端に、カラム制御回路92が1つずつ配置されてもよい。
【0016】
ロウ制御回路91は、例えば、ロウアドレス信号に基づいて、メモリ領域6のロウを選択する。カラム制御回路92は、例えば、カラムアドレス信号に基づいてメモリ領域6のカラムを選択する。ロウ及びカラム制御回路91,92は、メモリ領域6のメモリ素子に対するデータの書き込み、消去及び読み出しを制御する。
【0017】
チップに対する制御信号及びデータは、例えば、チップ外部に設けられたコントローラ(図示せず)から、供給される。制御信号CMDは、コマンド・インターフェイス回路93に入力され、データDTは、データ入出力バッファ94に入力される。尚、コントローラはチップ1内に配置されていてもよい。
【0018】
コマンド・インターフェイス回路93は、制御信号CMDに基づいて、外部からのデータがコマンドデータであるか否かを判断する。そのデータがコマンドデータである場合、コマンド・インターフェイス回路93は、そのコマンドデータをデータ入出力バッファ94からステートマシーン95に転送する。
【0019】
ステートマシーン95は、チップ全体の動作を管理する。ステートマシーン95は、コマンドデータに基づいて、抵抗変化メモリ1に対するデータの書き込み、消去、読み出しを管理する。
【0020】
データの書き込み、消去及び読み出しにおいて、アドレス信号ADRが抵抗変化メモリ1に供給される。アドレス信号ADRは、アドレスバッファ96を経由して、ロウ及びカラム制御回路91,92に入力される。
【0021】
電位供給回路97は、ステートマシーン95からの命令に基づき、例えば、データの書き込み、消去及び読み出しに用いられる電圧パルス又は電流パルスを、所定のタイミングでロウ及びカラム制御回路91,92に出力する。その電圧/電流パルスは、ロウ及びカラム制御回路91,92を経由して、メモリセルが接続されたワード線又はビット線に印加される。
【0022】
ロウ及びカラム制御回路91,92、ステートマシーン95及び電位生成回路97などの、メモリ領域6の動作を制御する回路(以下、周辺回路とよぶ)は、電界効果トランジスタ、抵抗素子及びキャパシタによって、形成される。
【0023】
メモリセルMCと周辺回路の構成素子は、同じ半導体基板上に形成される。
【0024】
図2及び図3は、本実施形態の抵抗変化メモリにおける、メモリセル及び周辺回路のキャパシタの構造を説明するための模式図である。
【0025】
メモリセルMCは、少なくとも1つの抵抗変化型記憶素子1と少なくとも1つの選択スイッチ素子2とを、含んでいる。選択スイッチ素子2は、電界効果トランジスタ(FET : Field Effect Transistor)である。以下、選択スイッチ素子2としての電界効果トランジスタのことを、選択トランジスタとよぶ。
【0026】
1つのメモリセル内において、抵抗変化型記憶素子1の一端は、選択トランジスタの電流経路(ソース/ドレイン)の一端に接続される。
【0027】
図2及び図3に示されるように、本実施形態の抵抗変化メモリにおいて、選択トランジスタ2は、半導体基板100内の半導体領域20の側面とゲート電極21とが対向する電界効果トランジスタである。
【0028】
図2は、フィン(Fin)FETが選択トランジスタ2として用いられた例を、示している。図2は、Fin FETのチャネル幅方向に沿う断面を示している。
【0029】
選択トランジスタとしてのFin FET2は、半導体基板100から切り出された短冊状の半導体領域(以下、フィン部とよぶ)20と、フィン部20をまたぐように形成されるゲート電極21を有する。フィン部20の両側面は、ゲート絶縁膜22を介して、ゲート電極21に対向する。ゲート電極21とフィン部20との交差する位置において、チャネル領域CNLがフィン部20内に形成される。
【0030】
ゲート電極21は、フィン部20を覆うとともに、素子分離絶縁膜100を介して、半導体基板100上に設けられている。
【0031】
図3は、選択トランジスタ2として、リセスチャネルアレイトランジスタ(Recess Channel Array Transistor、以下では、RCATとよぶ)が用いられた例を示している。図3は、RCAT2のチャネル長方向に沿う断面を示している。
【0032】
選択トランジスタとしてのRCAT2は、半導体基板100内に形成された溝(recess)内に、ゲート電極21が埋め込まれる。ゲート電極21は、ゲート絶縁膜22を介して、溝の側面及び底部の半導体領域30に、対向する。RCAT2のチャネル領域CNLは、溝の形状に沿って、半導体領域20の2つの側面及びその側面を溝の底部で接続する領域に形成される。
【0033】
周辺回路は、電界効果トランジスタ4、抵抗素子(図示せず)及びキャパシタ3を含んでいる。図2及び図3に示されるように、周辺回路内のキャパシタ3は、半導体領域30、半導体領域30に対向する電極(以下、キャパシタ電極とよぶ)31、及び、半導体領域30とキャパシタ電極31との間に挟まれた絶縁膜(以下、キャパシタ絶縁膜)32、を含んでいる。
【0034】
本実施形態の抵抗変化メモリに用いられるキャパシタ3は、選択トランジスタ2に近似した構造を有する。キャパシタ3は、例えば、MOS(Metal-Oxide-Semiconductor)キャパシタである。
【0035】
本実施形態のキャパシタ3は、半導体基板100内の半導体領域30を含む。
【0036】
図2に示される例のキャパシタにおいて、半導体領域30は、選択トランジスタ2としてのFin FETのフィン部20と同様に、半導体基板100から突起した短冊状の半導体領域30から形成される。
【0037】
キャパシタ電極31は、選択トランジスタとしてのFin FET2のゲート電極21及びフィン部20の構造と同様に、キャパシタ絶縁膜32を経由して、短冊状の半導体領域(フィン部)30にまたがる。そして、キャパシタ電極31は、キャパシタ絶縁膜32を介して、半導体領域(キャパシタ電極)30の両側面に対向する。
【0038】
図2に示されるキャパシタ3の静電容量Capは、半導体領域30の側面とその半導体領域30を覆うキャパシタ電極31との間に、形成される。
【0039】
図3に示される例のキャパシタ3において、メモリセルMCのRCATが形成される半導体領域と同様に、半導体領域30は、溝を有する半導体領域を用いて形成される。キャパシタ電極31は、RCATのゲート電極21と同様に、半導体領域30内の溝内に埋め込まれる。キャパシタ電極31は、キャパシタ絶縁膜32を介して、溝の側面及び底面に沿う半導体領域30に対向する。
【0040】
図3のキャパシタ3の静電容量Capは、半導体領域30と溝に埋め込まれたキャパシタ電極31との間に、形成される。
【0041】
尚、図2において、半導体基板表面を覆う素子分離絶縁膜101を剥離することで、キャパシタ絶縁膜を挟んで、半導体基板100上面とキャパシタ電極31との間に、静電容量を形成できる。尚、半導体領域30内に十分に不純物を添加することによって、半導体領域30を縮退させ、半導体領域30をキャパシタ電極として用いてもよい。
【0042】
以上のように、本実施形態の抵抗変化メモリにおいて、メモリセルMC内の選択トランジスタ2は、基板表面に対して平行方向において、半導体領域20の側面とゲート電極21とがゲート絶縁膜22を挟んで対向している。そして、本実施形態の抵抗変化メモリにおいて、周辺回路のキャパシタ3は、基板表面に対して平行方向において、半導体領域30の側面とキャパシタ電極31とがキャパシタ絶縁膜32を挟んで対向する。
【0043】
選択トランジスタ2において、半導体領域20とゲート電極21とが対向する部分に、チャネル領域CNLが形成される。
【0044】
キャパシタ3において、半導体領域30とキャパシタ電極31との間に、静電容量Capが形成される。
【0045】
本実施形態の抵抗変化メモリにおいて、キャパシタ3は、突起又は溝に起因した半導体基板(半導体領域)の段差を利用することによって、占有面積を大きくせずに、半導体領域30及びキャパシタ電極31間の対向面積を大きくできる。
【0046】
したがって、本実施形態によれば、静電容量の大きいキャパシタを含む抵抗変化メモリを、提供できる。
【0047】
<第1の実施形態>
図4乃至図33を用いて、第1の実施形態に係る抵抗変化メモリについて説明する。
【0048】
第1の実施形態において、メモリセル内の選択トランジスタが、Fin FETである場合について、説明する。
【0049】
(基本例)
図4乃至図10を用いて、第1の実施形態の抵抗変化メモリに含まれるメモリセルMC及びキャパシタ3の基本構造について、説明する。
【0050】
図4は、抵抗変化メモリのメモリ領域6の回路構成の一例を示す等価回路図である。
【0051】
メモリ領域6は、1以上のメモリセルアレイ61を含む。
メモリ領域6のメモリセルアレイ61内において、複数のメモリセルMCは、x方向及びy方向に沿って、アレイ状に配列されている。
【0052】
メモリ領域6内には、y方向に延在する複数のビット線BL,bBLと、x方向に延在する複数のワード線WLと、が設けられている。1つのメモリセルMCに対して、1本のワード線WLと2本のビット線BL,bBLとが接続される。この2本のビット線BL,bBLは、1組のビット線対をなしている。
【0053】
y方向に沿って配列されている複数のメモリセルMCは、1組のビット線対BL,bBLに共通に接続されている。また、x方向に沿って配列されている複数のメモリセルMCは、1本のワード線WLに共通に接続されている。
【0054】
本実施形態において、メモリセルMCのそれぞれは、1つの抵抗変化型記憶素子1と1つの選択トランジスタ2とによって形成される。
【0055】
抵抗変化型記憶素子1の一端は、ビット線対をなす一方のビット線BLに接続されている。抵抗変化型記憶素子1の他端は、選択トランジスタ2の電流経路(ソース/ドレイン)の一端に接続されている。選択トランジスタ2の電流経路(ソース/ドレイン)の他端は、ビット線対をなす他方のビット線bBLに接続されている。選択トランジスタ2の制御端子(ゲート)は、ワード線WLに接続されている。
【0056】
ここで、抵抗変化型記憶素子1は、電流、電圧又は熱などのエネルギーが与えられることによって、その素子の抵抗状態(抵抗値)が可逆的に変化する素子である。変化した抵抗状態は、抵抗状態を変化させるエネルギーが再び印加されるまで、不揮発に維持される。記憶するデータと2以上の値に変化する抵抗値とを対応させることによって、抵抗変化型記憶素子1は、データを記憶する。抵抗変化型記憶素子1として、例えば、MRAM(Magnetoresistive RAM)に用いられる磁気抵抗効果素子、ReRAM(Resistive RAM)に用いられる可変抵抗素子、或いは、PCRAM(Phase Change RAM)に用いられる相変化素子が、挙げられる。
【0057】
図5は、本実施形態の抵抗変化メモリが含んでいるメモリセルの構造を示す鳥瞰図である。図6及び図7は、メモリセルの断面構造を示している。図8は、本実施形態の抵抗変化メモリが含んでいるキャパシタの構造を示す鳥瞰図である。図9及び図10は、キャパシタの断面構造を示している。図5乃至図10において、明確化のため、各素子を覆う層間絶縁膜の図示は、省略する。
【0058】
図5乃至図7に示されるように、メモリセルの選択トランジスタ2は、Fin FETである。図6は、Fin FETのチャネル長方向に沿う断面構造を示している。図7は、Fin FETのチャネル幅方向に沿う断面構造を示している。例えば、Fin FETのチャネル長方向はy方向に対応し、FinFETのチャネル幅方向はx方向に対応する。
【0059】
選択トランジスタとしてのFin FET2のフィン部20は、半導体基板100から切り出された短冊状の半導体領域である。フィン部20は、半導体基板100と連続している。フィン部20は、半導体基板100上面から基板垂直方向(z方向)に向かって突起した構造を有する。フィン部20の下部の側面は、半導体基板100上の素子分離絶縁膜101によって覆われている。
【0060】
フィン部20は、y方向(ビット線の延在方向)に延在している。Fin FETのゲート電極21は、y方向に交差するx方向に延在している。Fin FET2において、フィン部20の延在方向がチャネル長方向に対応し、ゲート電極21の延在方向がチャネル幅方向に対応する。
【0061】
ゲート電極21は、フィン部20に立体交差する。ゲート電極21は、絶縁膜22,28を介して、フィン部20の上面上及び側面上に設けられている。
【0062】
フィン部20とゲート電極21との交差する部分のフィン部20内に、Fin FET2のチャネル領域24が設けられる。
【0063】
ゲート電極21は、ゲート絶縁膜22を介して、チャネル幅方向におけるフィン部20の両側面を覆っている。つまり、Fin FETは、ダブルゲート構造の有している。
【0064】
ゲート電極21は、絶縁膜28を介して、フィン部20の上部を覆っている。絶縁膜(以下では、マスク層とよぶ)28は、例えば、フィン部20を形成するためのマスクとして用いられる。マスク層28の厚さは、ゲート絶縁膜22の厚さに比較して、十分厚い。この場合、Fin FET2において、フィン部20上部とそれに対向するゲート電極21との間の電界強度の分布は緩和され、Fin FET2の動作が安定する。尚、絶縁膜28の厚さは、基板表面に対して垂直方向(z方向)の寸法であり、ゲート絶縁膜22の厚さは、基板表面に対して平行方向(x方向)の寸法である。
【0065】
Fin FET2のソース/ドレイン領域23A,23Bは、フィン部20内のチャネル領域24をy方向に挟むように、フィン部20内に設けられる。フィン部20内において、チャネル領域24は、2つのソース/ドレイン領域23A,23Bの間に設けられている。
【0066】
また、フィン部20の延在方向において、フィン部20の一端及び他端には、コンタクト領域29A,29Bがそれぞれ設けられている。コンタクト領域29A,29Bはフィン部20の一部分であり、コンタクト領域29A,29Bは、ソース/ドレイン領域23A,23Bに連続している。
【0067】
このように、フィン部20は、Fin FET2のアクティブ領域(素子形成領域)として用いられる。
【0068】
フィン部20の延在方向に交差する方向(ここでは、x方向)におけるフィン部20の寸法(以下、フィン幅とよぶ)は、“Wfin”に設定されている。例えば、フィン部20の延在方向に交差する方向におけるコンタクト領域29Aの寸法W1は、フィン幅Wfinより大きい。これによって、コンタクト領域29A,29Bとコンタクトプラグ81,82とにおいて、それらの接触面積の確保、アライメントのずれに対するマージン、及び、接触抵抗の低減が図られている。但し、コンタクト領域29A,29Bの寸法W1は、フィン幅Wfinと同じ大きさであってもよい。
【0069】
フィン幅Wfinの大きさを調整することによって、完全空乏型(Fully depleted type)または部分空乏型(Partially depleted type)のいずれかの動作モードのFin FETを提供できる。
【0070】
各コンタクト領域29A,29Bの上面に、コンタクトプラグ(第1及び第2のコンタクト部)82,81が、それぞれ設けられている。
【0071】
抵抗変化型記憶素子1は、コンタクトプラグ82上に、設けられる。抵抗変化型記憶素子1は、z方向において、下部電極層18と上部電極層19との間に挟まれている。
【0072】
コンタクトプラグ82によって、抵抗変化型記憶素子1の一端は、選択トランジスタとしてのFin FETの電流経路の一端23A,29Bに接続される。
【0073】
抵抗変化型記憶素子1上には、ビアプラグ83が設けられる。ビアプラグ83は、ビット線BLに接続される。コンタクトプラグ81は、ビット線bBLに接続される。
【0074】
ビット線BL,bBLは、y方向に延在している。2つのビット線BL,bBLは、1組のビット線対を形成している。
【0075】
図5乃至図7に示されるように、1つの抵抗変化型記憶素子1と1つの選択トランジスタ(Fin FET)2を含むメモリセルMCが、1組のビット線対BL,bBL間に、接続される。ワード線WLは、ゲート電極21に接続される。例えば、ゲート電極21が、x方向に延在することによって、ワード線WLとして機能する。ゲート電極21の一端には、例えば、コンタクトプラグ(図示せず)が接続される。
【0076】
Fin FETは、トランジスタを微細化しても、ソース/ドレイン間のパンチスルー耐性が大きく、短チャネル効果を抑制できる。それゆえ、Fin FETを選択トランジスタ2に用いることによって、選択トランジスタ(メモリセル)の微細化に貢献できる。また、Fin FETは、チャネル領域中の不純物濃度を低減できる。そのため、Fin FETを選択トランジスタ2に用いることによって、素子毎の不純物濃度のばらつきに起因する選択トランジスタの電気的特性のばらつきが、素子の微細化に伴って発生するのを、抑制できる。
【0077】
このように、一般的なプレーナー型のFETが選択トランジスタに用いられた場合に比較して、Fin FETを選択トランジスタに用いた抵抗変化メモリは、セル面積を微細化できるとともに、その動作特性を向上できる。
【0078】
図8乃至図10は、本実施形形態の抵抗変化メモリが含んでいるキャパシタ3の構造を示している。このキャパシタ3は、図5乃至図7に示されるメモリセルMCと同じ半導体基板(チップ)100内に設けられる。本実施形態におけるキャパシタ3は、選択トランジスタとしてのFin FET2と近似した構造を有する。キャパシタ3は、例えば、MOS(Metal-Oxide-Semiconductor)キャパシタである。
【0079】
例えば、キャパシタ3の半導体領域30は、半導体基板100から切り出された短冊状の半導体領域(フィン部)30から形成される。キャパシタ3のキャパシタ電極31は、Fin FET2の構造と実質的に同様に、キャパシタ電極としてフィン部30に立体交差する。キャパシタ3のキャパシタ電極31は、絶縁膜32,38を介して、半導体領域30の上面上及び側面上に設けられている。キャパシタ電極31は、基板100表面に対して平行方向に延在する部分(以下、平行部とよぶ)31aと基板100表面に対して垂直方向に延在する部分(以下、垂直部とよぶ)31bとを有する。
【0080】
キャパシタ絶縁膜32は、キャパシタ電極(半導体領域)30の側面上に設けられ、絶縁膜38は、キャパシタの半導体領域30の上面上に設けられている。絶縁膜38は、例えば、キャパシタの半導体領域30を形成するためのマスク層であり、絶縁膜38は、Fin FET2のフィン部20を形成するためのマスク層と同じ材料から形成される。
【0081】
半導体領域30のキャパシタ電極31に対向している部分(キャパシタ部とよぶ)は、半導体領域30の延在方向において、半導体領域30内の2つの拡散領域33A,33Bに挟まれている。拡散領域33Aは、例えば、ドナー又はアクセプタとしての不純物を含む。拡散領域33A,33Bは、例えば、ソース/ドレイン領域23A,23Bと同時に形成される。例えば、拡散領域33A,33bは、n型の不純物領域である。
【0082】
キャパシタ3の静電容量Capは、半導体領域30とキャパシタ電極31とがキャパシタ絶縁膜38を挟んで対向する部分(キャパシタ部)に生じる。例えば、キャパシタにおいて、その静電容量の大きさは、絶縁膜38の厚さや誘電率に依存する。
【0083】
但し、静電容量の大きさは対向する2つの電極間の間隔に反比例するため、半導体領域30とキャパシタ電極31と間の絶縁膜の膜厚が厚くなると、キャパシタの静電容量は小さくなる。例えば、半導体領域30の上面上の絶縁膜38が、Fin FET2のフィン部を形成するためのマスク層28と同様に、フィン部20を形成するためのマスク層である場合、マスク層としての絶縁膜38の膜厚は、十分に厚い。この場合、半導体領域30とキャパシタ電極31とが絶縁膜(マスク層)38を挟んで対向する部分の静電容量は、非常に小さくなる。
【0084】
例えば、メモリセルの形成領域とは異なって、キャパシタの形成領域(以下、キャパシタ領域とよぶ)内において、素子分離絶縁膜が半導体領域30の近傍の半導体基板30上面から除去される。これによって、素子分離絶縁膜に覆われていた半導体領域30の下部の側面及び半導体基板100上面も、キャパシタ電極として用いることができる。
ここでは、半導体領域30の側面上及び半導体基板100の上面上の絶縁膜32が、キャパシタ絶縁膜32として機能する。
【0085】
図8乃至図10に示されるように、短冊状の半導体領域30の側面に加えて、半導体基板100の上面をキャパシタ電極に用いることによって、静電容量を形成するための半導体領域とキャパシタ電極との間の対向面積を大きくできる。それゆえ、キャパシタ領域内に素子分離絶縁膜が設けられていないことによって、キャパシタ3の静電容量を、より大きくできる。
【0086】
キャパシタ3が含んでいる半導体領域30は、例えば、Fin FETのフィン部20と同時に形成される。キャパシタ電極(導電体)31は、FinFETのゲート電極21と同時に形成される。この場合、キャパシタ電極31の材料は、例えば、トランジスタ2のゲート電極21と同じ材料を用いて、形成される。
【0087】
キャパシタ絶縁膜32は、例えば、Fin FETのゲート絶縁膜22と同時に形成される。この場合、キャパシタ絶縁膜32は、ゲート絶縁膜22と同じ材料を用いて形成され、キャパシタ絶縁膜32の膜厚は、ゲート絶縁膜22の膜厚と同じ厚さを有している。
【0088】
キャパシタ3において、半導体領域30の不純物濃度は、フィン部20のチャネル領域24の不純物濃度より高いことが好ましい。キャパシタの半導体領域30において、キャパシタ電極31と対向している部分(キャパシタ部とよぶ)は、例えば、半導体領域30内に形成された拡散領域33A,33Bにy方向に挟まれている。拡散領域33A,33Bの不純物濃度は、キャパシタ部の不純物濃度より高い。拡散領域33A,33Bは、例えば、FinFETのソース/ドレイン領域23A,23Bと同時に形成される。
【0089】
キャパシタ3の半導体領域30の一端には、例えば、コンタクト領域39が設けられる。このコンタクト領域39上に、コンタクトプラグ86が設けられる。キャパシタ電極31上には、コンタクトプラグ88が設けられる。
【0090】
これらのコンタクトプラグ86,88は、キャパシタ3の入出力端子として用いられる。コンタクトプラグ86,88は、配線87,89を介して、他の素子に接続される。これによって、本例のキャパシタ3を含む所定の回路が、形成される。
【0091】
尚、キャパシタ3の端子としてのコンタクトプラグ86,88の形成位置は、図8乃至図10に示される位置に限定されず、半導体領域30及びキャパシタ電極31のそれぞれに所定の電位が供給されるように、コンタクトプラグ86,88が半導体領域30及びキャパシタ電極31に接続されていればよい。
【0092】
以上のように、第1の実施形態の抵抗変化メモリは、メモリセルの選択トランジスタ2として、Fin FETが用いられている。選択トランジスタ2としてのFin FET2において、アクティブ領域としてのフィン部20とゲート電極21とが立体交差する。これによって、フィン部20の側面とゲート電極21とが対向し、チャネル幅方向におけるフィン部20の側面に沿って、フィン部20内にチャネル領域24が設けられる。
【0093】
本実施形態の抵抗変化メモリは、FinFETと近似した構造のキャパシタ3を有する。本実施形態の抵抗変化メモリのキャパシタ3は、半導体領域30、キャパシタ電極31、及び、半導体領域30及びキャパシタ電極31間のキャパシタ絶縁膜32を有する。
【0094】
キャパシタの半導体領域30は、フィン部20と同様に、半導体基板から切り出された短冊状の半導体領域である。キャパシタ電極31は、キャパシタ3の半導体領域30に立体交差する。これによって、キャパシタ電極31は、キャパシタ絶縁膜32を介して、半導体領域30の側面上に設けられる。
【0095】
キャパシタ電極31が短冊状の半導体領域30の側面に対向することによって、キャパシタ電極31と半導体領域30の側面との間に、静電容量が形成される。
【0096】
このように、第1の実施形態において、短冊状の半導体領域(フィン部)の上端からその下端(半導体基板100の上面)までの段差を利用して、半導体領域30とキャパシタ電極31との間に大きい対向面積が形成される。つまり、本実施形態の抵抗変化メモリのキャパシタ3は、半導体領域30とキャパシタ電極31とが基板表面に対して垂直な部分を含む。
【0097】
これによって、半導体領域とキャパシタ電極との間の対向面積が同じ場合、本実施形態の抵抗変化メモリのキャパシタ3は、半導体基板表面に対して平行な半導体領域表面とキャパシタ電極との間で静電容量が形成されるキャパシタに比較して、半導体基板100におけるキャパシタ(キャパシタ領域)の占有面積を小さくできる。
【0098】
本実施形態において、キャパシタ3の構成要素としての半導体領域30は、Fin FET2のフィン部20と実質的に同じ工程で、同時に形成される。それゆえ、キャパシタ電極が半導体基板から切り出された短冊状の構造を有していても、そのキャパシタの製造工程によって、抵抗変化メモリの全体の製造工程が複雑になったり、製造工程の数が過剰に多くなったりすることは、抑制される。
【0099】
したがって、第1の実施形態の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを、提供できる。
【0100】
(構成例1)
図11乃至図22を参照して、第1の実施形態の抵抗変化メモリの構成例1について、説明する。
【0101】
(a)構造
図11乃至図17を用いて、本実施形態の構成例1の抵抗変化メモリの構造について、説明する。
ここで、MRAMを抵抗変化メモリの一例として、説明する。尚、本例以外の構成例においても、主に、MRAMを例示して、本実施形態の抵抗変化メモリに関して、説明する。
【0102】
図11は、MRAMのチップレイアウトの一例を示す平面図である。例えば、1つのチップに、複数のメモリセルアレイが設けられている。x方向及びy方向に隣接するメモリセルアレイの間に、周辺回路の構成素子が形成される領域(以下、周辺領域とよぶ)7が設けられる。
【0103】
メモリセルアレイ61内に、メモリセルMCが形成され、周辺領域7内のキャパシタ領域71に、キャパシタ3が形成される。このように、キャパシタとメモリセルとが、それぞれ異なる領域に設けられることによって、チップ全体の動作が安定化される。
【0104】
また、周辺領域7内には、キャパシタ以外の周辺素子が形成される領域72も設けられる。以下では、周辺トランジスタが形成される領域(以下、周辺トランジスタ領域とよぶ)72を例示する。
【0105】
図12は、メモリセルアレイ61内部のレイアウトの一例を示している。図13は、キャパシタ領域71内部のレイアウトの一例を示している。図14及び図15は、本構成例のMRAMにおけるメモリセル及びキャパシタの断面構造を示している。
図14は、図12及び図13のXIV−XIV線に沿う断面構造を示している。図14において、周辺トランジスタのチャネル長方向の断面構造が示されている。また、図15は、図12及び図13のXV−XV線に沿う断面構造が示されている。図14及び図15において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。図14及び図15において、図の奥行き又は手前方向の部材は、破線で示している。
【0106】
図12、図14及び図15に示されるように、メモリセルアレイ61内において、複数のフィン部20は、x方向に沿って配置される。尚、図12において、図示が省略されているが、複数のフィン部20が、y方向に沿ってメモリセルアレイ61内に配置されるのはもちろんである。
【0107】
図12に示されるように、選択トランジスタ(Fin FET)2のフィン部20はy方向に延在し、選択トランジスタ2のゲート電極21はx方向に延在している。
Fin FET2のゲート電極21は、複数のフィン部20にまたがって、x方向に延在している。1つのゲート電極21は、複数のFin FET2によって共有される。ゲート電極21は、MRAMのワード線WLとして用いられる。ゲート電極21は、例えば、シリサイド、ポリシリコン又は金属を用いて、形成される。ゲート電極21の側面及び上面は、例えば、側壁絶縁膜(図示せず)に覆われている。
【0108】
2つのゲート電極21が1つのフィン部20に立体交差する。これによって、1つのフィン部20を用いて、2つのFin FET2が形成される。各ゲート電極21とフィン部20との交差箇所に、Fin FETのチャネル領域24が設けられる。ゲート電極21は、ゲート絶縁膜22を挟んで、x方向におけるフィン部20の両側面に対向する。フィン部20(チャネル領域24)の上部とゲート電極21との間には、マスク層28が設けられている。ゲート絶縁膜22の膜厚は、例えば、1nm〜5nm程度である。
【0109】
同じフィン部20に立体交差する2つのゲート電極21間において、フィン部20内に、コンタクト領域29Bが設けられている。このコンタクト領域29Bは、2つのFin FET2によって、共有される。
【0110】
コンタクト領域29Bとチャネル領域24との間に、ソース/ドレイン領域23Bがそれぞれ設けられている。
コンタクト領域29B内に、コンタクトプラグ81が設けられる。コンタクトプラグ81は、ビット線bBLに接続される。
【0111】
y方向におけるフィン部20の一端及び他端に、コンタクト領域29Aがそれぞれ設けられる。コンタクト領域29Aとチャネル領域24との間に、ソース/ドレイン領域23Aがそれぞれ設けられている。
【0112】
コンタクト領域29A内に、抵抗変化型記憶素子1が配置される。抵抗変化型記憶素子の底面及び上面には、電極層18,19がそれぞれ設けられている。
【0113】
抵抗変化型記憶素子1は、コンタクトプラグ82を介して、コンタクト領域29Aに接続される。これによって、抵抗変化型記憶素子1の一端が、選択トランジスタ2としてのFin FET2の電流経路の一端に接続される。
【0114】
抵抗変化型記憶素子1上には、ビアプラグ83が設けられている。ビアプラグ83は、ビット線BLに接続される。ビット線BL,bBLは、y方向に延在する。
【0115】
これによって、ビット線対を形成する2本のビット線BL,bBLにメモリセルが接続される。
【0116】
フィン部20内のチャネル領域24のフィン幅は、例えば、20nm〜100nm程度である。チャネル領域24の不純物濃度は、例えば、1017/cm3程度に設定される。ソース/ドレイン領域23A,23B及びコンタクト領域29A,29Bの不純物濃度は、チャネル領域24の不純物濃度以上でもよい。また、ソース/ドレイン領域23A,23B及びコンタクト領域29A,29Bは、シリサイド層を含んでいてもよい。
【0117】
このように、1つのフィン部20をアクティブ領域として用いて、2つのメモリセルMCを形成することによって、メモリセルの微細化(占有面積の縮小)が図られる。
【0118】
本実施形態において、ビット線対を形成する2つのビット線BL,bBLは、異なる配線レベルに設けられている。但し、2つのビット線BL,bBLが同じ配線レベルに設けられてもよい。また、本実施形態において、ビット線対を形成する2つのビット線BL,bBLが同じ方向に延在しているが、ビット線対を形成する2本のビット線が互いに異なる方向に延在していてもよい。また、本実施形態において、メモリセルMCは、1つの抵抗変化型記憶素子と1つの選択トランジスタとから形成されているが、これに限定されない。1つのメモリセルMCが、1つの抵抗変化型記憶素子と2つの選択トランジスタとから形成されてもよい。これらの変形例に応じて、メモリセルアレイ61内のメモリセル及び配線のレイアウトは適宜変更されてもよい。
【0119】
MRAMにおいて、抵抗変化型記憶素子1は、磁気抵抗効果素子である。MRAMにおいて、スピン偏極トンネル効果による磁気抵抗の変化を利用したMTJ(magnetic tunnel junction)素子が使用される。
【0120】
図16及び図17を用いて、抵抗変化型記憶素子1としての磁気抵抗効果素子(MTJ素子)の構造について、説明する。以下では、磁気抵抗効果素子のことをMTJ素子とよぶ。
【0121】
MTJ素子1は、参照層(磁化不変層又は固定層ともよばれる)10A,10B、中間層(非磁性層)11A,11B、記憶層(磁化自由層又は自由層ともよばれる)12A,12B、が順に積層された積層構造を有する。尚、参照層10A,10Bと記憶層12A,12Bとは、積層順序が逆であってもよい。
【0122】
図16に示されるMTJ素子1は、参照層10A及び記憶層12Aの容易磁化方向が、膜面に対して平行になっている。図16に示されるMTJ素子1は、面内磁化型MTJ素子とよばれる。
図17に示されるMTJ素子1は、参照層10B及び記憶層12Bの容易磁化方向が、膜面(或いは積層面)に対して垂直になっている。図16に示されるMTJ素子1は、垂直磁化型MTJ素子とよばれる。
【0123】
面内磁化の磁性層は、面内方向の磁気異方性を有し、垂直磁化の磁性層は、膜面に垂直方向の磁気異方性を有している。MTJ素子1に垂直磁化型を用いた場合は、面内磁化型のように磁化方向を決定するのに素子形状を制御する必要がなく、微細化に適しているという利点がある。
【0124】
記憶層12A,12Bは、磁化(或いはスピン)の方向が可変である(反転する)。参照層10A,10Bは、磁化の方向が固着している(不変である)。“参照層11A,11Bの磁化方向が固着している(不変である)”とは、記憶層12A,12Bの磁化方向を反転させるために使用される磁化反転電流(反転しきい値)を、参照層10A,10Bに流した場合に、参照層10A,10Bの磁化方向が変化しないことを意味する。したがって、MTJ素子1において、参照層10A,10Bとして反転しきい値の大きな磁性層を用い、記憶層12A,12Bとして参照層10A,10Bよりも反転しきい値の小さい磁性層を用いることによって、磁化方向が可変の記憶層12A,12Bと磁化方向が固定の参照層10A,10Bとを有するMTJ素子1を実現することができる。
【0125】
また、参照層10A,10Bの磁化を固定する方法としては、参照層10A,10Bに隣接して反強磁性層(図示せず)を設け、参照層10A,10Bと反強磁性層との交換結合によって、参照層10A,10Bの磁化方向を固定することができる。但し、垂直磁化型のMTJ素子は、反強磁性層(図示せず)を設けずとも、参照層10A,10Bの磁化方向を固定できる。MTJ素子1の平面形状については特に制限がなく、円、楕円、正方形、長方形等のいずれを用いてもよい。また、正方形或いは長方形の角が丸くなった形状、或いは角が欠けた形状であってもよい。
【0126】
参照層10A,10B及び記憶層12A,12Bは、高い保磁力を持つ磁性材料から構成され、例えば、1×106erg/cc以上の高い磁気異方性エネルギー密度を有することが好ましい。
【0127】
中間層12A,12Bは、非磁性体からなり、例えば、絶縁体、半導体、金属などを用いることができる。中間層13に絶縁体或いは半導体が用いられた場合、トンネルバリア層とよばれる。
【0128】
尚、参照層11A,11B及び記憶層13A,13Bの各々は、図示するような単層に限定されず、複数の強磁性層からなる積層構造であってもよい。また、参照層11A,11B及び記憶層13A,13Bの各々は、反強磁性結合構造を有していてもよいし、強磁性結合構造を有していてもよい。
【0129】
MTJ素子1は、ダブルジャンクション構造を有していてもよい。ダブルジャンクション構造のMTJ素子1は、第1の参照層、第1の中間層、記憶層、第2の中間層、第2の参照層が順に積層された積層構造を有する。このようなダブルジャンクション構造は、スピン注入による記憶層13A,13Bの磁化反転を制御しやすいという利点がある。
【0130】
以下、MTJ素子1の低抵抗状態及び高抵抗状態、スピン注入によるデータの書き込み、及び、データの読み出しについて説明する。
【0131】
参照層10A,10Bと記憶層12A,12Bとの磁化方向が平行となる平行状態(低抵抗状態)について説明する。
【0132】
参照層10A,10Bを通過した電子のうちマジョリティーな電子は、参照層10A,10Bの磁化方向と平行なスピンを有する。このマジョリティーな電子のスピン角運動量が記憶層12A,12Bに移動することにより、スピントルクが記憶層12A,12Bに印加され、記憶層12A,12Bの磁化方向は、参照層10A,10Bの磁化方向と平行に揃えられる。この平行配列のとき、MTJ素子1の抵抗値は最も小さくなる。この場合が、例えば、“0”データとして扱われる。
【0133】
次に、参照層10A,10Bと記憶層12A,12Bとの磁化方向が反平行となる反平行状態(高抵抗状態)について説明する。
【0134】
参照層10A,10Bによって反射された電子のうちマジョリティーな電子は、参照層10A,10Bの磁化方向と反平行のスピンを有する。このマジョリティーな電子のスピン角運動量が記憶層12A,12Bに移動することにより、スピントルクが記憶層12A,12Bに印加され、記憶層12A,12Bの磁化方向は、参照層10A,10Bの磁化方向と反平行に揃えられる。この反平行配列のとき、MTJ素子1の抵抗値は最も大きくなる。この場合が、例えば、“1”データとして扱われる。
【0135】
データの読み出しは、MTJ素子1に読み出し電流IREADを供給することで行われる。平行状態の抵抗値をR0、反平行状態の抵抗値をR1とすると、“(R1−R0)/R0”で定義される値を磁気抵抗比(MR比)とよぶ。磁気抵抗比はMTJ素子1を構成する材料やプロセス条件によって異なるが、数10%から数100%程度の値を取り得る。
【0136】
このMR比に起因する読み出し電流(ビット線の電位)の変動量を、検知することで、MTJ素子1に記憶された情報の読み出しを行なう。
【0137】
図13乃至図15に示されるように、キャパシタ3の構成要素としてのフィン部301,302,303は、y方向に延在している。また、キャパシタ2のキャパシタ電極31は、x方向に延在している。本構成例では、説明の明確化のため、キャパシタ領域71内のフィン部30の延在方向は、メモリセルアレイ内のフィン部20と同様に、x方向になっている。但し、キャパシタ領域71のフィン部301,302,303の延在方向は、キャパシタ3のレイアウトに応じて、y方向に延在してもよいのはもちろんである。これと同様に、キャパシタ電極31の延在方向も、フィン部の延在方向に交差する方向であれば、x方向及びy方向のどちらでもよい。
【0138】
本構成例において、1つのキャパシタ電極31は、複数のフィン部301,302,303に立体交差している。
【0139】
また、本構成例において、キャパシタ電極31と半導体基板100との間から、素子分離絶縁膜が除去されている。そして、キャパシタ電極31の底面と半導体基板100の上面とが、半導体基板100上面を覆うキャパシタ絶縁膜321,322,323,324を介して、対向する。これによって、キャパシタ電極31とフィン部(キャパシタ電極)301,302,303の側面との間に加えて、キャパシタ電極31と半導体基板100上面との間において、キャパシタ3の静電容量が形成される。
【0140】
キャパシタ絶縁膜322は、半導体基板100の上面を経由して、互いに対向するフィン部301,302の側面間において、連続している。
【0141】
フィン部301,302,303の上部とキャパシタ電極31との間には、マスク層38が設けられている。
【0142】
キャパシタ3において、フィン部301,302,303はキャパシタ電極として用いられている。そのため、フィン部301,302,303の抵抗値は低いことが好ましい。キャパシタ3の構成要素としてのフィン部301,302,303の不純物濃度は、Fin FET2のフィン部20のチャネル領域24の不純物濃度より高いことが好ましい。キャパシタの構成要素としてのフィン部301,302,303の不純物濃度は、例えば、1019/cm3から1021/cm3程度の値に設定される。
【0143】
例えば、本実施形態の抵抗変化メモリのキャパシタ3において、キャパシタの構成要素としてのフィン部301,302,303が、アクセプタとなる不純物(例えば、ボロン)を含むp型の半導体領域である場合と、キャパシタの構成要素としてのフィン部301,302,303が、ドナーとなる不純物(例えば、ヒ素又はリン)を含むn型の半導体領域である場合とがある。
【0144】
また、半導体基板100上面がキャパシタ電極として用いられる場合、半導体基板100表層にも、不純物が添加されることが好ましい。それゆえ、図14に示されるように、半導体基板100の表層に、不純物拡散層34が設けられる。不純物拡散層34の不純物濃度は、フィン部301,302,303の不純物濃度と同じ値でもよいし、異なる値でもよい。
【0145】
キャパシタ電極31は、例えば、フィン部301,302,303の延在方向に交差する方向の断面形状において、櫛歯状の断面構造を有する。半導体基板100上面をキャパシタ電極として利用した場合、フィン部301,302,303及び半導体基板100(不純物拡散層34)からなるキャパシタ電極も、櫛歯状の断面構造を有する。
【0146】
キャパシタ電極31は、Fin FETのゲート電極21と実質的に同時に形成され、同じ材料を用いて形成される。キャパシタ電極31の上面及び側面は、例えば、側壁絶縁膜(図示せず)によって覆われている。
【0147】
コンタクトプラグ86は、例えば、半導体基板100表層の不純物拡散層34上に、設けられる。これによって、キャパシタ3の構成要素としての半導体領域301,302,303,34に、キャパシタ3の入出力端子としてのコンタクトプラグ86が電気的に接続される。但し、コンタクトプラグ86は、キャパシタ電極に電位を印加できるように、フィン部301,302,303又は半導体基板100のいずれかに、電気的に接続されていればよい。コンタクトプラグ88は、キャパシタ電極31上に設けられる。これによって、キャパシタ電極31に、キャパシタの入出力端子としてのコンタクトプラグ88が電気的に接続される。
【0148】
キャパシタ3の構成要素としてのフィン部301,302,303のフィン幅Wfin_Cは、Fin FET2のフィン部20(チャネル領域24)のフィン幅Wfin_Tは、同じ寸法でもよいし、異なる寸法でもよい。
【0149】
フィン部301,302,303の延在方向(y方向)におけるキャパシタ電極31の寸法WCEは、フィン部20の延在方向(y方向)におけるゲート電極21の寸法(ゲート長)WGと異なっていてもよい。寸法WCEがゲート長WGより大きくすることによって、キャパシタ電極31とキャパシタ3の構成要素としてのフィン部301,302,303との対向面積を大きくできる。
【0150】
尚、x方向に隣接するキャパシタの構成要素としての2つのフィン部301,302,303と半導体基板100上面とにおいて、それらは半導体基板100内に形成された溝とみなすこともできる。本構成例において、キャパシタ電極31は、複数のフィン部301,302,303上で連続しているが、フィン部301,302,303毎にそれぞれ分離されていてもよい。これによって、互いに対をなすキャパシタの構成要素のフィン部301,302,303とキャパシタ電極31との構造が、選択トランジスタとしてのFin FETと同じ構造になり、チップ内部の加工が容易になる。また、キャパシタ電極31は、2つのフィン部間で電気的に独立するように、キャパシタ電極31の上端がマスク層38の上端に一致し、x方向に隣接する2つのフィン部301,302,303間の溝に埋め込まれた構造を有していてもよい。尚、キャパシタに要求される静電容量に応じて、1つのキャパシタを形成するためのフィン部301,302,303の数が、適宜変更されるのはもちろんである。
【0151】
図14に示されるように、本実施形態の抵抗変化メモリにおいて、周辺トランジスタ4は、例えば、プレーナー型の電界効果トランジスタである。図14において、周辺トランジスタは、トランジスタのチャネル長方向に沿う断面構造が示されている。
【0152】
周辺トランジスタ4は、素子分離絶縁膜101によって定義されたアクティブ領域40上に設けられる。
【0153】
アクティブ領域40内に、ソース/ドレイン拡散層43A,43Bが設けられる。2つのソース/ドレイン拡散層43A,43B間のアクティブ領域40表面に、ゲート絶縁膜42が設けられる。ゲート絶縁膜42上に、ゲート電極41が設けられる。
【0154】
尚、選択トランジスタと同様に、Fin FETが周辺トランジスタとして用いられてもよい。
【0155】
周辺トランジスタ4が設けられるアクティブ領域40は、周辺トランジスタ4の動作モードに応じて、不純物が添加されたウェル領域であってもよいし、不純物が添加されない真性半導体領域であってもよい。
【0156】
図12乃至図15に示される、本実施形態の構成例1の抵抗変化メモリ(例えば、MRAM)において、メモリセル内の選択トランジスタ2に、Fin FETが用いられる。
【0157】
本構成例のメモリが含むFin FET2において、ゲート電極21とアクティブ領域としてのフィン部20が立体交差し、チャネル領域24を有するフィン部20の側面とゲート電極21とが、ゲート絶縁膜22を挟んで対向する。
【0158】
本構成例のメモリが含むキャパシタ3において、キャパシタ3の構成要素としてのフィン部301,302,303の側面は、キャパシタ絶縁膜321,322,323,324を挟んで、キャパシタ電極31に対向する。
【0159】
本構成例において、キャパシタ3の静電容量は、キャパシタ電極31とキャパシタの構成要素としてのフィン部301,302,303の側面及び半導体基板100の上面との間に、生じる。
さらに、本構成例において、1つのキャパシタ電極31は、複数のフィン部301,302,303にまたがっている。これによって、1つのキャパシタ3の静電容量を大きくできる。
そして、フィン部301,302,303の延在方向(y方向)におけるキャパシタ電極31の寸法WCEは、フィン部20の延在方向(y方向)におけるゲート電極21の寸法WGより大きいことが好ましい。これによって、キャパシタの構成要素としてのフィン部301,302,303とキャパシタ電極31間の対向面積を大きくでき、キャパシタの静電容量を大きくできる。
【0160】
これによって、本構成例によれば、チップ内におけるキャパシタ3の占有面積が大きくなるのを抑制して、キャパシタ3の静電容量を大きくできる。
【0161】
また、後述するように、キャパシタ3の構成要素としてのフィン部301,302,303は、Fin FETのアクティブ領域としてのフィン部20と実質的に同じ工程で形成できる。それゆえ、フィン部を電極に用いたキャパシタを形成するために、メモリセルの形成工程とは別途の工程の追加や加工難度の過剰な上昇は、発生しない。
【0162】
したがって、本実施形態の構成例1によれば、大きい静電容量のキャパシタを含む抵抗変化メモリを、提供できる。
【0163】
(b)製造方法
図18乃至図22を用いて、本実施形態の構成例1の抵抗変化メモリの製造方法について、説明する。図18乃至図22において、各製造工程におけるフィン部の延在方向に交差する方向(x方向)の断面工程図が示されている。
【0164】
図18は、本実施形態の抵抗変化メモリの製造方法の一工程を示す断面図である。
【0165】
図18に示すように、例えば、窒化シリコン膜が、CVD(Chemical Vapor Deposition)法を用いて、半導体基板100上に堆積される。例えば、窒化シリコンが形成される前に、イオン注入によって、半導体基板100の所定の領域に、所定の不純物濃度の不純物領域(例えば、ウェル領域)が適宜形成されている。
【0166】
窒化シリコン膜は、パターン転写技術及びRIE(Reactive Ion Etching)法によって所定の形状に加工され、マスク層28,38,48が、半導体基板100上に形成される。例えば、メモリセルアレイ61内のFin FETのフィン部の形成位置において、マスク層28は、側壁転写技術を用いてパターニングされる。周辺トランジスタ領域72のアクティブ領域の形成位置において、マスク層48は、フォトリソグラフィ技術を用いて、パターニングされる。また、キャパシタ領域71のキャパシタの構成要素としてのフィン部の形成位置において、マスク層38は、例えば、側壁加工技術を用いて、パターニングされる。
【0167】
形成されたマスク層28,38,48に基づいて、半導体基板100が、RIE法によってエッチングされ、半導体基板内に、溝(トレンチ)が形成される。
【0168】
トレンチが形成されることによって、メモリ領域(メモリセルアレイ)61の半導体基板100内に、フィン部20が形成される。メモリ領域と同様に、キャパシタ領域71内に、フィン部301,302,303が形成される。フィン部20,301,302,303は、半導体基板上面から突出した短冊状の半導体領域である。
【0169】
メモリ領域61内に形成されたフィン部20は、Fin FETのアクティブ領域となる。一方で、キャパシタ領域71内に形成されたフィン部301,302,303は、キャパシタの構成部材(或いは、キャパシタの電極)となる。
【0170】
尚、キャパシタの構成要素としてのフィン部301,302,303のフィン幅が、Fin FETのフィン部20のフィン幅と異なってもよい場合、キャパシタの構成要素としてのフィン部を形成するためのマスク層は、フォトリソグラフィ技術によって、パターニングされてもよい。
【0171】
酸化シリコン膜が、例えば、CVD法を用いて、半導体基板100上に堆積される。堆積された酸化シリコン膜に対して、マスク層28,38,48をストッパとして、CMP(Chemical Mechanical Polishing)による平坦化処理が、実行される。半導体基板100のトレンチ内に、素子分離絶縁膜101が埋め込まれる。これによって、周辺トランジスタ領域72が、素子分離絶縁膜101によって定義される。
【0172】
図19は、本実施形態の抵抗変化メモリの製造方法の一工程を示している。
【0173】
図19に示されるように、周辺トランジスタ領域72を覆うように、レジストマスク120が、フォトリソグラフィ技術を用いて、半導体基板100上及び素子分離絶縁膜101上に形成される。そして、メモリセルアレイ61及びキャパシタ領域71内の素子分離絶縁膜101に対するエッチングが、実行される。尚、このエッチングは、マスク層(窒化シリコン)28,38と素子分離絶縁膜(酸化シリコン)101との間のエッチング選択比が確保される条件で、実行される。
【0174】
素子分離絶縁膜101に対するエッチングによって、レジストマスク120に覆われていない領域において、素子分離絶縁膜101の上面は、半導体基板側に後退する。
【0175】
これによって、メモリセルアレイ61内のフィン部20の側面が露出する。この際に、キャパシタ領域71もレジストマスクによって覆われていないので、キャパシタ領域71内のフィン部301,302,303の側面は、露出する。
【0176】
図20は、本実施形態の抵抗変化メモリの製造方法の一工程を示している。
【0177】
例えば、周辺トランジスタ領域72内のレジストを除去した後、メモリセルアレイ61及び周辺トランジスタ領域72を覆うように、レジストマスク121が半導体基板100及び素子分離絶縁膜101上に形成される。レジストマスク121には、キャパシタ領域71を露出させる開口部が形成されている。
【0178】
そして、キャパシタ領域71内の素子分離絶縁膜を除去するために、エッチングが実行される。これによって、キャパシタ領域71内において、半導体基板100の上面が露出する。
【0179】
例えば、イオン注入法によって、半導体基板の所定の箇所に、不純物領域34が形成される。なお、不純物領域34は、ウェル領域を半導体基板内に形成するのと同時に、形成されてもよいし、それとは別途に、素子分離絶縁膜が形成される前に形成されてよい。
【0180】
図21は、本実施形態の抵抗変化メモリの製造方法の一工程を示している。
【0181】
半導体基板100上からレジストマスクが除去された後、絶縁膜22,321,322,323,324が、熱酸化法或いはCVD法などを用いて、露出した半導体領域表面上に形成される。これによって、選択トランジスタとしてのFin FETのゲート絶縁膜22が、メモリセルアレイ61内のフィン部20の側面上に形成される。また、キャパシタ領域71内のフィン部301,302,303の側面上及びキャパシタ領域71内の半導体基板100上面上に、キャパシタ絶縁膜321,322,323,324が形成される。
【0182】
半導体基板100上に、例えば、ポリシリコン層28,38が、CVD法を用いて、堆積される。シリコン層の堆積の後、メモリセルアレイ61及びキャパシタ領域71を覆うように、レジストマスク122が形成される。周辺トランジスタ領域72の上面において、レジストマスク122に開口が形成される。このマスク122のパターンに基づいて、シリコン層及びマスク層が周辺トランジスタ領域72から除去される。
【0183】
図22は、本実施形態の抵抗変化メモリの製造方法の一工程を示している。
【0184】
周辺トランジスタ領域72内に、トランジスタのゲート絶縁膜42が、例えば、熱酸化法によって、形成される。メモリセルアレイ61内及びキャパシタ領域71内からレジストマスクが除去された後、ポリシリコン層が、CVD法を用いて、各領域61,71,72内に堆積される。ポリシリコン層131の上面は、例えば、CMPによって平坦にされる。
【0185】
これによって、各トランジスタのゲート電極及びキャパシタの電極を形成するためのポリシリコン層131が、メモリセルアレイ61内、キャパシタ領域71内及び周辺領域72内のそれぞれに形成される。
【0186】
ポリシリコン層131が、フォトリソグラフィ技術及びRIE法を用いて、所定の形状に加工される。図12乃至図15に示されるように、メモリセルアレイ61内において、Fin FET2のゲート電極22が、アクティブ領域としてのフィン部20に立体交差するように、形成される。ゲート電極22は、ゲート絶縁膜22を介して、フィン部20の側面に対向する。
【0187】
Fin FET2のゲート電極が形成されるのと実質的に同時に、キャパシタ領域71内において、キャパシタ電極を形成するためのポリシリコン層が、x方向に隣接する複数のフィン部301,302,303間で分断されないように、加工される。これによって、キャパシタ絶縁膜301,302,303を挟んで、フィン部301,302,303とキャパシタ電極31との間で、キャパシタの静電容量を形成される。
【0188】
ゲート電極21及びキャパシタ電極31をマスクにして、イオン注入が実行される。フィン部20内のソース/ドレイン領域23A,23B及びコンタクト領域29A,29Bの不純物濃度が調整される。例えば、これと同時に、キャパシタ電極31をマスクにして、イオン注入が実行され、キャパシタ3のフィン部301,302,303の内部に、ソース/ドレイン領域23A,23Bと実質的に同じ不純物濃度の拡散領域が形成される。
【0189】
この後、層間絶縁膜(図示せず)が半導体基板100上に堆積される。そして、コンタクトプラグ、配線及びビット線が、例えば、ダマシン法などの周知の多層配線技術を用いて、各領域61,71,72内の所定の箇所に、形成される。
【0190】
以上のように、第1の実施形態の抵抗変化メモリが作製される。
【0191】
このように、上述の製造方法によれば、メモリセル内の選択トランジスタとキャパシタとを、共通の工程で実質的に同時に形成できる。それゆえ、本実施形態の抵抗変化メモリの製造方法によれば、静電容量の大きいキャパシタを形成することに起因する製造工程の過剰な増加や製造工程の複雑化を抑制できる。
【0192】
また、本実施形態の抵抗変化メモリにおけるキャパシタ4は、FinFETのフィン部20と同時に形成される半導体領域(フィン部301,302,303)をキャパシタ電極に用いる。その半導体領域からなるキャパシタ電極の側面にキャパシタの静電容量が形成される。
【0193】
このように、キャパシタの構成要素としてのフィン部301,302,303の上端から下端までの段差を利用することによって、半導体領域とキャパシタ電極との間の対向面積を確保できる。
【0194】
それゆえ、本実施形態の抵抗変化メモリにおいて、基板表面に対する占有面積を大きくせずに、キャパシタの静電容量を大きくできる。
【0195】
したがって、本実施形態の抵抗変化メモリの製造方法によれば、大きい静電容量のキャパシタを含む抵抗変化メモリを、比較的容易に、提供できる。
【0196】
(構成例2)
図23及び図24を用いて、本実施形態の抵抗変化メモリの構成例2について、説明する。図23及び図24は、メモリセル及びキャパシタのx方向に沿う断面構造を示している。図23及び図24において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。図23及び図24において、図の奥行き又は手前方向の部材は、破線で示している。
【0197】
Fin FET2のフィン部20の上部がチャネル領域として用いられる場合、フィン部20の上部はフィン部20の側面に比較して、ゲート電極21とチャネル領域24の上部との間の電界強度の分布に関して特異点となり易い。その結果として、メモリセルアレイ内の複数のFin FETの中で特性がばらつき、抵抗変化メモリの動作が不安定になる。
それゆえ、Fin FETは、フィン部20の上部をチャネル領域として用いることは、好ましくない。
【0198】
これに対して、フィン部301,302,303を素子の構成要素として用いたキャパシタ3において、フィン部301,302,303の上部は、キャパシタの一部として利用されているので、フィン部301,302,303の上部に起因するキャパシタの動作に対する悪影響は、トランジスタの動作特性に及ぼす影響に比較して、非常に小さい。
【0199】
それゆえ、図23に示される本実施形態の構成例2のように、キャパシタの構成要素としてのフィン部(半導体領域)301,302,303の上部を覆うマスク層を剥離して、フィン部301,302,303の上部を、キャパシタ電極の一部として利用してもよい。
【0200】
図23に示されるように、マスク層の代わりに、キャパシタの構成要素としてのフィン部301,302,303の上面上に、キャパシタ絶縁膜32が設けられる。
【0201】
キャパシタ領域71内のマスク層は、例えば、周辺トランジスタ領域72内のマスク層を剥離する工程と、同時に剥離される。
【0202】
例えば、フィン部301,302,303の上面上のキャパシタ絶縁膜32は、フィン部301,302,303の側面上のキャパシタ絶縁膜32と同時に形成される。互いに隣接するフィン部301,302,303間の半導体基板100(不純物拡散層34)上面が、キャパシタ電極の一部として用いられる場合、キャパシタ絶縁膜32は、複数のフィン部301,302,303にまたがって、形成されている。キャパシタ絶縁膜32は、複数のフィン部301,302,303の上面及び側面上、及び半導体基板100上で、連続している。
【0203】
キャパシタ電極31は、フィン部301,302,303の側面に加えて、キャパシタ絶縁膜32を介して、フィン部301,302,303の上面に対向する。
キャパシタの構成要素としてのフィン部301,302,303上面とフィン部301,302,303を覆うキャパシタ電極31との間において、静電容量Cap_topが形成される。
【0204】
それゆえ、キャパシタの構成要素としてのフィン部301,302,303の上部が厚いマスク層で覆われている場合(図14及び図15参照)に比較して、本構成例のキャパシタ3は、フィン部301,302,303の上部の上面をキャパシタ電極の一部に用いることによって、半導体領域301,302,303とキャパシタ電極31との対向面積を大きくでき、キャパシタの静電容量を大きくできる。
【0205】
フィン部301,302,303の上部が静電容量を形成するために利用される場合、図24に示されるように、キャパシタの構成要素としてのフィン部301,302,303のフィン幅Wfin_Cを、Fin FET2のフィン幅Wfin_Tより大きくしてもよい。これによって、フィン部(キャパシタ電極)301,302,303の上面とキャパシタ電極31との対向面積を大きくできる。
【0206】
尚、選択トランジスタとしてのFin FET2のフィン幅Wfin_Tは、Fin FETが完全空乏モードで駆動できるフィン幅に設定されていることが好ましい。また、キャパシタの構成要素としてのフィン部301,302,303は、抵抗値を低減するために、不純物濃度が高いことが好ましい。しかし、Fin FETのフィン部20(チャネル領域24)の不純物濃度は、Fin FETを完全空乏モードで駆動できる不純物濃度に設定されていることが好ましい。
【0207】
図23及び図24に示されるように、キャパシタの構成要素としてのフィン部301,302,303の上面が、キャパシタ絶縁膜32を介して、キャパシタ電極31と対向することによって、キャパシタ3の静電容量を大きくできる。
【0208】
したがって、本実施形態の構成例2によれば、大きい静電容量のキャパシタを含む抵抗変化メモリを、提供できる。
【0209】
(構成例3)
図25及び図26を用いて、本実施形態の抵抗変化メモリの構成例3について、説明する。図25及び図26は、本構成例におけるメモリセル及びキャパシタのx方向に沿う断面構造を示している。図25及び図26において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。図25及び図26において、図の奥行き又は手前方向の部材は、破線で示している。
【0210】
選択トランジスタとしてのFin FET2において、トランジスタの電流駆動能力を向上させるために、ゲート絶縁膜22の膜厚は、薄くされている。また、ゲート絶縁膜には、チャネル領域24内におけるキャリアの移動度を向上できる材料、例えば、SiO2などが用いられることが好ましい。
【0211】
チップの動作の安定化のため、直流的な高電圧がキャパシタ3に常に印加されている。それゆえ、キャパシタ3の構成要素としての絶縁膜は、高い絶縁耐圧が要求される。
【0212】
本構成例において、キャパシタ3に用いられているキャパシタ絶縁膜32Aの材料が、Fin FET2に用いられているゲート絶縁膜22と同じ材料である場合、図25に示されるように、キャパシタ絶縁膜32Aの膜厚t_ciは、ゲート絶縁膜22の膜厚t_giより厚くなっていることが好ましい。これによって、キャパシタ3に用いられているキャパシタ絶縁膜32Aの絶縁耐圧が、向上される。
【0213】
図26に示されるように、キャパシタ絶縁膜32Bを形成するための材料は、ゲート絶縁膜22を形成するための材料とは、異なっていてもよい。この場合、キャパシ絶縁膜32Bは、ゲート絶縁膜22に比較して、誘電率が高い材料や、絶縁耐圧が劣化しにくい構造が、適用される。
【0214】
例えば、ゲート絶縁膜22の材料がSiO2である場合、キャパシタ絶縁膜32Bの材料は、窒化シリコン(SimNn)、酸化アルミニウム(AlmOn)、酸化ハフニウム(HfOn)、酸化ランタン(LaOn)などが、用いられる。上記の各材料の組成式において、m及びnは、化学量論的組成に基づいた0より大きい値である。
【0215】
また、キャパシタ絶縁膜32A,32Bは、絶縁耐圧を大きくするために、積層構造を有してもよい。例えば、絶縁膜32A,32Bは、SiO2とSimNnの積層構造を有する。尚、積層構造の絶縁膜において、SimNnの代わりに、AlmOnなどの金属酸化膜(高誘電体膜)が用いられてもよい。
【0216】
ゲート絶縁膜22も、選択トランジスタに要求される動作に応じて、シリコン酸化膜以外の絶縁膜や、複数の絶縁膜を含む積層構造が適用されてもよい。
【0217】
本構成例において、図25及び図26に示されるように、FinFETのゲート絶縁膜とキャパシタのキャパシタ絶縁膜とを異なる構成で形成することによって、大きい静電容量のキャパシタを含む抵抗変化メモリを提供できるとともに、選択トランジスタとして好ましい特性とキャパシタとして好ましい特性を、それぞれ実現できる。
【0218】
以上のように、本実施形態の構成例3によれば、大きい静電容量のキャパシタを含む抵抗変化メモリを、提供できる。
【0219】
(構成例4)
図27乃至図31を用いて、本実施形態の抵抗変化メモリの構成例4について、説明する。図27乃至図31は、本構成例におけるメモリセル及びキャパシタのx方向に沿う断面構造を示している。図27乃至図31において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。図27乃至図31において、図の奥行き又は手前方向の部材は、破線で示している。
【0220】
本実施形態の抵抗変化メモリに用いられるキャパシタ3は、選択トランジスタ2と実質的に同じ構成を含み、選択トランジスタ2に類似した構造を有する。これに加えて、図27乃至図31に示されるように、本実施形態の抵抗変化メモリに用いられるキャパシタは、抵抗変化型記憶素子の構成部材を含んでいてもよい。
【0221】
図27に示されるように、キャパシタ電極31上に、絶縁膜35を介して、導電体1Aが設けられている。導電体1Aは、抵抗変化型記憶素子(ここでは、MTJ素子)1の構成要素の少なくとも1つを、含んでいる。
【0222】
構造体1Aの底面上及び上面上には、導電層18A,19Aが設けられている。導電層18A,19Aは、抵抗変化型記憶素子1の底面上及び上面上にそれぞれ設けられた電極層18,19と同時に形成され、電極層18,19と実質的に同じ構成(材料、厚さ)である。
【0223】
導電層19A上には、コンタクトプラグ882が設けられている。コンタクトプラグ882上には、配線892が設けられている。
【0224】
絶縁膜(第2のキャパシタ絶縁膜)35は、キャパシタ絶縁膜として機能する。絶縁膜35を挟んでいるキャパシタ電極31と導電体1A(及び導電層18A,19A)との間で、静電容量Cap_G−Mが形成される。
【0225】
このように、ゲート電極22と同じ材料からなるキャパシタ電極31と抵抗変化型記憶素子1と同じ構成を含む導電体1Aとの間に、静電容量Cap_G−Mが形成される。これによって、本構成例の抵抗変化メモリにおいて、キャパシタ3の静電容量を増大できる。
【0226】
尚、ここでは、抵抗変化型記憶素子1と同時に形成される導電体1Aと、2つの電極層18,19とそれぞれ同時に形成される導電層18A,19Aの全ての構成が、キャパシタ3に含まれている。しかし、導電体1A及び2つの導電層18A,19Aのうち、少なくとも1つが、キャパシタ絶縁膜35上に形成されていればよい。また、導電体1Aは、抵抗変化型記憶素子1の構成要素のうち少なくとも1つを含んでいればよい。
【0227】
図28に示すように、導電体1Aとキャパシタ絶縁膜35との間に、コンタクトプラグ88Aが設けられていてもよい。このコンタクトプラグ88Aは、Fin FET2のゲート電極又はソース/ドレインに接続されるコンタクトプラグ82と同時に形成される。尚、導電体1Aとキャパシタ絶縁膜35との間に、ビット線bBL及び他の配線と同時に形成される導電層が設けられてもよい。
【0228】
図29に示されるように、基板表面に平行方向における導電体1Aの寸法D1は、基板表面に平行方向におけるMTJ素子1の寸法DRMと異なってもよい。
【0229】
寸法D1が寸法DRMよりも大きければ、キャパシタ電極31と導電体1Aとの対向面積を大きくでき、キャパシタ3の静電容量を大きくできる。
【0230】
この際、キャパシタ電極(または、キャパシタ領域)に対する導電体1Aの面積(デンシティールール)が25%〜70%程度に設定されることで、導電体1A(MTJ素子1)が形成された後のCMPの平坦性やエッチングの加工性が、向上する。
【0231】
また、抵抗変化型記憶素子1のような小さいサイズに、導電体1Aが電気的に分離されないことによって、キャパシタ領域71内の構成要素に対する加工が、容易になる。
【0232】
図30及び図31に示されるように、導電体1Aと導電層18A,19Aとのパターンが、MTJ素子1と電極層18,19とのパターンと異なっていてもよい。
【0233】
メモリセルアレイ61内において、電極層18,19は、MTJ素子1ごとに電気的に分離されている。
一方、図30に示されるように、キャパシタ領域71内の複数の導電体1Aに対して、導電体1A上部側の導電層19Bは、複数の導電体1A上で連続している。また、図31に示されるように、導電体1A底部側の導電層18Bは、キャパシタ絶縁膜35上で連続し、複数の導電体1Aに接触している。
【0234】
このように、2つの導電層18B,19Bのうち、少なくとも一方を、導電体1A毎に分離せずに連続した1つの層とすることで、キャパシタ領域71内の構成要素に対する加工が容易になる。
【0235】
図27乃至図31に示したように、本実施形態の抵抗変化メモリに用いられるキャパシタにおいて、そのキャパシタ3が、選択トランジスタ(Fin FET)2と実質的に同じ構成を含むことに加えて、抵抗変化型記憶素子(MTJ素子)1と実質的に同じ構成を含む。これによって、本構成例4の抵抗変化メモリは、キャパシタ3の静電容量をさらに大きくできる。
【0236】
以上のように、本実施形態の構成例4の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを提供できる。
【0237】
(構成例5)
図32及び図33を用いて、本実施形態の抵抗変化メモリに用いられるキャパシタの構成例5について、説明する。図32及び図33は、本構成例におけるメモリセル及びキャパシタのx方向に沿う断面構造を示している。図32及び図33において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。図32及び図33において、図の奥行き又は手前方向の部材は、破線で示している。
【0238】
図32に示されるように、キャパシタ3の入出力端子としてのコンタクトプラグ88Bが、1つのキャパシタ電極31に接続される。これとともに、キャパシタの端子としてのコンタクトプラグ88Aが、導電体1A及びキャパシタ絶縁膜35を介して、コンタクトプラグ88Bが接続されているのと同じキャパシタ電極31に、接続されている。
【0239】
コンタクトプラグ88A,88Bのそれぞれは、キャパシタの構成要素としてのフィン部に接続されたコンタクトプラグ(図示せず)と入出力端子対を形成する。
【0240】
このように、構成要素の一部を複数のキャパシタで共有し、膜の積層方向(基板表面に対して垂直方向)におけるレイアウトを変更することで、基板表面に対して平行方向の大きさ(占有面積)が大きくならずに、所定の静電容量を有する複数のキャパシタを、形成できる。
【0241】
図33に示される例では、2つのキャパシタ3A,3Bが、コンタクトプラグ881,882及び配線871を経由して、直列に接続されている。これによって、ある印加電位が、キャパシタ3A,3Bの入出力端子861,862,891,892間に印加されても、端子861,862間の電位は2つのキャパシタ3A,3Bに対して分圧される。
【0242】
それゆえ、図33に示される例によれば、プロセスの変更なしに、1つのキャパシタに印加される電位を低減でき、キャパシタ絶縁膜321,322の絶縁破壊を抑制できる。この結果として、信頼性の高い抵抗変化メモリを形成できる。
【0243】
図33において、x方向に隣接する2つのキャパシタ3A,3Bが直列接続されている例が示されているが、y方向に隣接する2つのキャパシタが直列接続されてもよいのは、もちろんである。尚、直列接続されるキャパシタの個数は、3個以上であってもよい。
【0244】
尚、2以上のキャパシタが直列接続された例が示されているが、2以上のキャパシタが並列に接続されてもよい。要求される静電容量及び回路構成に応じて、2以上のキャパシタが、直列及び並列に接続されてもよい。
【0245】
以上のように、本実施形態の構成例5の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを、提供できる。
【0246】
<第2の実施形態>
図34乃至図60を用いて、第2の実施形態に係る抵抗変化メモリについて、説明する。本実施形態において、第1の実施形態と同様に、MRAMが抵抗変化メモリの一例として、例示される。第2の実施形態において、第1の実施形態で述べられた構成要素と同じ構成要素には、同じ符号を付し、その詳細な説明は必要に応じて行う。また、第2の実施形態において、第1の実施形態で述べられた素子間の接続関係に関しても、同じ関係を有する場合には、必要に応じて、詳細に説明する。
【0247】
(基本例)
図34乃至図39を用いて、第2の実施形態の抵抗変化メモリに含まれるメモリセル及びキャパシタの基本構造について、説明する。
【0248】
図34は、本実施形態の抵抗変化メモリのメモリセルの構造を示す鳥瞰図である。図35及び図36は、メモリセルの断面構造を示している。図37は、本実施形態の抵抗変化メモリのキャパシタの構造を示す鳥瞰図である。図38及び図39は、キャパシタの断面構造を示している。図34乃至図39において、明確化のため、各素子を覆う層間絶縁膜の図示は、省略する。図36において、図の奥行き又は手前方向の部材は、破線で示している。
【0249】
本実施形態において、メモリセルMCは、図4に示される構成と同じ回路構成で、抵抗変化型記憶素子1と選択トランジスタ2とが接続されている。
【0250】
図34乃至図36に示されるように、メモリセルの選択トランジスタ2は、RCATである。図35は、RCATのチャネル長方向に沿う断面構造を示している。図36は、RCATのチャネル幅方向に沿う断面構造を示している。例えば、RCATのチャネル長方向はy方向に対応し、RCATのチャネル幅方向はx方向に対応する。
【0251】
半導体基板100内に、素子分離絶縁膜101が埋め込まれ、アクティブ領域(素子形成領域又は半導体領域ともよばれる)20が定義される。
【0252】
アクティブ領域20内に、溝(recess)が設けられている。溝に沿うアクティブ領域20の側面及び上面上に、ゲート絶縁膜22が形成される。溝内に、ゲート電極21が埋め込まれる。
【0253】
ゲート電極21は、溝に埋め込まれた下部ゲート電極部21aと、下部ゲート電極部21b上をx方向に延在する上部ゲート電極部21bとを有する。例えば、下部ゲート電極部21aは、上部ゲート電極部21bの延在方向において、素子分離絶縁膜101の側面に接触する。上部ゲート電極部21bは、下部ゲート電極部21aに接続されるとともに、素子分離絶縁膜101の上面に接触する。
【0254】
本実施形態において、ゲート電極21が埋め込まれる溝のことを、リセスともよぶ。
【0255】
溝の開口部に隣接して、ソース及びドレインとしての2つの拡散層23A,23Bが、アクティブ領域20内に設けられる。
【0256】
トランジスタのチャネル領域CNLは、ソース/ドレイン拡散層23A,23B間において、ゲート電極21とアクティブ領域20とがゲート絶縁膜22を挟んで対向している領域に設けられている。このトランジスタ2のチャネル領域CNLは、溝の側面に沿ってアクティブ領域20内に形成される。このため、基板の深さ方向におけるチャネル領域の寸法が大きくなり、基板表面におけるゲート電極21の占有面積に対して、実効的なチャネル長は長くなる。それゆえ、選択トランジスタの占有面積が微細化されても、選択トランジスタ2の短チャネル効果を抑制できる。
【0257】
また、チャネル長を長くするために、ゲート電極の占有面積が大きくなるのを抑制できるため、ソース/ドレイン拡散層23A,23Bの面積を大きくできる。その結果として、コンタクトプラグ81,82とソース/ドレイン拡散層23A,23Bとの接触面積を大きくでき、コンタクト抵抗を低減できる。
【0258】
抵抗変化型記憶素子1の一端は、コンタクトプラグ82を介して、ソース/ドレイン拡散層23Aに接続されている。抵抗変化型記憶素子1の他端は、ビアプラグ83を介して、ビット線BLに接続されている。RCATのソース/ドレイン拡散層23Bは、コンタクトプラグを介して、ビット線bBLに接続されている。
【0259】
図37乃至図39は、本実施形形態の抵抗変化メモリに用いられるキャパシタ3を示している。このキャパシタ3は、図34乃至図36に示されるメモリセルMCと同じ半導体基板(チップ)100内に設けられる。キャパシタ3は、選択トランジスタとしてのRCAT2と近似した構造を有する。
【0260】
図37乃至図39に示されるように、キャパシタの構成要素(キャパシタ電極)としての半導体領域30は、溝を有する。
【0261】
キャパシタ電極31は、半導体領域30内に形成された溝内に埋め込まれる。キャパシタ電極31は、溝内に埋め込まれた下部キャパシタ電極部31aと下部キャパシタ電極部31a上の上部キャパシタ電極部31bとを有する。
【0262】
溝の形状に沿って、キャパシタの構成要素としての半導体領域30の表面に、キャパシタ絶縁膜32が設けられている。半導体領域30及びキャパシタ電極31は、キャパシタ絶縁膜32を挟んで対向している。
【0263】
例えば、キャパシタ電極31がキャパシタ絶縁膜32に接触する方向に交差する方向(溝の延在方向)において、下部キャパシタ電極部31aは、素子分離絶縁膜101の側面に接触する。上部キャパシタ電極部31bの側面は、キャパシタ絶縁膜32に接触せずに、例えば、側壁絶縁膜によって覆われている。
【0264】
溝の開口部に隣接して、コンタクト領域33Bが半導体領域30上面に設けられる。コンタクト領域33B上には、コンタクトプラグ86が設けられる。コンタクトプラグ88が、キャパシタ電極31上面に設けられる。
コンタクトプラグ86,88は、キャパシタ3の入出力端子として用いられ、コンタクトプラグ86,88のそれぞれは、回路を形成するための配線87,89に接続される。
【0265】
キャパシタ電極31は、RCAT2のゲート電極21と同じ材料を用いて、同時に形成される。また、半導体領域30の溝は、RCAT2のゲート電極21を埋め込むための溝と同時に形成される。コンタクト領域33Bは、RCAT2のソース/ドレイン拡散層23A,23Bと同時に形成される。
【0266】
第2の実施形態の抵抗変化メモリは、抵抗変化型記憶素子1、選択トランジスタとしてのRCAT2、及び、周辺回路の構成素子としてのキャパシタ3とを含んでいる。
【0267】
RCAT2は、アクティブ領域20内の溝に埋め込まれたゲート電極21を有する。ゲート電極21は、溝側面に沿う半導体領域20の側面と溝底面に沿う半導体領域の上面に対向する。RCAT2のチャネル領域CNLは、ゲート絶縁膜22を挟んでゲート電極21内に、形成される。
【0268】
本実施形態の抵抗変化メモリにおいて、キャパシタ3の静電容量Capは、溝を有するキャパシタ電極(半導体領域)30とその溝に埋め込まれたキャパシタ電極31とがキャパシタ絶縁膜32を挟んで対向する領域に形成される。キャパシタの構成要素としての半導体領域30及びキャパシタ電極31間の対向面積は、主に半導体領域30の側面とキャパシタ電極31の側面との間に確保される。つまり、半導体領域30及びキャパシタ電極31間の対向面積は、溝の深さに依存する。
【0269】
本実施形態におけるキャパシタ3の静電容量Capはキャパシタ電極31が溝に埋め込まれるによって形成されるため、基板表面におけるキャパシタ電極31の占有面積に対して、半導体領域30及びキャパシタ電極31間の対向面積を大きくできる。
【0270】
このように、第2の実施形態の抵抗変化メモリにおいて、溝が半導体基板100内に形成されることによって、半導体基板100内の半導体領域30に段差が形成される。その段差を利用して、キャパシタ3の構成要素としての半導体領域30の側面とその側面と対向するキャパシタ電極31との間に、キャパシタ3の静電容量が形成される。
【0271】
それゆえ、本実施形態の抵抗変化メモリに用いられるキャパシタ3は、小さな占有面積で、大きい静電容量を形成できる。
【0272】
また、本実施形態の抵抗変化メモリが含んでいるキャパシタ3は、選択トランジスタとしてのRCAT2と実質的に同じ製造工程で、同時に形成できる。
【0273】
したがって、第2の実施形態の抵抗変化メモリによれば、第1の実施形態と同様に、大きい静電容量のキャパシタを含む抵抗変化メモリを、提供できる。
【0274】
(2) 構成例1
図40乃至図46を参照して、第2の実施形態の抵抗変化メモリの構成例1について、説明する。
【0275】
(a)構造
図40乃至図43を用いて、本実施形態の構成例1の抵抗変化メモリ(例えば、MRAM)の構造について、説明する。
【0276】
本実施形態において、例えば、図11を用いて説明したように、抵抗変化メモリの動作の安定化のため、メモリセルは半導体基板内に定義されたメモリセルアレイ61内に設けられ、キャパシタはメモリセルアレイ61に隣接するように半導体基板内に定義された周辺領域7(キャパシタ領域71)内に設けられる。
【0277】
図40は、メモリセルアレイ61内部のレイアウトの一例を示している。図41は、キャパシタ領域71内部のレイアウトの一例を示している。図42及び図43は、本構成例の抵抗変化メモリにおけるメモリセル及びキャパシタの断面構造を示している。尚、図41において、説明の明確化のため、キャパシタ3の構成要素としての半導体領域30の延在方向をy方向と定義し、それに交差する方向をx方向と定義しているが、キャパシタ3の構成要素の延在方向は、これに限定されない。
【0278】
本実施形態において、周辺トランジスタは、第1の実施形態に示された周辺トランジスタと同様に、プレーナー構造のFETである。それゆえ、本実施形態において、周辺トランジスタ2の図示及び説明は省略する。但し、周辺トランジスタは選択トランジスタと同様に、RCATでもよいのはもちろんである。
【0279】
本構成例の抵抗変化メモリにおいて、第1の実施形態の抵抗変化メモリと実質的に同様のレイアウトで、メモリセルアレイ61内に、複数のメモリセルが配置される。1つのメモリセルは、選択トランジスタとしての1つのRCAT2と、1つの抵抗変化型記憶素子(例えば、MTJ素子)1とを含む。
【0280】
本実施形態の抵抗変化メモリのメモリセルにおいて、第1の実施形態で述べられた選択トランジスタ(Fin FET)と同様に、x方向に隣接する選択トランジスタとしてのRCATは、ワード線WLを共有している。
【0281】
1つのアクティブ領域(半導体領域)20は、素子分離絶縁膜101によって定義される。1つのアクティブ領域20は、四角形状の平面形状を有する。
【0282】
1つのアクティブ領域20内に、2つのRCAT2が設けられる。1つのアクティブ領域20内の2つのRCAT2は、1つのソース/ドレイン拡散層23Bを共有している。共有された拡散層23Bを介して、2つのRCAT2は、同じビット線bBLに接続される。
【0283】
また、選択トランジスタとしての1つのRCAT2に対して、1つの抵抗変化型記憶素子(例えば、MTJ素子)1が、それぞれ設けられている。抵抗変化型記憶素子1は、ソース/ドレイン拡散層23A上方に配置されている。
【0284】
抵抗変化型記憶素子1の一端は、選択トランジスタの電流経路(ソース/ドレイン拡散層)23Aに接続され、抵抗変化型記憶素子の他端は、ビット線BLに設けられている。
【0285】
図41に示されるように、キャパシタ領域71内において、1つの半導体領域30が、半導体基板100内に埋め込まれた素子分離絶縁膜101によって定義される。1つの半導体領域30内に、複数(ここでは、3個)のキャパシタ3が設けられている。
【0286】
半導体領域30は、キャパシタ3の構成要素として用いられる。キャパシタ3の構成要素としての半導体領域30は、例えば、y方向に延在する。
【0287】
キャパシタ電極31は、半導体領域30内に設けられている。半導体領域30の延在方向において、キャパシタ電極31は、キャパシタ絶縁膜32に挟まれている。複数のキャパシタ電極31が、1つの半導体領域30内に設けられている。複数のキャパシタ電極31は、半導体領域30の延在方向に沿って配置されている。
【0288】
キャパシタの構成要素としての半導体領域30上に、キャパシタ3の入出力端子としてのコンタクトプラグ86が設けられる。キャパシタ電極31上に、キャパシタ3の入出力端子としてのコンタクトプラグ88が設けられている。
【0289】
図42は、図40及び図41のXLII−XLII線に沿う断面構造を示し、図43は、図40及び図41のXLIII−XLIII線に沿う断面構造を示している。尚、図42及び図43において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。図43において、図の奥行き又は手前方向の部材は、破線で示している。
【0290】
メモリセルアレイ61内において、1つのアクティブ領域20内に、2つの溝190が設けられている。溝190のそれぞれに、ゲート電極21が、ゲート絶縁膜22を介して、埋め込まれている。本実施形態において、RCATのゲート電極が埋め込まれる溝190のことを、RCAT溝とよぶ。
【0291】
RCAT溝の底部は、例えば、湾曲している。それゆえ、ゲート電極21の底部は、溝の底部の湾曲に依存した曲率を有している。
【0292】
キャパシタ領域71内において、1つのキャパシタの構成要素としての半導体領域30内に、例えば、3つの溝190が設けられる。溝190のそれぞれに、キャパシタ電極31が、キャパシタ絶縁膜32を介して、埋め込まれる。各溝190に埋め込まれたキャパシタ電極31は、互いに分離されている。
【0293】
溝に埋め込まれる複数のキャパシタ電極31が、キャパシタ3の構成要素としての1つの半導体領域30を共有する。これによって、キャパシタのレイアウトや半導体領域(キャパシタ電極)30の製造工程が簡略化される。又、複数のキャパシタ電極が1つの半導体領域を共有することによって、各溝190をそれぞれ取り囲むように、素子分離絶縁膜を形成する必要がない。そのため、素子分離絶縁膜を形成する領域を確保するために、キャパシタ領域71の面積が増大するのを、抑制できる。
【0294】
本実施形態において、キャパシタ3のキャパシタ電極31が埋め込まれた溝190のことを、キャパシタ溝とよぶ。
【0295】
キャパシタの構成要素としての半導体領域30のx方向における寸法WCapは、RCATのアクティブ領域20のx方向における寸法WRと同じ大きさでもよいし、異なる大きさでもよい。但し、半導体領域30及びキャパシタ電極31間の対向面積を大きくするために、半導体領域30の寸法WCapは、アクティブ領域20のy方向の寸法WRより大きいことが好ましい。半導体領域30の寸法WCapは、実質的に、キャパシタ溝のx方向の寸法に相当する。
【0296】
半導体領域30の寸法WCapを大きくして、半導体領域30及びキャパシタ電極31間間の対向面積を大きくした場合、キャパシタ溝は、x方向(又はy方向)に延在するライン状の形状を有し、その結果として、キャパシタ溝内に埋め込まれるキャパシタ電極31もライン状の構造を有する。
【0297】
溝に埋め込まれたキャパシタ電極31のy方向における最大寸法(第3の寸法)DCは、ゲート電極21のy方向における最大寸法(第1の寸法)DAと同じで大きさでもよいし、異なる大きさでもよい。寸法DCが大きくなると、キャパシタ電極31の底部と半導体領域30との対向面積が大きくなる。その結果として、キャパシタの静電容量は大きくなる。各電極21,31の寸法DA,DCは、各溝190の開口部の寸法と実質的に等しい。各電極21,31の寸法DA,DCは、半導体領域20,30内に形成される溝の大きさによって、調整される。
【0298】
尚、本構成例において、第1の実施形態の図25及び図26を用いて説明したのと同様に、RCAT2及びキャパシタ3に要求される特性に応じて、キャパシタ絶縁膜32の材料及び膜厚は、ゲート絶縁膜22の材料及び膜厚と異なってもよい。
【0299】
キャパシタの構成要素としての半導体領域30の不純物濃度は、例えば、1019/cm3から1021/cm3程度の値に設定される。アクティブ領域としての不純物濃度は、例えば、1017/cm3程度に設定される。キャパシタの構成要素としての半導体領域30は、p型の伝導性であってもよいし、n型の伝導性であってもよい。
【0300】
以上のように、本実施形態の構成例1の抵抗変化メモリは、選択トランジスタとしてRCAT2と、キャパシタ3とを含む。
【0301】
選択トランジスタとしてのRCAT2において、ゲート電極21は、アクティブ領域20内のRCAT溝190内に、ゲート絶縁膜22を介して、埋め込まれる。ゲート電極21は、溝に沿う半導体領域20の側面及び上面に対向する。RCATのチャネル領域は、RCAT溝の底部の半導体領域を経由して、溝に沿う半導体領域30の側面に形成される。
【0302】
本構成例のキャパシタ3において、半導体領域30は、キャパシタ溝190を有する半導体領域30であり、キャパシタ電極31は、そのキャパシタ溝190の内部に埋め込まれる。キャパシタの構成要素としての半導体領域30の側面と溝に埋め込まれたキャパシタ電極31との間で、キャパシタの静電容量が形成される。
【0303】
これによって、チップ内における占有面積の増大を抑制して、半導体領域とキャパシタ電極との間の対向面積を大きくできる。それゆえ、キャパシタ3を形成するための面積を大きくせずに、キャパシタの静電容量を大きくできる。
【0304】
また、本構成例の抵抗変化メモリが含んでいるキャパシタ3は、後述の製造方法によって、選択トランジスタのとしてのRCAT2と、実質的に同時に共通の製造工程によって、形成される。それゆえ、本構成例の対抗変化メモリは、キャパシタ3を形成するための工程を、別途に追加する必要はない。
【0305】
以上のように、本実施形態の構成例1の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを、提供できる。
【0306】
(b) 製造方法
図40乃至図46を用いて、本実施形態の構成例1の抵抗変化メモリの製造方法について、説明する。図40乃至図46において、x方向における各製造工程の断面工程図が示されている。
【0307】
図44は、第2の実施形態の抵抗変化メモリの製造方法の一工程を示す断面図である。
【0308】
図44に示されるように、半導体基板100内に、素子分離絶縁膜101が埋め込まれ、メモリセルアレイ61、メモリセルアレイ内のアクティブ領域40、及び、キャパシタ領域71が定義される。例えば、メモリセルアレイ61内には、ウェル領域(図示せず)が形成される。キャパシタ領域71内には、例えば、不純物が添加され、不純物領域30が形成される。ウェル領域及び不純物領域30の形成は、素子分離絶縁膜101が形成される前に実行されてもよい。
【0309】
半導体基板100上に、絶縁膜又はレジストが堆積された後、所定のパターンを有するマスク層125が形成される。マスク層125は、RCAT溝及びキャパシタ溝の形成位置に、開口部を有する。周辺トランジスタが、プレーナ型のFETである場合、周辺トランジスタ領域は、開口部を有さないマスク層によって覆われている。
【0310】
形成されたマスク層125に基づいて、RIE法が実行される。これによって、メモリセルアレイ61及びキャパシタ領域71において、半導体基板100内の所定の位置に、溝190が形成される。
【0311】
図45は、本実施形態の抵抗変化メモリの製造方法の一工程を示す断面図である。
【0312】
図45に示されるように、マスク層が半導体基板100上から剥離された後、半導体基板100上に、ゲート絶縁膜22及びキャパシタ絶縁膜32が、例えば、熱酸化法によって、形成される。ゲート絶縁膜22及びキャパシタ絶縁膜32は、メモリセルアレイ61及びキャパシタ領域71内の溝190の側面に沿って、形成される。
【0313】
ゲート絶縁膜22及びキャパシタ絶縁膜32が形成された後、ポリシリコン層130が、例えば、CVD法を用いて、溝190内及び半導体基板100上に形成される。溝190内は、ポリシリコン層130によって、充填される。
【0314】
ポリシリコン層130上面に対する平坦化処理の後、ポリシリコン層130上には、例えば、金属層132が、スパッタ法を用いて堆積される。金属層132は、シリコンと金属との化学反応(シリサイド処理)によってシリサイド層を形成するための層である。金属層132は、例えば、タングステン、チタン、ニッケルパラジウム合金などが用いられる。金属層131の形成工程は、省略されてもよい。尚、第1の実施形態において、FinFETのゲート電極及びキャパシタのキャパシタ電極31も、シリサイド処理によって、形成されてもよい。
【0315】
図46は、本実施形態の抵抗変化メモリの製造方法の一工程を示す断面図である。
【0316】
図46に示されるように、ポリシリコン層と金属層とに対する加熱処理によって、シリサイド層が形成された後、シリサイド層上に、例えば、窒化シリコン膜などのマスク層126が堆積される。マスク層126は、フォトリソグラフィ技術及びRIE法を用いて、所定の形状に加工される。マスク層126は、半導体基板100内の溝の上方に残存するように、パターニングされる。
【0317】
パターニングされたマスク層126に基づいて、シリサイド層が加工され、RCATのゲート電極21及びキャパシタのキャパシタ電極31が、それぞれ形成される。ゲート電極21及びキャパシタ電極31の形成と同時に、プレーナー構造の周辺トランジスタのゲート電極が形成される。
【0318】
この後、形成されたゲート電極21をマスクにして、イオン注入が実行されることによって、図40乃至43に示されるように、半導体基板100内に、RCAT2のソース/ドレイン拡散層23A,23Bが形成される。この際、キャパシタ領域72がマスク(例えば、レジストマスク)で覆われていなければ、これと同時に、キャパシタ領域72内の半導体基板100表層に、拡散層(コンタクト領域)33が形成される。
【0319】
ソース/ドレイン拡散層が形成された後、ゲート電極21及びキャパシタ電極31の側面及び上面上に、側壁絶縁膜(図示せず)が形成される。
【0320】
そして、コンタクトプラグ、配線及びビット線が、例えば、ダマシン法などの周知の多層配線技術を用いて、各領域61,71内の所定の箇所に、形成される。
【0321】
これによって、第2の実施形態の抵抗変化メモリが作製される。
【0322】
以上のように、第2の実施形態の抵抗変化メモリにおいて、抵抗変化メモリが含むキャパシタ3は、メモリの選択トランジスタとしてのRCATと、実質的に同時に、同じ製造工程で形成される。
【0323】
それゆえ、本実施形態の抵抗変化メモリの製造方法によれば、溝を有する半導体領域30とその溝に埋め込まれたキャパシタ電極31とを有するキャパシタ3が、メモリセルと同じチップ内に設けられても、そのキャパシタ3を形成するために、製造工程の過剰な追加や製造工程の複雑化は、生じない。
【0324】
また、本実施形態の抵抗変化メモリにおいて、キャパシタ3の静電容量は、キャパシタの構成要素としての半導体領域30とその半導体領域30のキャパシタ溝190に埋め込まれたキャパシタ電極31との間に形成される。
【0325】
本実施形態においても、第1の実施形態の抵抗変化メモリと同様に、半導体基板内の半導体領域に形成される段差を利用して、その段差の側面において、半導体領域30及びキャパシタ電極31間の対向面積を確保している。このため、小さな占有面積で、半導体領域30及びキャパシタ電極31間の対向面積を大きくできる。
【0326】
それゆえ、第2の実施形態の抵抗変化メモリの製造方法によれば、基板表面に対するキャパシタの占有面積を大きくせずに、静電容量の大きいキャパシタを形成できる。
【0327】
したがって、本実施形態の抵抗変化メモリの製造方法によれば、静電容量の大きいキャパシタを含む抵抗変化メモリを、比較的容易に提供できる。
【0328】
(3) 構成例2
図47乃至図50を用いて、第2の実施形態の抵抗変化メモリの構成例2について、説明する。
【0329】
(a) 構造
図47を用いて、本実施形態の構成例2の抵抗変化メモリの構造について説明する。図47は、メモリセル及びキャパシタのy方向に沿う断面構造を示している。図47において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。
【0330】
本構成例の抵抗変化メモリは、y方向に沿う断面構造において、RCAT溝及びキャパシタ溝の底部が円形状の断面形状を有している。本構成例において、円形状は、楕円形状を含む。
【0331】
RCAT2のゲート電極21は、円形状の底部を有するRCAT溝に埋め込まれるため、その形状に応じて、ゲート電極21の底部は円形状の断面構造を有する。それゆえ、本構成例のRCATのゲート電極21は、円形状の下部ゲート電極部26Bとその上部に設けられた上部ゲート電極部26Aとを有する。
【0332】
キャパシタ電極31が埋め込まれるキャパシタ溝は、RCAT溝と実質的に同じ工程で形成される場合、キャパシタ溝の底部の断面形状も、円形状になる。それゆえ、キャパシタ電極31は、円形状の下部キャパシタ電極部36Bとその上部に設けられた上部キャパシタ電極部36Aとを有する。
【0333】
ゲート電極21及びキャパシタ電極31において、それらの円形状の下部電極部26B,36Bのことを、ラウンディング部26B,36Bとよぶ。ラウンディング部26B,36Bの直径(最大寸法,第2の寸法)DB,DDは、ラウンディング部26Bのより上方の溝の開口部の寸法(第1の寸法)DA,DCより大きくなっている。
【0334】
このように、選択トランジスタとしてのRCAT2において、RCAT溝及びゲート電極21の底部26Bが円形状の構造を有することによって、その円の円周に沿う領域に、チャネル領域が形成される。その結果として、ラウンディング部26Bを有するRCAT2の実効的なチャネル長が、ランディング部を有さないゲート構造に比較して、長くなる。それゆえ、メモリセル及び選択トランジスタ2の微細化が進んでも、短チャネル効果を抑制できる。
【0335】
また、キャパシタ電極31が円形状の底部を有することによって、そのキャパシタ電極31と半導体領域31との対向面積が増大する。それゆえ、ラウンディング部36Bを有するキャパシタは、ラウンディング部を有さないキャパシタに比較して、キャパシタ3の静電容量を大きくできる。
【0336】
本構成例の選択トランジスタのとしてのRCAT2において、ソース/ドレイン拡散層23A,23Bと上部ゲート電極部26Aとの間のゲート絶縁膜22Aの膜厚は、ラウンディング部26Bとアクティブ領域20との間のゲート絶縁膜22Bの膜厚より厚い。ゲート絶縁膜22Aの膜厚が厚いことによって、ソース/ドレイン拡散層23Aとゲート電極21との対向部分に生じる寄生容量を、低減できる。それゆえ、選択トランジスタとしてのRCAT2の特性劣化を抑制でき、選択トランジスタ及びそれを含む抵抗変化メモリの動作を安定化できる。
【0337】
一方、本構成例のキャパシタ3において、キャパシタ電極31のラウンディング部36Bと半導体領域30との間のキャパシタ絶縁膜32Bの膜厚は、ラウンディング部36Bを除いたキャパシタ電極31の部分36Aと半導体領域(拡散層)30,33との間のキャパシタ絶縁膜32Aの膜厚と同じ膜厚である。
【0338】
キャパシタ絶縁膜32A,32Bの膜厚は、例えば、ゲート電極21のラウンディング部26Bを覆っているゲート絶縁膜22Bの膜厚と同じである。
【0339】
それゆえ、本構成例のキャパシタ3において、キャパシタ絶縁膜32A,32Bの膜厚が厚くなることによって、静電容量が低下することは無い。
【0340】
以上のように、本実施形態の構成例2の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを、提供できる。
【0341】
(b) 製造方法
図47乃至図50を用いて、本実施形態の構成例1の抵抗変化メモリの製造方法について、説明する。図47乃至図50において、x方向における各製造工程の断面工程図が示されている。以下では、上述の製造方法と共通する工程に関しては、詳細な説明を省略する。
【0342】
図48は、本実施形態の抵抗変化メモリの製造方法の一工程を示す断面図である。
【0343】
図44に示される製造工程の後、例えば、熱酸化法によって、溝190の側面に、絶縁膜が形成される。そして、例えば、RIE法などの異方性エッチングによって、溝の底部に形成された酸化膜が除去される。
【0344】
図48に示されるように、異方性エッチングによる酸化膜の除去であるため、溝190の側面には、絶縁膜22が残存する。溝190の底部において、半導体基板(シリコン基板)表面が露出する。
【0345】
この後、シリコンが選択的にエッチングされる条件下で、CDE法などの等方性エッチングが実行される。酸化シリコン及び窒化シリコンは同じエッチング条件下にさらされても、ほとんどエッチングされない。
それゆえ、図48に示されるように、溝190の底部の半導体基板がエッチングされ、溝の底部に円形の部分(ラウンディング部)191が、半導体基板100内に形成される。
【0346】
この直後に、酸化膜22が溝の側面を覆っている状態で、半導体基板に対する熱酸化処理を再び実行して、溝190及びラウンディング部191の側面に、シリコン酸化膜を形成してもよい。但し、上述のように、複数回の酸化処理の履歴によって、酸化膜の膜厚が厚くなり、RCATにおけるゲート電極とソース/ドレイン拡散層との間の寄生容量が低減でき、素子特性は向上する。これと同様に、キャパシタ絶縁膜22が厚くなると、キャパシタの静電容量は低減する。これは、キャパシタが所定の大きい静電容量が得られないことを意味する。
【0347】
それゆえ、以下の図49及び図50に示される製造工程を実行することが、本実施形態の抵抗変化メモリに用いられるRCAT及びキャパシタの特性向上を両立するのに、好ましい。
【0348】
図49は、本実施形態の抵抗変化メモリの製造方法の一工程を示す断面図である。
【0349】
溝190の底部に、ラウンディング部191が形成された後、半導体基板100上に、フォトリソグラフィ技術を用いて、所定のマスクパターンを有するマスク層127が形成される。マスク層127は、メモリセルアレイ61の上面全体を覆っている。この一方で、マスク層127は、キャパシタ領域71内の溝190及びラウンディング部191を露出させる開口部を有する。
【0350】
マスク層127が形成された後、例えば、ウェットエッチングによって、キャパシタ領域71内の溝190側面上の酸化膜が、除去される。
メモリセルアレイ61は、マスク層127によって覆われているので、半導体基板100に対してウェットエッチングが実行されても、溝190側面の酸化膜22は除去されない。
【0351】
図50は、本実施形態の抵抗変化メモリの製造方法の一工程を示す断面図である。
【0352】
マスク層が除去された後、熱酸化処理が半導体基板100に対して実行される。これによって、メモリセルアレイ61及びキャパシタ領域71内において、溝190及びラウンディング部191内に、絶縁膜22A,22B,32A,32Bがそれぞれ形成される。
【0353】
キャパシタ領域71内において、絶縁膜32A,32Bは、溝190及びラウンディング部191内の半導体領域30の表面が露出した状態で形成される。
これと同様に、メモリセルアレイ61内において、絶縁膜22Bは、ラウンディング部191内の半導体領域(アクティブ領域)20の表面が露出した状態で形成される。
それゆえ、メモリセルアレイ61内の絶縁膜22Bは、キャパシタ領域71内の酸化膜32A,32Bと同じ膜厚を有する。
【0354】
一方、メモリセルアレイ61内の絶縁膜22Bは、溝190の側面が絶縁膜で覆われた状態で実行される。絶縁膜に覆われている溝190の側面に対して、酸化処理が実行されるので、メモリセルアレイ190内の溝190の側面上の酸化膜22Aは、他の溝190及びラウンディング部191内の絶縁膜22B,32B,33Bよりも厚くなる。
【0355】
このように、メモリセルアレイ61内において、寄生容量が発生する部分における絶縁膜22Aの膜厚を厚くでき、キャパシタ領域71内において、キャパシタ絶縁膜32A,32Bを薄い膜厚で形成できる。
【0356】
これによって、キャパシタの静電容量の低下なしに、寄生容量に起因するRCATの特性劣化を抑制できる。
【0357】
この後、形成された溝190,191内に、例えば、ポリシリコンが埋め込まれ、ラウンディング部26B,36Bを有するゲート電極21及びキャパシタ電極31が形成される。
【0358】
以上のように、本実施形態の構成例2の抵抗変化メモリの製造方法によれば、静電容量の大きいキャパシタを含む抵抗変化メモリを、比較的容易に提供できる。
【0359】
(4) 構成例3
図51を用いて、本実施形態の構成例3の抵抗変化メモリの構造について、説明する。図51は、メモリセル及びキャパシタのy方向に沿う断面構造を示している。図51において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。
【0360】
キャパシタ領域71内において、キャパシタ溝190の開口部の寸法(第3の寸法)DDがラウンディング部の直径と同じ寸法(第2の寸法)DBで、基板垂直方向(深さ方向)に延在する。
【0361】
これによって、キャパシタ溝及びその溝に埋め込まれるキャパシタ電極(電極)に、ラウンディング部92に起因する溝及び電極括れが無くなる。それゆえ、本構成例によれば、上部キャパシタ電極部とラウンディング部との接合部における酸化膜の不連続性が解消され、キャパシタ絶縁膜22の耐圧不良や、局所的な電界の集中が、軽減できる。
【0362】
尚、図51に示されるメモリセル及びキャパシタの製造方法は、以下のとおりである。
【0363】
図48に示される製造工程において、溝190底部の絶縁膜を除去した後、ラウンディング部191を形成するためのCDE法を実行せずに、キャパシタ領域71を露出させる開口を有するマスク層を、半導体基板100上に形成する。
【0364】
この後、例えば、ウェットエッチングによって、キャパシタ領域71内の溝190側面上の絶縁膜32が、選択的に除去される。メモリセルアレイ61はマスク層に覆われているので、溝190の側面上に絶縁膜22は、除去されない。
【0365】
キャパシタ領域71内の溝190側面上の絶縁膜32が除去された後に、図48の製造工程で説明したのと同様に、ラウンディング部191を形成するための等方性エッチングが、実行される。これによって、溝190内において表面が露出した半導体領域20,30がエッチングされる。
【0366】
メモリセルアレイ61において、溝190の開口部近傍の半導体領域20側面は絶縁膜22によって覆われる。それゆえ、溝190の上部の半導体領域20は、エッチングされない。それゆえ、メモリセルアレイ61内において、溝190の底部のみがエッチングされ、ラウンディング部191が形成される。
【0367】
これに対して、キャパシタ領域71において、溝190の底部及び側面の絶縁膜は除去されているので、溝190の底部だけでなく、溝190の開口部近傍の半導体領域30の側面も、エッチングされる。キャパシタ溝190の開口部は、寸法DDを有し、キャパシタ溝190は寸法DDを有して、半導体基板100の深さ方向に延在する。それゆえ、基板表面に対して平行方向におけるキャパシタ領域71のキャパシタ溝190の寸法DDは、基板表面に対して平行方向におけるメモリセルアレイ61のRCAT溝190の開口部の寸法DAより大きくなる。寸法DDは、基板表面に対して平行方向におけるラウンディング部191の最大寸法(直径)DBと実質的に同じ大きさになっている。
【0368】
この後、図50に示される製造工程と同様に、溝190及びラウンディング部191内に、絶縁膜が形成され、溝190及びランディング部191内に、ゲート電極及びキャパシタ電極が埋め込まれる。
【0369】
以上のように、本実施形態の構成例3の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを提供できるとともに、選択トランジスタ及びキャパシタの特性を向上できる。
【0370】
(5) 構成例4
図52を用いて、本実施形態の構成例4の抵抗変化メモリの構造について、説明する。図52は、メモリセル及びキャパシタのx方向に沿う断面構造を示している。図52において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。図52において、図の奥行き又は手前方向の部材は、破線で示している。
【0371】
選択トランジスタとしてのRCAT2において、溝の底部及びゲート電極21の底部の構造が、サドル構造20Sを有してもよい。サドル構造とは、チャネル幅方向におけるゲート電極の底部の構造において、ゲート電極21が、チャネル領域(アクティブ領域)の上面に加えて、ゲート絶縁膜を介して、チャネル幅方向(x方向)におけるチャネル領域の両側面を覆う構造のことである。換言すると、サドル構造は、溝の底部において、アクティブ領域がフィン部を有する構造になる。このフィン部は、第1の側面と、第1の側面に対向する第2の側面と、第1の側面と第2の側面を接続する上面を有する。
【0372】
このようなゲート電極−チャネル領域構造を有するRCATは、サドルフィントランジスタともよばれる。
【0373】
このように、ゲート電極21の底部とチャネル領域との間の構造が、サドル構造20Sを有していることによって、トランジスタの実質的なチャネル長が増加し、RCATのリーク特性を向上できる。
【0374】
キャパシタ3において、キャパシタ電極31の底部がサドル構造30Sを有する。これによって、キャパシタの構成要素としての半導体領域30とキャパシタ電極31との対向面積を大きくできる。それゆえ、サドル構造のキャパシタ電極31を有するキャパシタ3は、その静電容量が大きくなる。
【0375】
サドル構造のゲート電極21及びキャパシタ電極31は、例えば、以下のように形成される。半導体基板内に電極を埋め込むための溝190が形成された後に、形成された溝を介して、半導体基板内に埋め込まれた素子分離絶縁膜の側面を、エッチングする。これによって、溝の底部において、半導体領域の側面が露出する。この後、上述の製造工程と同様に、溝の側面に沿って、ゲート絶縁膜22及びキャパシタ絶縁膜32を形成し、溝内にゲート電極及びキャパシタ電極を埋め込む。これによって、サドル構造のゲート電極が形成される。
【0376】
以上のように、本実施形態の構成例4の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを提供できるとともに、選択トランジスタ及びキャパシタの特性を向上できる。
【0377】
(6) 構成例5
図53及び図54を用いて、本実施形態の構成例5の抵抗変化メモリの構造について、説明する。図53及び図54は、メモリセル及びキャパシタのx方向に沿う断面構造を示している。図53及び図54において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。
【0378】
上述の例では、キャパシタ領域71内のキャパシタ溝ごとに、互いに分離されたキャパシタ電極を埋め込んでいる。この場合、キャパシタが選択トランジスタとしてのRCATと実質的に同じ構造を有するため、基板上におけるレイアウト及び製造プロセスの観点から、キャパシタとメモリセルとの整合性が良い。また、キャパシタ1つあたりの半導体領域−キャパシタ電極間の絶縁耐圧も良い。
【0379】
但し、より大きい静電容量がキャパシタに要求される場合には、図53に示されるように、複数のキャパシタ溝に対して、共通のキャパシタ電極31を埋め込んでもよい。この場合、対をなす半導体領域30及びキャパシタ電極31Xは、櫛歯状の断面形状を有している。
【0380】
キャパシタ電極31Xは、キャパシタ領域72内に複数のキャパシタ溝にまたがり、キャパシタ溝の側面上及び半導体領域30上面上において、連続している。これと同様に、キャパシタ絶縁膜32も、複数のキャパシタ溝の内部及び半導体領域上において、連続している。
【0381】
キャパシタ電極31Xは、コンタクトプラグ88及び配線89を介して、電位が供給される。それゆえ、各溝に埋め込まれたキャパシタ電極31Xの各部分は、共通の電位が供給される。
【0382】
図53に示されるキャパシタ3は、溝の側面及び底面に沿った電極間の対向面積に加えて、隣接するキャパシタ溝の間の半導体領域30の上面とキャパシタ電極31Xとの間で、半導体領域とキャパシタ電極との間の対向面積を確保できる。それゆえ、キャパシタ3の静電容量を大きくできる。
【0383】
尚、図54に示されるように、溝の上端において、キャパシタの構成要素としての半導体領域30の上部の角195が、丸くなっていてもよい。この場合、図53に示すように、半導体領域30の上部が尖っている場合に比較して、半導体領域30の上部における電界集中が緩和される。それゆえ、複数のキャパシタ溝に対して連続したキャパシタ電極31Xを有するキャパシタ3の絶縁耐圧の劣化を抑制できる。
【0384】
例えば、以下の製造工程によって、図54に示されるように、半導体領域30上部の角が丸くされる。
【0385】
図48に示す工程において、溝190底部の酸化膜が除去された後、ラウンディング部191を形成するための等方性エッチングを実行せずに、キャパシタ領域72内のマスク層が、除去される。
【0386】
そして、キャパシタ領域72内の溝190の側面の絶縁膜が、除去される。この際、キャパシタ領域72内のマスク層が除去されているので、半導体領域30の上部の絶縁膜(例えば、自然酸化膜又はバーズビーク)が除去される。
【0387】
この後、キャパシタ溝の底部にラウンディング部を形成するための等方性エッチングが実行される。この等方性エッチングによって、メモリセルアレイ61内の溝190の底部に、ラウンディング部191が形成されるのと同時に、キャパシタ領域71内の半導体領域30の上部(キャパシタ溝の開口部)がエッチングされる。これによって、キャパシタ領域71内において、キャパシタの構成要素としての半導体領域30の上部の角が、丸くなる。
【0388】
尚、複数のキャパシタ溝にまたがるキャパシタ電極31Xは、隣接するキャパシタ溝間で、導電層が分断されないように、マスクパターンが形成されることによって、形成される。
【0389】
以上のように、本実施形態の構成例5の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを提供できる。
【0390】
(7) 構成例6
図55乃至図59を用いて、本実施形態の構成例6の抵抗変化メモリの構造について、説明する。図55乃至図59は、メモリセル及びキャパシタのx方向に沿う断面構造を示している。図55乃至図59において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。
【0391】
第1の実施形態の図27乃至図31を用いて説明したのと同様に、本実施形態のキャパシタ3が、抵抗変化型記憶素子1及び電極層18,19の構成要素を含んでいてもよい。
【0392】
すなわち、図55に示されるように、ゲート電極21と同じ材料によって形成されるキャパシタ電極31上に、第2のキャパシタ絶縁膜32が形成される。
【0393】
第2のキャパシタ絶縁膜35上に、例えば、導電層18A、導電体1A及び導電層19Aが順次積層される。導電層19A上には、コンタクトプラグ881が設けられている。コンタクトプラグ881は、配線891に接続される。
【0394】
上述のように、導電層18Aは、下部電極層18と同じ材料を用いて同時に形成され、導電層19Aは、上部電極層19と同じ材料を同時に用いて形成される。導電体1Aは、抵抗変化型記憶素子1と同時に同じ材料を用いて、形成される。尚、導電体1Aは、抵抗変化型記憶素子1の構成要素の全てを含んでいなくともよい。
【0395】
このように、ゲート電極21と同じ材料を用いて形成されるキャパシタ電極31と抵抗変化型記憶素子1(又は電極層)と同じ材料を用いて形成される導電体1Aとの間に、キャパシタ絶縁膜35を挟んで、キャパシタの静電容量が形成される。
【0396】
図56に示されるように、図28を用いて説明した例と同様に、キャパシタ絶縁膜35と導電体1Aとの間に、コンタクトプラグや配線と同じ部材88A1が、設けられてもよい。
【0397】
図57に示されるように、図29を用いて説明した例と同様に、基板表面に対して平行方向における導電体1Aの寸法が、基板表面に対して平行方向における抵抗変化型記憶素子1の寸法よりも大きくてもよい。これによって、キャパシタ絶縁膜35と導電体1Aとの対向面積を大きくでき、キャパシタ絶縁膜35と導電体1Aとの間で発生する静電容量を増大できる。導電体1Aの平坦性及び加工の難度を考慮すると、キャパシタ領域72に対する導電体1Aのデンシティールールは、25%から70%の間に設定されることが好ましい。
【0398】
図30及び図31を用いて説明した例と同様に、導電体1A及び導電層18A,19Aの平面パターンが、メモリセルアレイ61内の抵抗変化型記憶素子1及び電極層18,19と異なっていてもよい。
【0399】
すなわち、図58に示されるように、導電層19Bが、複数の導電体1A上で連続していてもよい。また、図59に示されるように、導電層18Bが、キャパシタ絶縁膜35上で連続し、1つの導電層18Bが複数の導電体1Aに共通に接続されてもよい。これによって、抵抗変化型記憶素子1及び電極層18,19と同じ構成を含むキャパシタの形成工程が、容易になる。
【0400】
以上のように、本実施形態の構成例6の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを提供できる。
【0401】
(8) 構成例7
図60を用いて、本実施形態の構成例7の抵抗変化メモリの構造について、説明する。
【0402】
第1の実施形態において説明したのと同様に、図60に示されるように、所定の面積のキャパシタ領域71A,71Bに対するキャパシタ3A,3Bが形成される実効的な面積、例えば、キャパシタ領域71B,71B内に対するキャパシタ電極31A,31Bのそれぞれのデンシティールールが25%から75%程度に設定されることが好ましい。つまり、キャパシタ電極30A,30B,31A,31Bが、上記のデンシティールールを満たすように、所定のサイズとなるように、加工されることが好ましい。
【0403】
これによって、キャパシタの構成要素の平坦性を向上できる。また、抵抗変化メモリの製造工程において、キャパシタの加工の難度を低減できる。
【0404】
また、図60において、2つのキャパシタ3A,3Bが直列接続されている。これによって、図33を用いて説明したのと同様に、キャパシタ絶縁膜32A,32Bの絶縁破壊の発生を抑制できる。それゆえ、信頼性の高い抵抗変化メモリを形成できる。
【0405】
以上のように、本実施形態の構成例6の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを、提供できる。
【0406】
(D) 変形例
図61及び図62を用いて、第1及び第2の実施形態に係る抵抗変化メモリの変形例について、説明する。
【0407】
第1及び第2の実施形態において、MRAMが抵抗変化メモリの一例として例示されている。但し、抵抗変化メモリが、ゲート電極が半導体領域の側面に対向する選択トランジスタと、半導体領域の側面と導電層との間に絶縁体が設けられたキャパシタとを有していれば、例えば、ReRAM(Resistive RAM)やPCRAM(Phase Change RAM)のような、MRAM以外の抵抗変化メモリに、第1及び第2の実施形態が適用できるのはもちろんである。
【0408】
例えば、ReRAMにおいて、メモリ素子に、可変抵抗素子が用いられる。ReRAMに用いられるメモリ素子は、電圧、電流又は熱などのエネルギーによって、素子の抵抗値が可逆的に変化し、抵抗値が変化した状態を不揮発に保持する。
【0409】
図61は、ReRAMに用いられるメモリ素子(可変抵抗素子)の構造例を示している。
【0410】
ReRAMに用いられる抵抗変化型記憶素子10の構成を示す概略図である。抵抗変化型記憶素子(可変抵抗素子)1は、下部電極13A、上部電極13B、及びこれらに挟まれた記憶層14を備えている。下部及び上部電極13A,13Bは、上述の電極層18,19であってもよいし、電極層18,19と異なる構成であってもよい。
【0411】
記憶層14は、プロブスカイト型金属酸化物、或いは二元系金属酸化物などの遷移金属酸化物から構成される。プロブスカイト型金属酸化物としては、PCMO(Pr0.7Ca0.3MnO3)、Nb添加SrTi(Zr)O3、Cr添加SrTi(Zr)O3などが挙げられる。二元系金属酸化物としては、NiO、TiO2、Cu2Oなどが挙げられる。
【0412】
可変抵抗素子1は、バイポーラ型と呼ばれる動作モードの素子とユニポーラ型と呼ばれる動作モードの素子が存在する。バイポーラ型の素子1は、それに印加する電圧の極性を変えることで抵抗値が変化する。ユニポーラ型の素子1は、それに印加する電圧の絶対値又は電圧のパルス幅を変えることで抵抗値が変化する。このように、抵抗変化型記憶素子10は、印加電圧を制御することで低抵抗状態と高抵抗状態とに設定される。なお、バイポーラ型であるかユニポーラ型であるかは、選択する記憶層14の材料によって異なってくる。
【0413】
例えば、バイポーラ型の抵抗変化型記憶素子1を用いた場合において、抵抗変化型記憶素子10を高抵抗状態(リセット状態)から低抵抗状態(セット状態)へ遷移させる電圧をセット電圧Vset、低抵抗状態(セット状態)から高抵抗状態(リセット状態)へ遷移させる電圧をリセット電圧Vresetとする。
セット電圧Vsetは下部電極13Aに対して上部電極13Bに正の電圧を印加する正バイアス、リセット電圧Vresetは下部電極13Aに対して上部電極13Bに負の電圧を印加する負バイアスに設定される。そして、低抵抗状態及び高抵抗状態を“0”データ及び“1”データにそれぞれ対応させることで、抵抗変化型記憶素子としての可変抵抗素子1が1ビットデータを記憶することができる。
【0414】
データの読み出しは、リセット電圧Vresetよりも1/1000〜1/4程度の十分小さな読み出し電圧を抵抗変化型記憶素子1に印加する。そして、この時に、ReRAMの抵抗変化型記憶素子1に流れる電流を検出することでデータを読み出すことができる。
【0415】
PCRAMは、メモリ素子に相変化素子が用いられる。相変化素子は、外部から与えられたエネルギーによって、結晶相が結晶状態から非晶質状態へ、または、非晶質状態から結晶状態へ可逆的に変化する。その結晶相の変化の結果として、相変化素子の抵抗値(インピーダンス)が変化する。相変化素子の結晶相が変化した状態は、結晶相の変化に必要なエネルギーが与えられるまで、不揮発に保持される。
【0416】
図62は、PCRAMに用いられるメモリ素子(相変化素子)の構造例を示している。
【0417】
抵抗変化型記憶素子1は、下部電極15A、ヒーター層16、記憶層17、上部電極15Bが順に積層されて構成されている。尚、下部及び上部電極15A,15Bは、上述の電極層18,19であってもよいし、電極層18,19とは異なる構成であってもよい。
【0418】
記憶層17は、相変化材料から構成され、書き込み時に発生する熱により結晶状態と非晶質状態とに設定される。記憶層82の材料としては、Ge−Sb−Te、In−Sb−Te、Ag−In−Sb−Te、Ge−Sn−Teなどのカルコゲン化合物を挙げることができる。これらの材料は、高速スイッチング性、繰返し記録安定性、高信頼性を確保する上で望ましい。
【0419】
ヒーター層16は、記憶層17の底面に接している。ヒーター層16が記憶層17に接する面積は、記憶層17の底面の面積より小さいことが望ましい。これは、ヒーター層16と記憶層17との接触部分を小さくすることで加熱部分を小さくし、書き込み電流又は電圧を低減するためである。ヒーター層16は、導電性材料からなり、例えば、TiN、TiAlN、TiBN、TiSiN、TaN、TaAlN、TaBN、TaSiN、WN、WAlN、WBN、WSiN、ZrN、ZrAlN、ZrBN、ZrSiN、MoN、Al、Al−Cu、Al−Cu−Si、WSi、Ti、Ti−W、及びCuから選択される1つからなることが望ましい。また、ヒーター層16は、後述する下部電極15Aと同じ材料であってもよい。
【0420】
下部電極15Aの面積は、ヒーター層16の面積より大きい。上部電極15Bは、例えば、記憶層17の平面形状と同じである。下部電極15A及び上部電極15Bの材料としては、Ta、Mo、Wなどの高融点金属が挙げられる。
【0421】
記憶層17は、それに印加される電流パルスの大きさ及び電流パルスの幅を制御することで加熱温度が変化し、結晶状態又は非晶質状態に変化する。具体的には、書き込み時、下部電極15Aと上部電極15Bとの間に電圧又は電流が印加され、上部電極15Bから記憶層17及びヒーター層16を介して、下部電極15Aに電流が流れる。記憶層17を融点付近まで加熱すると、記憶層17は非晶質相(高抵抗相)に変化し、電圧又は電流の印加が停止されても非晶質状態を維持する。
【0422】
一方、下部電極15Aと上部電極15Bとの間に電圧又は電流が印加され、記憶層17を結晶化に適した温度付近まで加熱すると、記憶層17は結晶相(低抵抗相)に変化し、電圧又は電流の印加が停止されても結晶状態を維持する。記憶層17を結晶状態に変化させる場合、例えば、非晶質状態に変化させる場合と比べて、記憶層17に印加する電流パルスの大きさは小さく、かつ電流パルスの幅は大きく設定される。このように、下部電極15Aと上部電極15Bとの間に電圧又は電流を印加して記憶層17を加熱することで、記憶層17の抵抗値を変化させることができる。
【0423】
記憶層17が結晶相であるか、非晶質相であるかは、下部電極15Aと上部電極15Bとの間に記憶層17が結晶化も非晶質化も生じない程度の低電圧又は低電流が印加され、下部電極15Aと上部電極15Bとの間の電圧又は電流が読み取られることによって、判別することができる。このため、低抵抗状態及び高抵抗状態を“0”データ及び“1”データにそれぞれ対応させることで、PCRAMの抵抗変化型記憶素子10から1ビットデータを読み出すことができる。
【0424】
以上のように、本実施形態の抵抗変化メモリにおいて、磁気抵抗効果素子(MTJ素子)1の代わりに、可変抵抗素子又は相変化素子を、抵抗変化型記憶素子1として用いてもよい。
【0425】
[その他]
本実施形態の抵抗変化メモリのキャパシタは、例えば、チップの安定化回路やチャージポンプ回路に適用される。
【0426】
本実施形態において、抵抗変化メモリのメモリセルが、1つの抵抗変化型記憶素子に対して1つの選択トランジスタが接続される構成(1R+1Tr)が示されている。しかし、本実施形態は、1R+1Tr型のメモリセルに限定されず、メモリセルは、例えば、1つの抵抗変化記憶素子に対して2つの選択トランジスタが接続される構成(1R+1Tr)や2R+2Tr型でもよいのは、もちろんである。
【0427】
さらに、本実施形態の抵抗変化メモリは、上述のメモリセルアレイ内におけるメモリセルのレイアウト、或いは、1組のビット線対を構成するビット線のレイアウトに限定されないのはもちろんである。
【0428】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0429】
1:抵抗変化型記憶素子、2:選択トランジスタ、3:キャパシタ、20:半導体領域、21:ゲート電極、22:ゲート絶縁膜、23A,23B:ソース/ドレイン、24:チャネル領域、28,38:マスク層、30,31,31X:キャパシタ電極、32:キャパシタ絶縁膜、100:半導体基板、6:メモリ領域、9:周辺回路領域、61:メモリセルアレイ、71、キャパシタ領域、72:周辺トランジスタ領域、81,82,83,86,88:コンタクトプラグ。
【技術分野】
【0001】
本発明の実施形態は、抵抗変化メモリに関する。
【背景技術】
【0002】
近年、次世代半導体メモリとして、磁気抵抗効果素子をメモリ素子とするMRAM(Magnetoresistive RAM)、可変抵抗素子をメモリ素子とするReRAM(Resistive RAM)、及び、相変化素子をメモリ素子とするPCRAM(Phase change RAM)などの抵抗変化メモリが注目を集めている。
【0003】
抵抗変化メモリの1つの適用例として、DRAMの代替メモリとしての利用が期待されている。
【0004】
DDR(Double Data Rate)のようなDRAMの動作規格において、DRAMチップの動作安定化のために、静電容量の大きいキャパシタが、DRAMチップ内に形成される。DRAMは、そのメモリセルがキャパシタ(例えば、トレンチキャパシタ)を含むため、動作の安定化のための静電容量の大きいキャパシタを、比較的容易にチップ内に形成できる。
【0005】
しかし、DRAMの動作規格で駆動する抵抗変化メモリにおいて、静電容量の大きいキャパシタは、メモリセルの形成工程とは形成工程を追加して、メモリセルと同じチップ内に形成する必要がある。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】米国特許出願公開第2005/0070033号明細書
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の実施形態は、静電容量の大きいキャパシタを有するメモリを提供する。
【課題を解決するための手段】
【0008】
本実施形態に関わる抵抗変化メモリは、半導体基板内に設けられるアクティブ領域としての第1の半導体領域と、ゲート絶縁膜を介して前記第1の半導体領域の側面に対向するゲート電極とを有する選択トランジスタと、記憶するデータに応じて抵抗値が変化するメモリ素子と、を含むメモリセルと、半導体基板内に設けられる第2の半導体領域と、前記第2の半導体領域の側面に対向するキャパシタ電極と、前記第2の半導体領域と前記キャパシタ電極との間に設けられたキャパシタ絶縁膜とを含むキャパシタと、を備える。
【図面の簡単な説明】
【0009】
【図1】抵抗変化メモリのチップの構成例を示すブロック図。
【図2】本実施形態の抵抗変化メモリが含む素子の構造を模式的に示す図。
【図3】本実施形態の抵抗変化メモリが含む素子の構造を模式的に示す図。
【図4】抵抗変化メモリの記憶素子と選択トランジスタの回路構成の一例を示す図。
【図5】第1の実施形態の抵抗変化メモリのメモリセルの構造を示す鳥瞰図。
【図6】第1の実施形態の抵抗変化メモリのメモリセルの構造を示す断面図。
【図7】第1の実施形態の抵抗変化メモリのメモリセルの構造を示す断面図。
【図8】第1の実施形態の抵抗変化メモリのキャパシタの構造を示す鳥瞰図。
【図9】第1の実施形態の抵抗変化メモリのキャパシタの構造を示す断面図。
【図10】第1の実施形態の抵抗変化メモリのキャパシタの構造を示す断面図。
【図11】抵抗変化メモリのチップのレイアウトの一例を示す平面図。
【図12】メモリセルのレイアウトの一例を示す平面図。
【図13】キャパシタのレイアウトの一例を示す平面図。
【図14】第1の実施形態の抵抗変化メモリの構成例1を説明するための断面図。
【図15】第1の実施形態の抵抗変化メモリの構成例1を説明するための断面図。
【図16】抵抗変化型記憶素子の一例を示す図。
【図17】抵抗変化型記憶素子の一例を示す図。
【図18】第1の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図19】第1の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図20】第1の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図21】第1の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図22】第1の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図23】第1の実施形態の抵抗変化メモリの構成例2を説明するための断面図。
【図24】第1の実施形態の抵抗変化メモリの構成例2を説明するための断面図。
【図25】第1の実施形態の抵抗変化メモリの構成例3を説明するための断面図。
【図26】第1の実施形態の抵抗変化メモリの構成例3を説明するための断面図。
【図27】第1の実施形態の抵抗変化メモリの構成例4を説明するための断面図。
【図28】第1の実施形態の抵抗変化メモリの構成例4を説明するための断面図。
【図29】第1の実施形態の抵抗変化メモリの構成例4を説明するための断面図。
【図30】第1の実施形態の抵抗変化メモリの構成例4を説明するための断面図。
【図31】第1の実施形態の抵抗変化メモリの構成例4を説明するための断面図。
【図32】第1の実施形態の抵抗変化メモリの構成例5を説明するための断面図。
【図33】第1の実施形態の抵抗変化メモリの構成例5を説明するための断面図。
【図34】第2の実施形態の抵抗変化メモリのメモリセルの構造を示す鳥瞰図。
【図35】第2の実施形態の抵抗変化メモリのメモリセルの構造を示す断面図。
【図36】第2の実施形態の抵抗変化メモリのメモリセルの構造を示す断面図。
【図37】第2の実施形態の抵抗変化メモリのキャパシタの構造を示す鳥瞰図。
【図38】第2の実施形態の抵抗変化メモリのキャパシタの構造を示す断面図。
【図39】第2の実施形態の抵抗変化メモリのキャパシタの構造を示す断面図。
【図40】メモリセルのレイアウトの一例を示す平面図。
【図41】キャパシタのレイアウトの一例を示す平面図。
【図42】第2の実施形態の抵抗変化メモリの構成例1を説明するための断面図。
【図43】第2の実施形態の抵抗変化メモリの構成例1を説明するための断面図。
【図44】第2の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図45】第2の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図46】第2の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図47】第2の実施形態の抵抗変化メモリの構成例2を説明するための断面図。
【図48】第2の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図49】第2の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図50】第2の実施形態の抵抗変化メモリの製造方法の一工程を示す断面工程図。
【図51】第2の実施形態の抵抗変化メモリの構成例3を説明するための断面図。
【図52】第2の実施形態の抵抗変化メモリの構成例4を説明するための断面図。
【図53】第2の実施形態の抵抗変化メモリの構成例5を説明するための断面図。
【図54】第2の実施形態の抵抗変化メモリの構成例5を説明するための断面図。
【図55】第2の実施形態の抵抗変化メモリの構成例6を説明するための断面図。
【図56】第2の実施形態の抵抗変化メモリの構成例6を説明するための断面図。
【図57】第2の実施形態の抵抗変化メモリの構成例6を説明するための断面図。
【図58】第2の実施形態の抵抗変化メモリの構成例6を説明するための断面図。
【図59】第2の実施形態の抵抗変化メモリの構成例6を説明するための断面図。
【図60】第2の実施形態の抵抗変化メモリの構成例7を説明するための断面図。
【図61】抵抗変化型記憶素子の一例を示す図。
【図62】抵抗変化型記憶素子の一例を示す図。
【発明を実施するための形態】
【0010】
以下、図面を参照しながら、本発明の例を実施するための形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。
【0011】
[実施形態]
以下、図1乃至図62を用いて、実施形態に係る抵抗変化メモリについて、説明する。
【0012】
<全体構成>
図1を用いて、実施形態に係る抵抗変化メモリについて、説明する。
【0013】
図1は、抵抗変化メモリのチップの構成例を示している。
【0014】
抵抗変化メモリ(例えば、チップ)100は、メモリ領域6を有する。メモリ領域6は、複数のメモリセルMCを含んでいる。
【0015】
メモリ領域6のx方向に隣接して、ロウ制御回路91が配置される。メモリ領域6のx方向に交差するy方向に隣接して、カラム制御回路92が配置される。尚、メモリ領域6のx方向の両端に、ロウ制御回路91が1つずつ配置されてもよい。また、メモリ領域6のy方向の両端に、カラム制御回路92が1つずつ配置されてもよい。
【0016】
ロウ制御回路91は、例えば、ロウアドレス信号に基づいて、メモリ領域6のロウを選択する。カラム制御回路92は、例えば、カラムアドレス信号に基づいてメモリ領域6のカラムを選択する。ロウ及びカラム制御回路91,92は、メモリ領域6のメモリ素子に対するデータの書き込み、消去及び読み出しを制御する。
【0017】
チップに対する制御信号及びデータは、例えば、チップ外部に設けられたコントローラ(図示せず)から、供給される。制御信号CMDは、コマンド・インターフェイス回路93に入力され、データDTは、データ入出力バッファ94に入力される。尚、コントローラはチップ1内に配置されていてもよい。
【0018】
コマンド・インターフェイス回路93は、制御信号CMDに基づいて、外部からのデータがコマンドデータであるか否かを判断する。そのデータがコマンドデータである場合、コマンド・インターフェイス回路93は、そのコマンドデータをデータ入出力バッファ94からステートマシーン95に転送する。
【0019】
ステートマシーン95は、チップ全体の動作を管理する。ステートマシーン95は、コマンドデータに基づいて、抵抗変化メモリ1に対するデータの書き込み、消去、読み出しを管理する。
【0020】
データの書き込み、消去及び読み出しにおいて、アドレス信号ADRが抵抗変化メモリ1に供給される。アドレス信号ADRは、アドレスバッファ96を経由して、ロウ及びカラム制御回路91,92に入力される。
【0021】
電位供給回路97は、ステートマシーン95からの命令に基づき、例えば、データの書き込み、消去及び読み出しに用いられる電圧パルス又は電流パルスを、所定のタイミングでロウ及びカラム制御回路91,92に出力する。その電圧/電流パルスは、ロウ及びカラム制御回路91,92を経由して、メモリセルが接続されたワード線又はビット線に印加される。
【0022】
ロウ及びカラム制御回路91,92、ステートマシーン95及び電位生成回路97などの、メモリ領域6の動作を制御する回路(以下、周辺回路とよぶ)は、電界効果トランジスタ、抵抗素子及びキャパシタによって、形成される。
【0023】
メモリセルMCと周辺回路の構成素子は、同じ半導体基板上に形成される。
【0024】
図2及び図3は、本実施形態の抵抗変化メモリにおける、メモリセル及び周辺回路のキャパシタの構造を説明するための模式図である。
【0025】
メモリセルMCは、少なくとも1つの抵抗変化型記憶素子1と少なくとも1つの選択スイッチ素子2とを、含んでいる。選択スイッチ素子2は、電界効果トランジスタ(FET : Field Effect Transistor)である。以下、選択スイッチ素子2としての電界効果トランジスタのことを、選択トランジスタとよぶ。
【0026】
1つのメモリセル内において、抵抗変化型記憶素子1の一端は、選択トランジスタの電流経路(ソース/ドレイン)の一端に接続される。
【0027】
図2及び図3に示されるように、本実施形態の抵抗変化メモリにおいて、選択トランジスタ2は、半導体基板100内の半導体領域20の側面とゲート電極21とが対向する電界効果トランジスタである。
【0028】
図2は、フィン(Fin)FETが選択トランジスタ2として用いられた例を、示している。図2は、Fin FETのチャネル幅方向に沿う断面を示している。
【0029】
選択トランジスタとしてのFin FET2は、半導体基板100から切り出された短冊状の半導体領域(以下、フィン部とよぶ)20と、フィン部20をまたぐように形成されるゲート電極21を有する。フィン部20の両側面は、ゲート絶縁膜22を介して、ゲート電極21に対向する。ゲート電極21とフィン部20との交差する位置において、チャネル領域CNLがフィン部20内に形成される。
【0030】
ゲート電極21は、フィン部20を覆うとともに、素子分離絶縁膜100を介して、半導体基板100上に設けられている。
【0031】
図3は、選択トランジスタ2として、リセスチャネルアレイトランジスタ(Recess Channel Array Transistor、以下では、RCATとよぶ)が用いられた例を示している。図3は、RCAT2のチャネル長方向に沿う断面を示している。
【0032】
選択トランジスタとしてのRCAT2は、半導体基板100内に形成された溝(recess)内に、ゲート電極21が埋め込まれる。ゲート電極21は、ゲート絶縁膜22を介して、溝の側面及び底部の半導体領域30に、対向する。RCAT2のチャネル領域CNLは、溝の形状に沿って、半導体領域20の2つの側面及びその側面を溝の底部で接続する領域に形成される。
【0033】
周辺回路は、電界効果トランジスタ4、抵抗素子(図示せず)及びキャパシタ3を含んでいる。図2及び図3に示されるように、周辺回路内のキャパシタ3は、半導体領域30、半導体領域30に対向する電極(以下、キャパシタ電極とよぶ)31、及び、半導体領域30とキャパシタ電極31との間に挟まれた絶縁膜(以下、キャパシタ絶縁膜)32、を含んでいる。
【0034】
本実施形態の抵抗変化メモリに用いられるキャパシタ3は、選択トランジスタ2に近似した構造を有する。キャパシタ3は、例えば、MOS(Metal-Oxide-Semiconductor)キャパシタである。
【0035】
本実施形態のキャパシタ3は、半導体基板100内の半導体領域30を含む。
【0036】
図2に示される例のキャパシタにおいて、半導体領域30は、選択トランジスタ2としてのFin FETのフィン部20と同様に、半導体基板100から突起した短冊状の半導体領域30から形成される。
【0037】
キャパシタ電極31は、選択トランジスタとしてのFin FET2のゲート電極21及びフィン部20の構造と同様に、キャパシタ絶縁膜32を経由して、短冊状の半導体領域(フィン部)30にまたがる。そして、キャパシタ電極31は、キャパシタ絶縁膜32を介して、半導体領域(キャパシタ電極)30の両側面に対向する。
【0038】
図2に示されるキャパシタ3の静電容量Capは、半導体領域30の側面とその半導体領域30を覆うキャパシタ電極31との間に、形成される。
【0039】
図3に示される例のキャパシタ3において、メモリセルMCのRCATが形成される半導体領域と同様に、半導体領域30は、溝を有する半導体領域を用いて形成される。キャパシタ電極31は、RCATのゲート電極21と同様に、半導体領域30内の溝内に埋め込まれる。キャパシタ電極31は、キャパシタ絶縁膜32を介して、溝の側面及び底面に沿う半導体領域30に対向する。
【0040】
図3のキャパシタ3の静電容量Capは、半導体領域30と溝に埋め込まれたキャパシタ電極31との間に、形成される。
【0041】
尚、図2において、半導体基板表面を覆う素子分離絶縁膜101を剥離することで、キャパシタ絶縁膜を挟んで、半導体基板100上面とキャパシタ電極31との間に、静電容量を形成できる。尚、半導体領域30内に十分に不純物を添加することによって、半導体領域30を縮退させ、半導体領域30をキャパシタ電極として用いてもよい。
【0042】
以上のように、本実施形態の抵抗変化メモリにおいて、メモリセルMC内の選択トランジスタ2は、基板表面に対して平行方向において、半導体領域20の側面とゲート電極21とがゲート絶縁膜22を挟んで対向している。そして、本実施形態の抵抗変化メモリにおいて、周辺回路のキャパシタ3は、基板表面に対して平行方向において、半導体領域30の側面とキャパシタ電極31とがキャパシタ絶縁膜32を挟んで対向する。
【0043】
選択トランジスタ2において、半導体領域20とゲート電極21とが対向する部分に、チャネル領域CNLが形成される。
【0044】
キャパシタ3において、半導体領域30とキャパシタ電極31との間に、静電容量Capが形成される。
【0045】
本実施形態の抵抗変化メモリにおいて、キャパシタ3は、突起又は溝に起因した半導体基板(半導体領域)の段差を利用することによって、占有面積を大きくせずに、半導体領域30及びキャパシタ電極31間の対向面積を大きくできる。
【0046】
したがって、本実施形態によれば、静電容量の大きいキャパシタを含む抵抗変化メモリを、提供できる。
【0047】
<第1の実施形態>
図4乃至図33を用いて、第1の実施形態に係る抵抗変化メモリについて説明する。
【0048】
第1の実施形態において、メモリセル内の選択トランジスタが、Fin FETである場合について、説明する。
【0049】
(基本例)
図4乃至図10を用いて、第1の実施形態の抵抗変化メモリに含まれるメモリセルMC及びキャパシタ3の基本構造について、説明する。
【0050】
図4は、抵抗変化メモリのメモリ領域6の回路構成の一例を示す等価回路図である。
【0051】
メモリ領域6は、1以上のメモリセルアレイ61を含む。
メモリ領域6のメモリセルアレイ61内において、複数のメモリセルMCは、x方向及びy方向に沿って、アレイ状に配列されている。
【0052】
メモリ領域6内には、y方向に延在する複数のビット線BL,bBLと、x方向に延在する複数のワード線WLと、が設けられている。1つのメモリセルMCに対して、1本のワード線WLと2本のビット線BL,bBLとが接続される。この2本のビット線BL,bBLは、1組のビット線対をなしている。
【0053】
y方向に沿って配列されている複数のメモリセルMCは、1組のビット線対BL,bBLに共通に接続されている。また、x方向に沿って配列されている複数のメモリセルMCは、1本のワード線WLに共通に接続されている。
【0054】
本実施形態において、メモリセルMCのそれぞれは、1つの抵抗変化型記憶素子1と1つの選択トランジスタ2とによって形成される。
【0055】
抵抗変化型記憶素子1の一端は、ビット線対をなす一方のビット線BLに接続されている。抵抗変化型記憶素子1の他端は、選択トランジスタ2の電流経路(ソース/ドレイン)の一端に接続されている。選択トランジスタ2の電流経路(ソース/ドレイン)の他端は、ビット線対をなす他方のビット線bBLに接続されている。選択トランジスタ2の制御端子(ゲート)は、ワード線WLに接続されている。
【0056】
ここで、抵抗変化型記憶素子1は、電流、電圧又は熱などのエネルギーが与えられることによって、その素子の抵抗状態(抵抗値)が可逆的に変化する素子である。変化した抵抗状態は、抵抗状態を変化させるエネルギーが再び印加されるまで、不揮発に維持される。記憶するデータと2以上の値に変化する抵抗値とを対応させることによって、抵抗変化型記憶素子1は、データを記憶する。抵抗変化型記憶素子1として、例えば、MRAM(Magnetoresistive RAM)に用いられる磁気抵抗効果素子、ReRAM(Resistive RAM)に用いられる可変抵抗素子、或いは、PCRAM(Phase Change RAM)に用いられる相変化素子が、挙げられる。
【0057】
図5は、本実施形態の抵抗変化メモリが含んでいるメモリセルの構造を示す鳥瞰図である。図6及び図7は、メモリセルの断面構造を示している。図8は、本実施形態の抵抗変化メモリが含んでいるキャパシタの構造を示す鳥瞰図である。図9及び図10は、キャパシタの断面構造を示している。図5乃至図10において、明確化のため、各素子を覆う層間絶縁膜の図示は、省略する。
【0058】
図5乃至図7に示されるように、メモリセルの選択トランジスタ2は、Fin FETである。図6は、Fin FETのチャネル長方向に沿う断面構造を示している。図7は、Fin FETのチャネル幅方向に沿う断面構造を示している。例えば、Fin FETのチャネル長方向はy方向に対応し、FinFETのチャネル幅方向はx方向に対応する。
【0059】
選択トランジスタとしてのFin FET2のフィン部20は、半導体基板100から切り出された短冊状の半導体領域である。フィン部20は、半導体基板100と連続している。フィン部20は、半導体基板100上面から基板垂直方向(z方向)に向かって突起した構造を有する。フィン部20の下部の側面は、半導体基板100上の素子分離絶縁膜101によって覆われている。
【0060】
フィン部20は、y方向(ビット線の延在方向)に延在している。Fin FETのゲート電極21は、y方向に交差するx方向に延在している。Fin FET2において、フィン部20の延在方向がチャネル長方向に対応し、ゲート電極21の延在方向がチャネル幅方向に対応する。
【0061】
ゲート電極21は、フィン部20に立体交差する。ゲート電極21は、絶縁膜22,28を介して、フィン部20の上面上及び側面上に設けられている。
【0062】
フィン部20とゲート電極21との交差する部分のフィン部20内に、Fin FET2のチャネル領域24が設けられる。
【0063】
ゲート電極21は、ゲート絶縁膜22を介して、チャネル幅方向におけるフィン部20の両側面を覆っている。つまり、Fin FETは、ダブルゲート構造の有している。
【0064】
ゲート電極21は、絶縁膜28を介して、フィン部20の上部を覆っている。絶縁膜(以下では、マスク層とよぶ)28は、例えば、フィン部20を形成するためのマスクとして用いられる。マスク層28の厚さは、ゲート絶縁膜22の厚さに比較して、十分厚い。この場合、Fin FET2において、フィン部20上部とそれに対向するゲート電極21との間の電界強度の分布は緩和され、Fin FET2の動作が安定する。尚、絶縁膜28の厚さは、基板表面に対して垂直方向(z方向)の寸法であり、ゲート絶縁膜22の厚さは、基板表面に対して平行方向(x方向)の寸法である。
【0065】
Fin FET2のソース/ドレイン領域23A,23Bは、フィン部20内のチャネル領域24をy方向に挟むように、フィン部20内に設けられる。フィン部20内において、チャネル領域24は、2つのソース/ドレイン領域23A,23Bの間に設けられている。
【0066】
また、フィン部20の延在方向において、フィン部20の一端及び他端には、コンタクト領域29A,29Bがそれぞれ設けられている。コンタクト領域29A,29Bはフィン部20の一部分であり、コンタクト領域29A,29Bは、ソース/ドレイン領域23A,23Bに連続している。
【0067】
このように、フィン部20は、Fin FET2のアクティブ領域(素子形成領域)として用いられる。
【0068】
フィン部20の延在方向に交差する方向(ここでは、x方向)におけるフィン部20の寸法(以下、フィン幅とよぶ)は、“Wfin”に設定されている。例えば、フィン部20の延在方向に交差する方向におけるコンタクト領域29Aの寸法W1は、フィン幅Wfinより大きい。これによって、コンタクト領域29A,29Bとコンタクトプラグ81,82とにおいて、それらの接触面積の確保、アライメントのずれに対するマージン、及び、接触抵抗の低減が図られている。但し、コンタクト領域29A,29Bの寸法W1は、フィン幅Wfinと同じ大きさであってもよい。
【0069】
フィン幅Wfinの大きさを調整することによって、完全空乏型(Fully depleted type)または部分空乏型(Partially depleted type)のいずれかの動作モードのFin FETを提供できる。
【0070】
各コンタクト領域29A,29Bの上面に、コンタクトプラグ(第1及び第2のコンタクト部)82,81が、それぞれ設けられている。
【0071】
抵抗変化型記憶素子1は、コンタクトプラグ82上に、設けられる。抵抗変化型記憶素子1は、z方向において、下部電極層18と上部電極層19との間に挟まれている。
【0072】
コンタクトプラグ82によって、抵抗変化型記憶素子1の一端は、選択トランジスタとしてのFin FETの電流経路の一端23A,29Bに接続される。
【0073】
抵抗変化型記憶素子1上には、ビアプラグ83が設けられる。ビアプラグ83は、ビット線BLに接続される。コンタクトプラグ81は、ビット線bBLに接続される。
【0074】
ビット線BL,bBLは、y方向に延在している。2つのビット線BL,bBLは、1組のビット線対を形成している。
【0075】
図5乃至図7に示されるように、1つの抵抗変化型記憶素子1と1つの選択トランジスタ(Fin FET)2を含むメモリセルMCが、1組のビット線対BL,bBL間に、接続される。ワード線WLは、ゲート電極21に接続される。例えば、ゲート電極21が、x方向に延在することによって、ワード線WLとして機能する。ゲート電極21の一端には、例えば、コンタクトプラグ(図示せず)が接続される。
【0076】
Fin FETは、トランジスタを微細化しても、ソース/ドレイン間のパンチスルー耐性が大きく、短チャネル効果を抑制できる。それゆえ、Fin FETを選択トランジスタ2に用いることによって、選択トランジスタ(メモリセル)の微細化に貢献できる。また、Fin FETは、チャネル領域中の不純物濃度を低減できる。そのため、Fin FETを選択トランジスタ2に用いることによって、素子毎の不純物濃度のばらつきに起因する選択トランジスタの電気的特性のばらつきが、素子の微細化に伴って発生するのを、抑制できる。
【0077】
このように、一般的なプレーナー型のFETが選択トランジスタに用いられた場合に比較して、Fin FETを選択トランジスタに用いた抵抗変化メモリは、セル面積を微細化できるとともに、その動作特性を向上できる。
【0078】
図8乃至図10は、本実施形形態の抵抗変化メモリが含んでいるキャパシタ3の構造を示している。このキャパシタ3は、図5乃至図7に示されるメモリセルMCと同じ半導体基板(チップ)100内に設けられる。本実施形態におけるキャパシタ3は、選択トランジスタとしてのFin FET2と近似した構造を有する。キャパシタ3は、例えば、MOS(Metal-Oxide-Semiconductor)キャパシタである。
【0079】
例えば、キャパシタ3の半導体領域30は、半導体基板100から切り出された短冊状の半導体領域(フィン部)30から形成される。キャパシタ3のキャパシタ電極31は、Fin FET2の構造と実質的に同様に、キャパシタ電極としてフィン部30に立体交差する。キャパシタ3のキャパシタ電極31は、絶縁膜32,38を介して、半導体領域30の上面上及び側面上に設けられている。キャパシタ電極31は、基板100表面に対して平行方向に延在する部分(以下、平行部とよぶ)31aと基板100表面に対して垂直方向に延在する部分(以下、垂直部とよぶ)31bとを有する。
【0080】
キャパシタ絶縁膜32は、キャパシタ電極(半導体領域)30の側面上に設けられ、絶縁膜38は、キャパシタの半導体領域30の上面上に設けられている。絶縁膜38は、例えば、キャパシタの半導体領域30を形成するためのマスク層であり、絶縁膜38は、Fin FET2のフィン部20を形成するためのマスク層と同じ材料から形成される。
【0081】
半導体領域30のキャパシタ電極31に対向している部分(キャパシタ部とよぶ)は、半導体領域30の延在方向において、半導体領域30内の2つの拡散領域33A,33Bに挟まれている。拡散領域33Aは、例えば、ドナー又はアクセプタとしての不純物を含む。拡散領域33A,33Bは、例えば、ソース/ドレイン領域23A,23Bと同時に形成される。例えば、拡散領域33A,33bは、n型の不純物領域である。
【0082】
キャパシタ3の静電容量Capは、半導体領域30とキャパシタ電極31とがキャパシタ絶縁膜38を挟んで対向する部分(キャパシタ部)に生じる。例えば、キャパシタにおいて、その静電容量の大きさは、絶縁膜38の厚さや誘電率に依存する。
【0083】
但し、静電容量の大きさは対向する2つの電極間の間隔に反比例するため、半導体領域30とキャパシタ電極31と間の絶縁膜の膜厚が厚くなると、キャパシタの静電容量は小さくなる。例えば、半導体領域30の上面上の絶縁膜38が、Fin FET2のフィン部を形成するためのマスク層28と同様に、フィン部20を形成するためのマスク層である場合、マスク層としての絶縁膜38の膜厚は、十分に厚い。この場合、半導体領域30とキャパシタ電極31とが絶縁膜(マスク層)38を挟んで対向する部分の静電容量は、非常に小さくなる。
【0084】
例えば、メモリセルの形成領域とは異なって、キャパシタの形成領域(以下、キャパシタ領域とよぶ)内において、素子分離絶縁膜が半導体領域30の近傍の半導体基板30上面から除去される。これによって、素子分離絶縁膜に覆われていた半導体領域30の下部の側面及び半導体基板100上面も、キャパシタ電極として用いることができる。
ここでは、半導体領域30の側面上及び半導体基板100の上面上の絶縁膜32が、キャパシタ絶縁膜32として機能する。
【0085】
図8乃至図10に示されるように、短冊状の半導体領域30の側面に加えて、半導体基板100の上面をキャパシタ電極に用いることによって、静電容量を形成するための半導体領域とキャパシタ電極との間の対向面積を大きくできる。それゆえ、キャパシタ領域内に素子分離絶縁膜が設けられていないことによって、キャパシタ3の静電容量を、より大きくできる。
【0086】
キャパシタ3が含んでいる半導体領域30は、例えば、Fin FETのフィン部20と同時に形成される。キャパシタ電極(導電体)31は、FinFETのゲート電極21と同時に形成される。この場合、キャパシタ電極31の材料は、例えば、トランジスタ2のゲート電極21と同じ材料を用いて、形成される。
【0087】
キャパシタ絶縁膜32は、例えば、Fin FETのゲート絶縁膜22と同時に形成される。この場合、キャパシタ絶縁膜32は、ゲート絶縁膜22と同じ材料を用いて形成され、キャパシタ絶縁膜32の膜厚は、ゲート絶縁膜22の膜厚と同じ厚さを有している。
【0088】
キャパシタ3において、半導体領域30の不純物濃度は、フィン部20のチャネル領域24の不純物濃度より高いことが好ましい。キャパシタの半導体領域30において、キャパシタ電極31と対向している部分(キャパシタ部とよぶ)は、例えば、半導体領域30内に形成された拡散領域33A,33Bにy方向に挟まれている。拡散領域33A,33Bの不純物濃度は、キャパシタ部の不純物濃度より高い。拡散領域33A,33Bは、例えば、FinFETのソース/ドレイン領域23A,23Bと同時に形成される。
【0089】
キャパシタ3の半導体領域30の一端には、例えば、コンタクト領域39が設けられる。このコンタクト領域39上に、コンタクトプラグ86が設けられる。キャパシタ電極31上には、コンタクトプラグ88が設けられる。
【0090】
これらのコンタクトプラグ86,88は、キャパシタ3の入出力端子として用いられる。コンタクトプラグ86,88は、配線87,89を介して、他の素子に接続される。これによって、本例のキャパシタ3を含む所定の回路が、形成される。
【0091】
尚、キャパシタ3の端子としてのコンタクトプラグ86,88の形成位置は、図8乃至図10に示される位置に限定されず、半導体領域30及びキャパシタ電極31のそれぞれに所定の電位が供給されるように、コンタクトプラグ86,88が半導体領域30及びキャパシタ電極31に接続されていればよい。
【0092】
以上のように、第1の実施形態の抵抗変化メモリは、メモリセルの選択トランジスタ2として、Fin FETが用いられている。選択トランジスタ2としてのFin FET2において、アクティブ領域としてのフィン部20とゲート電極21とが立体交差する。これによって、フィン部20の側面とゲート電極21とが対向し、チャネル幅方向におけるフィン部20の側面に沿って、フィン部20内にチャネル領域24が設けられる。
【0093】
本実施形態の抵抗変化メモリは、FinFETと近似した構造のキャパシタ3を有する。本実施形態の抵抗変化メモリのキャパシタ3は、半導体領域30、キャパシタ電極31、及び、半導体領域30及びキャパシタ電極31間のキャパシタ絶縁膜32を有する。
【0094】
キャパシタの半導体領域30は、フィン部20と同様に、半導体基板から切り出された短冊状の半導体領域である。キャパシタ電極31は、キャパシタ3の半導体領域30に立体交差する。これによって、キャパシタ電極31は、キャパシタ絶縁膜32を介して、半導体領域30の側面上に設けられる。
【0095】
キャパシタ電極31が短冊状の半導体領域30の側面に対向することによって、キャパシタ電極31と半導体領域30の側面との間に、静電容量が形成される。
【0096】
このように、第1の実施形態において、短冊状の半導体領域(フィン部)の上端からその下端(半導体基板100の上面)までの段差を利用して、半導体領域30とキャパシタ電極31との間に大きい対向面積が形成される。つまり、本実施形態の抵抗変化メモリのキャパシタ3は、半導体領域30とキャパシタ電極31とが基板表面に対して垂直な部分を含む。
【0097】
これによって、半導体領域とキャパシタ電極との間の対向面積が同じ場合、本実施形態の抵抗変化メモリのキャパシタ3は、半導体基板表面に対して平行な半導体領域表面とキャパシタ電極との間で静電容量が形成されるキャパシタに比較して、半導体基板100におけるキャパシタ(キャパシタ領域)の占有面積を小さくできる。
【0098】
本実施形態において、キャパシタ3の構成要素としての半導体領域30は、Fin FET2のフィン部20と実質的に同じ工程で、同時に形成される。それゆえ、キャパシタ電極が半導体基板から切り出された短冊状の構造を有していても、そのキャパシタの製造工程によって、抵抗変化メモリの全体の製造工程が複雑になったり、製造工程の数が過剰に多くなったりすることは、抑制される。
【0099】
したがって、第1の実施形態の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを、提供できる。
【0100】
(構成例1)
図11乃至図22を参照して、第1の実施形態の抵抗変化メモリの構成例1について、説明する。
【0101】
(a)構造
図11乃至図17を用いて、本実施形態の構成例1の抵抗変化メモリの構造について、説明する。
ここで、MRAMを抵抗変化メモリの一例として、説明する。尚、本例以外の構成例においても、主に、MRAMを例示して、本実施形態の抵抗変化メモリに関して、説明する。
【0102】
図11は、MRAMのチップレイアウトの一例を示す平面図である。例えば、1つのチップに、複数のメモリセルアレイが設けられている。x方向及びy方向に隣接するメモリセルアレイの間に、周辺回路の構成素子が形成される領域(以下、周辺領域とよぶ)7が設けられる。
【0103】
メモリセルアレイ61内に、メモリセルMCが形成され、周辺領域7内のキャパシタ領域71に、キャパシタ3が形成される。このように、キャパシタとメモリセルとが、それぞれ異なる領域に設けられることによって、チップ全体の動作が安定化される。
【0104】
また、周辺領域7内には、キャパシタ以外の周辺素子が形成される領域72も設けられる。以下では、周辺トランジスタが形成される領域(以下、周辺トランジスタ領域とよぶ)72を例示する。
【0105】
図12は、メモリセルアレイ61内部のレイアウトの一例を示している。図13は、キャパシタ領域71内部のレイアウトの一例を示している。図14及び図15は、本構成例のMRAMにおけるメモリセル及びキャパシタの断面構造を示している。
図14は、図12及び図13のXIV−XIV線に沿う断面構造を示している。図14において、周辺トランジスタのチャネル長方向の断面構造が示されている。また、図15は、図12及び図13のXV−XV線に沿う断面構造が示されている。図14及び図15において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。図14及び図15において、図の奥行き又は手前方向の部材は、破線で示している。
【0106】
図12、図14及び図15に示されるように、メモリセルアレイ61内において、複数のフィン部20は、x方向に沿って配置される。尚、図12において、図示が省略されているが、複数のフィン部20が、y方向に沿ってメモリセルアレイ61内に配置されるのはもちろんである。
【0107】
図12に示されるように、選択トランジスタ(Fin FET)2のフィン部20はy方向に延在し、選択トランジスタ2のゲート電極21はx方向に延在している。
Fin FET2のゲート電極21は、複数のフィン部20にまたがって、x方向に延在している。1つのゲート電極21は、複数のFin FET2によって共有される。ゲート電極21は、MRAMのワード線WLとして用いられる。ゲート電極21は、例えば、シリサイド、ポリシリコン又は金属を用いて、形成される。ゲート電極21の側面及び上面は、例えば、側壁絶縁膜(図示せず)に覆われている。
【0108】
2つのゲート電極21が1つのフィン部20に立体交差する。これによって、1つのフィン部20を用いて、2つのFin FET2が形成される。各ゲート電極21とフィン部20との交差箇所に、Fin FETのチャネル領域24が設けられる。ゲート電極21は、ゲート絶縁膜22を挟んで、x方向におけるフィン部20の両側面に対向する。フィン部20(チャネル領域24)の上部とゲート電極21との間には、マスク層28が設けられている。ゲート絶縁膜22の膜厚は、例えば、1nm〜5nm程度である。
【0109】
同じフィン部20に立体交差する2つのゲート電極21間において、フィン部20内に、コンタクト領域29Bが設けられている。このコンタクト領域29Bは、2つのFin FET2によって、共有される。
【0110】
コンタクト領域29Bとチャネル領域24との間に、ソース/ドレイン領域23Bがそれぞれ設けられている。
コンタクト領域29B内に、コンタクトプラグ81が設けられる。コンタクトプラグ81は、ビット線bBLに接続される。
【0111】
y方向におけるフィン部20の一端及び他端に、コンタクト領域29Aがそれぞれ設けられる。コンタクト領域29Aとチャネル領域24との間に、ソース/ドレイン領域23Aがそれぞれ設けられている。
【0112】
コンタクト領域29A内に、抵抗変化型記憶素子1が配置される。抵抗変化型記憶素子の底面及び上面には、電極層18,19がそれぞれ設けられている。
【0113】
抵抗変化型記憶素子1は、コンタクトプラグ82を介して、コンタクト領域29Aに接続される。これによって、抵抗変化型記憶素子1の一端が、選択トランジスタ2としてのFin FET2の電流経路の一端に接続される。
【0114】
抵抗変化型記憶素子1上には、ビアプラグ83が設けられている。ビアプラグ83は、ビット線BLに接続される。ビット線BL,bBLは、y方向に延在する。
【0115】
これによって、ビット線対を形成する2本のビット線BL,bBLにメモリセルが接続される。
【0116】
フィン部20内のチャネル領域24のフィン幅は、例えば、20nm〜100nm程度である。チャネル領域24の不純物濃度は、例えば、1017/cm3程度に設定される。ソース/ドレイン領域23A,23B及びコンタクト領域29A,29Bの不純物濃度は、チャネル領域24の不純物濃度以上でもよい。また、ソース/ドレイン領域23A,23B及びコンタクト領域29A,29Bは、シリサイド層を含んでいてもよい。
【0117】
このように、1つのフィン部20をアクティブ領域として用いて、2つのメモリセルMCを形成することによって、メモリセルの微細化(占有面積の縮小)が図られる。
【0118】
本実施形態において、ビット線対を形成する2つのビット線BL,bBLは、異なる配線レベルに設けられている。但し、2つのビット線BL,bBLが同じ配線レベルに設けられてもよい。また、本実施形態において、ビット線対を形成する2つのビット線BL,bBLが同じ方向に延在しているが、ビット線対を形成する2本のビット線が互いに異なる方向に延在していてもよい。また、本実施形態において、メモリセルMCは、1つの抵抗変化型記憶素子と1つの選択トランジスタとから形成されているが、これに限定されない。1つのメモリセルMCが、1つの抵抗変化型記憶素子と2つの選択トランジスタとから形成されてもよい。これらの変形例に応じて、メモリセルアレイ61内のメモリセル及び配線のレイアウトは適宜変更されてもよい。
【0119】
MRAMにおいて、抵抗変化型記憶素子1は、磁気抵抗効果素子である。MRAMにおいて、スピン偏極トンネル効果による磁気抵抗の変化を利用したMTJ(magnetic tunnel junction)素子が使用される。
【0120】
図16及び図17を用いて、抵抗変化型記憶素子1としての磁気抵抗効果素子(MTJ素子)の構造について、説明する。以下では、磁気抵抗効果素子のことをMTJ素子とよぶ。
【0121】
MTJ素子1は、参照層(磁化不変層又は固定層ともよばれる)10A,10B、中間層(非磁性層)11A,11B、記憶層(磁化自由層又は自由層ともよばれる)12A,12B、が順に積層された積層構造を有する。尚、参照層10A,10Bと記憶層12A,12Bとは、積層順序が逆であってもよい。
【0122】
図16に示されるMTJ素子1は、参照層10A及び記憶層12Aの容易磁化方向が、膜面に対して平行になっている。図16に示されるMTJ素子1は、面内磁化型MTJ素子とよばれる。
図17に示されるMTJ素子1は、参照層10B及び記憶層12Bの容易磁化方向が、膜面(或いは積層面)に対して垂直になっている。図16に示されるMTJ素子1は、垂直磁化型MTJ素子とよばれる。
【0123】
面内磁化の磁性層は、面内方向の磁気異方性を有し、垂直磁化の磁性層は、膜面に垂直方向の磁気異方性を有している。MTJ素子1に垂直磁化型を用いた場合は、面内磁化型のように磁化方向を決定するのに素子形状を制御する必要がなく、微細化に適しているという利点がある。
【0124】
記憶層12A,12Bは、磁化(或いはスピン)の方向が可変である(反転する)。参照層10A,10Bは、磁化の方向が固着している(不変である)。“参照層11A,11Bの磁化方向が固着している(不変である)”とは、記憶層12A,12Bの磁化方向を反転させるために使用される磁化反転電流(反転しきい値)を、参照層10A,10Bに流した場合に、参照層10A,10Bの磁化方向が変化しないことを意味する。したがって、MTJ素子1において、参照層10A,10Bとして反転しきい値の大きな磁性層を用い、記憶層12A,12Bとして参照層10A,10Bよりも反転しきい値の小さい磁性層を用いることによって、磁化方向が可変の記憶層12A,12Bと磁化方向が固定の参照層10A,10Bとを有するMTJ素子1を実現することができる。
【0125】
また、参照層10A,10Bの磁化を固定する方法としては、参照層10A,10Bに隣接して反強磁性層(図示せず)を設け、参照層10A,10Bと反強磁性層との交換結合によって、参照層10A,10Bの磁化方向を固定することができる。但し、垂直磁化型のMTJ素子は、反強磁性層(図示せず)を設けずとも、参照層10A,10Bの磁化方向を固定できる。MTJ素子1の平面形状については特に制限がなく、円、楕円、正方形、長方形等のいずれを用いてもよい。また、正方形或いは長方形の角が丸くなった形状、或いは角が欠けた形状であってもよい。
【0126】
参照層10A,10B及び記憶層12A,12Bは、高い保磁力を持つ磁性材料から構成され、例えば、1×106erg/cc以上の高い磁気異方性エネルギー密度を有することが好ましい。
【0127】
中間層12A,12Bは、非磁性体からなり、例えば、絶縁体、半導体、金属などを用いることができる。中間層13に絶縁体或いは半導体が用いられた場合、トンネルバリア層とよばれる。
【0128】
尚、参照層11A,11B及び記憶層13A,13Bの各々は、図示するような単層に限定されず、複数の強磁性層からなる積層構造であってもよい。また、参照層11A,11B及び記憶層13A,13Bの各々は、反強磁性結合構造を有していてもよいし、強磁性結合構造を有していてもよい。
【0129】
MTJ素子1は、ダブルジャンクション構造を有していてもよい。ダブルジャンクション構造のMTJ素子1は、第1の参照層、第1の中間層、記憶層、第2の中間層、第2の参照層が順に積層された積層構造を有する。このようなダブルジャンクション構造は、スピン注入による記憶層13A,13Bの磁化反転を制御しやすいという利点がある。
【0130】
以下、MTJ素子1の低抵抗状態及び高抵抗状態、スピン注入によるデータの書き込み、及び、データの読み出しについて説明する。
【0131】
参照層10A,10Bと記憶層12A,12Bとの磁化方向が平行となる平行状態(低抵抗状態)について説明する。
【0132】
参照層10A,10Bを通過した電子のうちマジョリティーな電子は、参照層10A,10Bの磁化方向と平行なスピンを有する。このマジョリティーな電子のスピン角運動量が記憶層12A,12Bに移動することにより、スピントルクが記憶層12A,12Bに印加され、記憶層12A,12Bの磁化方向は、参照層10A,10Bの磁化方向と平行に揃えられる。この平行配列のとき、MTJ素子1の抵抗値は最も小さくなる。この場合が、例えば、“0”データとして扱われる。
【0133】
次に、参照層10A,10Bと記憶層12A,12Bとの磁化方向が反平行となる反平行状態(高抵抗状態)について説明する。
【0134】
参照層10A,10Bによって反射された電子のうちマジョリティーな電子は、参照層10A,10Bの磁化方向と反平行のスピンを有する。このマジョリティーな電子のスピン角運動量が記憶層12A,12Bに移動することにより、スピントルクが記憶層12A,12Bに印加され、記憶層12A,12Bの磁化方向は、参照層10A,10Bの磁化方向と反平行に揃えられる。この反平行配列のとき、MTJ素子1の抵抗値は最も大きくなる。この場合が、例えば、“1”データとして扱われる。
【0135】
データの読み出しは、MTJ素子1に読み出し電流IREADを供給することで行われる。平行状態の抵抗値をR0、反平行状態の抵抗値をR1とすると、“(R1−R0)/R0”で定義される値を磁気抵抗比(MR比)とよぶ。磁気抵抗比はMTJ素子1を構成する材料やプロセス条件によって異なるが、数10%から数100%程度の値を取り得る。
【0136】
このMR比に起因する読み出し電流(ビット線の電位)の変動量を、検知することで、MTJ素子1に記憶された情報の読み出しを行なう。
【0137】
図13乃至図15に示されるように、キャパシタ3の構成要素としてのフィン部301,302,303は、y方向に延在している。また、キャパシタ2のキャパシタ電極31は、x方向に延在している。本構成例では、説明の明確化のため、キャパシタ領域71内のフィン部30の延在方向は、メモリセルアレイ内のフィン部20と同様に、x方向になっている。但し、キャパシタ領域71のフィン部301,302,303の延在方向は、キャパシタ3のレイアウトに応じて、y方向に延在してもよいのはもちろんである。これと同様に、キャパシタ電極31の延在方向も、フィン部の延在方向に交差する方向であれば、x方向及びy方向のどちらでもよい。
【0138】
本構成例において、1つのキャパシタ電極31は、複数のフィン部301,302,303に立体交差している。
【0139】
また、本構成例において、キャパシタ電極31と半導体基板100との間から、素子分離絶縁膜が除去されている。そして、キャパシタ電極31の底面と半導体基板100の上面とが、半導体基板100上面を覆うキャパシタ絶縁膜321,322,323,324を介して、対向する。これによって、キャパシタ電極31とフィン部(キャパシタ電極)301,302,303の側面との間に加えて、キャパシタ電極31と半導体基板100上面との間において、キャパシタ3の静電容量が形成される。
【0140】
キャパシタ絶縁膜322は、半導体基板100の上面を経由して、互いに対向するフィン部301,302の側面間において、連続している。
【0141】
フィン部301,302,303の上部とキャパシタ電極31との間には、マスク層38が設けられている。
【0142】
キャパシタ3において、フィン部301,302,303はキャパシタ電極として用いられている。そのため、フィン部301,302,303の抵抗値は低いことが好ましい。キャパシタ3の構成要素としてのフィン部301,302,303の不純物濃度は、Fin FET2のフィン部20のチャネル領域24の不純物濃度より高いことが好ましい。キャパシタの構成要素としてのフィン部301,302,303の不純物濃度は、例えば、1019/cm3から1021/cm3程度の値に設定される。
【0143】
例えば、本実施形態の抵抗変化メモリのキャパシタ3において、キャパシタの構成要素としてのフィン部301,302,303が、アクセプタとなる不純物(例えば、ボロン)を含むp型の半導体領域である場合と、キャパシタの構成要素としてのフィン部301,302,303が、ドナーとなる不純物(例えば、ヒ素又はリン)を含むn型の半導体領域である場合とがある。
【0144】
また、半導体基板100上面がキャパシタ電極として用いられる場合、半導体基板100表層にも、不純物が添加されることが好ましい。それゆえ、図14に示されるように、半導体基板100の表層に、不純物拡散層34が設けられる。不純物拡散層34の不純物濃度は、フィン部301,302,303の不純物濃度と同じ値でもよいし、異なる値でもよい。
【0145】
キャパシタ電極31は、例えば、フィン部301,302,303の延在方向に交差する方向の断面形状において、櫛歯状の断面構造を有する。半導体基板100上面をキャパシタ電極として利用した場合、フィン部301,302,303及び半導体基板100(不純物拡散層34)からなるキャパシタ電極も、櫛歯状の断面構造を有する。
【0146】
キャパシタ電極31は、Fin FETのゲート電極21と実質的に同時に形成され、同じ材料を用いて形成される。キャパシタ電極31の上面及び側面は、例えば、側壁絶縁膜(図示せず)によって覆われている。
【0147】
コンタクトプラグ86は、例えば、半導体基板100表層の不純物拡散層34上に、設けられる。これによって、キャパシタ3の構成要素としての半導体領域301,302,303,34に、キャパシタ3の入出力端子としてのコンタクトプラグ86が電気的に接続される。但し、コンタクトプラグ86は、キャパシタ電極に電位を印加できるように、フィン部301,302,303又は半導体基板100のいずれかに、電気的に接続されていればよい。コンタクトプラグ88は、キャパシタ電極31上に設けられる。これによって、キャパシタ電極31に、キャパシタの入出力端子としてのコンタクトプラグ88が電気的に接続される。
【0148】
キャパシタ3の構成要素としてのフィン部301,302,303のフィン幅Wfin_Cは、Fin FET2のフィン部20(チャネル領域24)のフィン幅Wfin_Tは、同じ寸法でもよいし、異なる寸法でもよい。
【0149】
フィン部301,302,303の延在方向(y方向)におけるキャパシタ電極31の寸法WCEは、フィン部20の延在方向(y方向)におけるゲート電極21の寸法(ゲート長)WGと異なっていてもよい。寸法WCEがゲート長WGより大きくすることによって、キャパシタ電極31とキャパシタ3の構成要素としてのフィン部301,302,303との対向面積を大きくできる。
【0150】
尚、x方向に隣接するキャパシタの構成要素としての2つのフィン部301,302,303と半導体基板100上面とにおいて、それらは半導体基板100内に形成された溝とみなすこともできる。本構成例において、キャパシタ電極31は、複数のフィン部301,302,303上で連続しているが、フィン部301,302,303毎にそれぞれ分離されていてもよい。これによって、互いに対をなすキャパシタの構成要素のフィン部301,302,303とキャパシタ電極31との構造が、選択トランジスタとしてのFin FETと同じ構造になり、チップ内部の加工が容易になる。また、キャパシタ電極31は、2つのフィン部間で電気的に独立するように、キャパシタ電極31の上端がマスク層38の上端に一致し、x方向に隣接する2つのフィン部301,302,303間の溝に埋め込まれた構造を有していてもよい。尚、キャパシタに要求される静電容量に応じて、1つのキャパシタを形成するためのフィン部301,302,303の数が、適宜変更されるのはもちろんである。
【0151】
図14に示されるように、本実施形態の抵抗変化メモリにおいて、周辺トランジスタ4は、例えば、プレーナー型の電界効果トランジスタである。図14において、周辺トランジスタは、トランジスタのチャネル長方向に沿う断面構造が示されている。
【0152】
周辺トランジスタ4は、素子分離絶縁膜101によって定義されたアクティブ領域40上に設けられる。
【0153】
アクティブ領域40内に、ソース/ドレイン拡散層43A,43Bが設けられる。2つのソース/ドレイン拡散層43A,43B間のアクティブ領域40表面に、ゲート絶縁膜42が設けられる。ゲート絶縁膜42上に、ゲート電極41が設けられる。
【0154】
尚、選択トランジスタと同様に、Fin FETが周辺トランジスタとして用いられてもよい。
【0155】
周辺トランジスタ4が設けられるアクティブ領域40は、周辺トランジスタ4の動作モードに応じて、不純物が添加されたウェル領域であってもよいし、不純物が添加されない真性半導体領域であってもよい。
【0156】
図12乃至図15に示される、本実施形態の構成例1の抵抗変化メモリ(例えば、MRAM)において、メモリセル内の選択トランジスタ2に、Fin FETが用いられる。
【0157】
本構成例のメモリが含むFin FET2において、ゲート電極21とアクティブ領域としてのフィン部20が立体交差し、チャネル領域24を有するフィン部20の側面とゲート電極21とが、ゲート絶縁膜22を挟んで対向する。
【0158】
本構成例のメモリが含むキャパシタ3において、キャパシタ3の構成要素としてのフィン部301,302,303の側面は、キャパシタ絶縁膜321,322,323,324を挟んで、キャパシタ電極31に対向する。
【0159】
本構成例において、キャパシタ3の静電容量は、キャパシタ電極31とキャパシタの構成要素としてのフィン部301,302,303の側面及び半導体基板100の上面との間に、生じる。
さらに、本構成例において、1つのキャパシタ電極31は、複数のフィン部301,302,303にまたがっている。これによって、1つのキャパシタ3の静電容量を大きくできる。
そして、フィン部301,302,303の延在方向(y方向)におけるキャパシタ電極31の寸法WCEは、フィン部20の延在方向(y方向)におけるゲート電極21の寸法WGより大きいことが好ましい。これによって、キャパシタの構成要素としてのフィン部301,302,303とキャパシタ電極31間の対向面積を大きくでき、キャパシタの静電容量を大きくできる。
【0160】
これによって、本構成例によれば、チップ内におけるキャパシタ3の占有面積が大きくなるのを抑制して、キャパシタ3の静電容量を大きくできる。
【0161】
また、後述するように、キャパシタ3の構成要素としてのフィン部301,302,303は、Fin FETのアクティブ領域としてのフィン部20と実質的に同じ工程で形成できる。それゆえ、フィン部を電極に用いたキャパシタを形成するために、メモリセルの形成工程とは別途の工程の追加や加工難度の過剰な上昇は、発生しない。
【0162】
したがって、本実施形態の構成例1によれば、大きい静電容量のキャパシタを含む抵抗変化メモリを、提供できる。
【0163】
(b)製造方法
図18乃至図22を用いて、本実施形態の構成例1の抵抗変化メモリの製造方法について、説明する。図18乃至図22において、各製造工程におけるフィン部の延在方向に交差する方向(x方向)の断面工程図が示されている。
【0164】
図18は、本実施形態の抵抗変化メモリの製造方法の一工程を示す断面図である。
【0165】
図18に示すように、例えば、窒化シリコン膜が、CVD(Chemical Vapor Deposition)法を用いて、半導体基板100上に堆積される。例えば、窒化シリコンが形成される前に、イオン注入によって、半導体基板100の所定の領域に、所定の不純物濃度の不純物領域(例えば、ウェル領域)が適宜形成されている。
【0166】
窒化シリコン膜は、パターン転写技術及びRIE(Reactive Ion Etching)法によって所定の形状に加工され、マスク層28,38,48が、半導体基板100上に形成される。例えば、メモリセルアレイ61内のFin FETのフィン部の形成位置において、マスク層28は、側壁転写技術を用いてパターニングされる。周辺トランジスタ領域72のアクティブ領域の形成位置において、マスク層48は、フォトリソグラフィ技術を用いて、パターニングされる。また、キャパシタ領域71のキャパシタの構成要素としてのフィン部の形成位置において、マスク層38は、例えば、側壁加工技術を用いて、パターニングされる。
【0167】
形成されたマスク層28,38,48に基づいて、半導体基板100が、RIE法によってエッチングされ、半導体基板内に、溝(トレンチ)が形成される。
【0168】
トレンチが形成されることによって、メモリ領域(メモリセルアレイ)61の半導体基板100内に、フィン部20が形成される。メモリ領域と同様に、キャパシタ領域71内に、フィン部301,302,303が形成される。フィン部20,301,302,303は、半導体基板上面から突出した短冊状の半導体領域である。
【0169】
メモリ領域61内に形成されたフィン部20は、Fin FETのアクティブ領域となる。一方で、キャパシタ領域71内に形成されたフィン部301,302,303は、キャパシタの構成部材(或いは、キャパシタの電極)となる。
【0170】
尚、キャパシタの構成要素としてのフィン部301,302,303のフィン幅が、Fin FETのフィン部20のフィン幅と異なってもよい場合、キャパシタの構成要素としてのフィン部を形成するためのマスク層は、フォトリソグラフィ技術によって、パターニングされてもよい。
【0171】
酸化シリコン膜が、例えば、CVD法を用いて、半導体基板100上に堆積される。堆積された酸化シリコン膜に対して、マスク層28,38,48をストッパとして、CMP(Chemical Mechanical Polishing)による平坦化処理が、実行される。半導体基板100のトレンチ内に、素子分離絶縁膜101が埋め込まれる。これによって、周辺トランジスタ領域72が、素子分離絶縁膜101によって定義される。
【0172】
図19は、本実施形態の抵抗変化メモリの製造方法の一工程を示している。
【0173】
図19に示されるように、周辺トランジスタ領域72を覆うように、レジストマスク120が、フォトリソグラフィ技術を用いて、半導体基板100上及び素子分離絶縁膜101上に形成される。そして、メモリセルアレイ61及びキャパシタ領域71内の素子分離絶縁膜101に対するエッチングが、実行される。尚、このエッチングは、マスク層(窒化シリコン)28,38と素子分離絶縁膜(酸化シリコン)101との間のエッチング選択比が確保される条件で、実行される。
【0174】
素子分離絶縁膜101に対するエッチングによって、レジストマスク120に覆われていない領域において、素子分離絶縁膜101の上面は、半導体基板側に後退する。
【0175】
これによって、メモリセルアレイ61内のフィン部20の側面が露出する。この際に、キャパシタ領域71もレジストマスクによって覆われていないので、キャパシタ領域71内のフィン部301,302,303の側面は、露出する。
【0176】
図20は、本実施形態の抵抗変化メモリの製造方法の一工程を示している。
【0177】
例えば、周辺トランジスタ領域72内のレジストを除去した後、メモリセルアレイ61及び周辺トランジスタ領域72を覆うように、レジストマスク121が半導体基板100及び素子分離絶縁膜101上に形成される。レジストマスク121には、キャパシタ領域71を露出させる開口部が形成されている。
【0178】
そして、キャパシタ領域71内の素子分離絶縁膜を除去するために、エッチングが実行される。これによって、キャパシタ領域71内において、半導体基板100の上面が露出する。
【0179】
例えば、イオン注入法によって、半導体基板の所定の箇所に、不純物領域34が形成される。なお、不純物領域34は、ウェル領域を半導体基板内に形成するのと同時に、形成されてもよいし、それとは別途に、素子分離絶縁膜が形成される前に形成されてよい。
【0180】
図21は、本実施形態の抵抗変化メモリの製造方法の一工程を示している。
【0181】
半導体基板100上からレジストマスクが除去された後、絶縁膜22,321,322,323,324が、熱酸化法或いはCVD法などを用いて、露出した半導体領域表面上に形成される。これによって、選択トランジスタとしてのFin FETのゲート絶縁膜22が、メモリセルアレイ61内のフィン部20の側面上に形成される。また、キャパシタ領域71内のフィン部301,302,303の側面上及びキャパシタ領域71内の半導体基板100上面上に、キャパシタ絶縁膜321,322,323,324が形成される。
【0182】
半導体基板100上に、例えば、ポリシリコン層28,38が、CVD法を用いて、堆積される。シリコン層の堆積の後、メモリセルアレイ61及びキャパシタ領域71を覆うように、レジストマスク122が形成される。周辺トランジスタ領域72の上面において、レジストマスク122に開口が形成される。このマスク122のパターンに基づいて、シリコン層及びマスク層が周辺トランジスタ領域72から除去される。
【0183】
図22は、本実施形態の抵抗変化メモリの製造方法の一工程を示している。
【0184】
周辺トランジスタ領域72内に、トランジスタのゲート絶縁膜42が、例えば、熱酸化法によって、形成される。メモリセルアレイ61内及びキャパシタ領域71内からレジストマスクが除去された後、ポリシリコン層が、CVD法を用いて、各領域61,71,72内に堆積される。ポリシリコン層131の上面は、例えば、CMPによって平坦にされる。
【0185】
これによって、各トランジスタのゲート電極及びキャパシタの電極を形成するためのポリシリコン層131が、メモリセルアレイ61内、キャパシタ領域71内及び周辺領域72内のそれぞれに形成される。
【0186】
ポリシリコン層131が、フォトリソグラフィ技術及びRIE法を用いて、所定の形状に加工される。図12乃至図15に示されるように、メモリセルアレイ61内において、Fin FET2のゲート電極22が、アクティブ領域としてのフィン部20に立体交差するように、形成される。ゲート電極22は、ゲート絶縁膜22を介して、フィン部20の側面に対向する。
【0187】
Fin FET2のゲート電極が形成されるのと実質的に同時に、キャパシタ領域71内において、キャパシタ電極を形成するためのポリシリコン層が、x方向に隣接する複数のフィン部301,302,303間で分断されないように、加工される。これによって、キャパシタ絶縁膜301,302,303を挟んで、フィン部301,302,303とキャパシタ電極31との間で、キャパシタの静電容量を形成される。
【0188】
ゲート電極21及びキャパシタ電極31をマスクにして、イオン注入が実行される。フィン部20内のソース/ドレイン領域23A,23B及びコンタクト領域29A,29Bの不純物濃度が調整される。例えば、これと同時に、キャパシタ電極31をマスクにして、イオン注入が実行され、キャパシタ3のフィン部301,302,303の内部に、ソース/ドレイン領域23A,23Bと実質的に同じ不純物濃度の拡散領域が形成される。
【0189】
この後、層間絶縁膜(図示せず)が半導体基板100上に堆積される。そして、コンタクトプラグ、配線及びビット線が、例えば、ダマシン法などの周知の多層配線技術を用いて、各領域61,71,72内の所定の箇所に、形成される。
【0190】
以上のように、第1の実施形態の抵抗変化メモリが作製される。
【0191】
このように、上述の製造方法によれば、メモリセル内の選択トランジスタとキャパシタとを、共通の工程で実質的に同時に形成できる。それゆえ、本実施形態の抵抗変化メモリの製造方法によれば、静電容量の大きいキャパシタを形成することに起因する製造工程の過剰な増加や製造工程の複雑化を抑制できる。
【0192】
また、本実施形態の抵抗変化メモリにおけるキャパシタ4は、FinFETのフィン部20と同時に形成される半導体領域(フィン部301,302,303)をキャパシタ電極に用いる。その半導体領域からなるキャパシタ電極の側面にキャパシタの静電容量が形成される。
【0193】
このように、キャパシタの構成要素としてのフィン部301,302,303の上端から下端までの段差を利用することによって、半導体領域とキャパシタ電極との間の対向面積を確保できる。
【0194】
それゆえ、本実施形態の抵抗変化メモリにおいて、基板表面に対する占有面積を大きくせずに、キャパシタの静電容量を大きくできる。
【0195】
したがって、本実施形態の抵抗変化メモリの製造方法によれば、大きい静電容量のキャパシタを含む抵抗変化メモリを、比較的容易に、提供できる。
【0196】
(構成例2)
図23及び図24を用いて、本実施形態の抵抗変化メモリの構成例2について、説明する。図23及び図24は、メモリセル及びキャパシタのx方向に沿う断面構造を示している。図23及び図24において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。図23及び図24において、図の奥行き又は手前方向の部材は、破線で示している。
【0197】
Fin FET2のフィン部20の上部がチャネル領域として用いられる場合、フィン部20の上部はフィン部20の側面に比較して、ゲート電極21とチャネル領域24の上部との間の電界強度の分布に関して特異点となり易い。その結果として、メモリセルアレイ内の複数のFin FETの中で特性がばらつき、抵抗変化メモリの動作が不安定になる。
それゆえ、Fin FETは、フィン部20の上部をチャネル領域として用いることは、好ましくない。
【0198】
これに対して、フィン部301,302,303を素子の構成要素として用いたキャパシタ3において、フィン部301,302,303の上部は、キャパシタの一部として利用されているので、フィン部301,302,303の上部に起因するキャパシタの動作に対する悪影響は、トランジスタの動作特性に及ぼす影響に比較して、非常に小さい。
【0199】
それゆえ、図23に示される本実施形態の構成例2のように、キャパシタの構成要素としてのフィン部(半導体領域)301,302,303の上部を覆うマスク層を剥離して、フィン部301,302,303の上部を、キャパシタ電極の一部として利用してもよい。
【0200】
図23に示されるように、マスク層の代わりに、キャパシタの構成要素としてのフィン部301,302,303の上面上に、キャパシタ絶縁膜32が設けられる。
【0201】
キャパシタ領域71内のマスク層は、例えば、周辺トランジスタ領域72内のマスク層を剥離する工程と、同時に剥離される。
【0202】
例えば、フィン部301,302,303の上面上のキャパシタ絶縁膜32は、フィン部301,302,303の側面上のキャパシタ絶縁膜32と同時に形成される。互いに隣接するフィン部301,302,303間の半導体基板100(不純物拡散層34)上面が、キャパシタ電極の一部として用いられる場合、キャパシタ絶縁膜32は、複数のフィン部301,302,303にまたがって、形成されている。キャパシタ絶縁膜32は、複数のフィン部301,302,303の上面及び側面上、及び半導体基板100上で、連続している。
【0203】
キャパシタ電極31は、フィン部301,302,303の側面に加えて、キャパシタ絶縁膜32を介して、フィン部301,302,303の上面に対向する。
キャパシタの構成要素としてのフィン部301,302,303上面とフィン部301,302,303を覆うキャパシタ電極31との間において、静電容量Cap_topが形成される。
【0204】
それゆえ、キャパシタの構成要素としてのフィン部301,302,303の上部が厚いマスク層で覆われている場合(図14及び図15参照)に比較して、本構成例のキャパシタ3は、フィン部301,302,303の上部の上面をキャパシタ電極の一部に用いることによって、半導体領域301,302,303とキャパシタ電極31との対向面積を大きくでき、キャパシタの静電容量を大きくできる。
【0205】
フィン部301,302,303の上部が静電容量を形成するために利用される場合、図24に示されるように、キャパシタの構成要素としてのフィン部301,302,303のフィン幅Wfin_Cを、Fin FET2のフィン幅Wfin_Tより大きくしてもよい。これによって、フィン部(キャパシタ電極)301,302,303の上面とキャパシタ電極31との対向面積を大きくできる。
【0206】
尚、選択トランジスタとしてのFin FET2のフィン幅Wfin_Tは、Fin FETが完全空乏モードで駆動できるフィン幅に設定されていることが好ましい。また、キャパシタの構成要素としてのフィン部301,302,303は、抵抗値を低減するために、不純物濃度が高いことが好ましい。しかし、Fin FETのフィン部20(チャネル領域24)の不純物濃度は、Fin FETを完全空乏モードで駆動できる不純物濃度に設定されていることが好ましい。
【0207】
図23及び図24に示されるように、キャパシタの構成要素としてのフィン部301,302,303の上面が、キャパシタ絶縁膜32を介して、キャパシタ電極31と対向することによって、キャパシタ3の静電容量を大きくできる。
【0208】
したがって、本実施形態の構成例2によれば、大きい静電容量のキャパシタを含む抵抗変化メモリを、提供できる。
【0209】
(構成例3)
図25及び図26を用いて、本実施形態の抵抗変化メモリの構成例3について、説明する。図25及び図26は、本構成例におけるメモリセル及びキャパシタのx方向に沿う断面構造を示している。図25及び図26において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。図25及び図26において、図の奥行き又は手前方向の部材は、破線で示している。
【0210】
選択トランジスタとしてのFin FET2において、トランジスタの電流駆動能力を向上させるために、ゲート絶縁膜22の膜厚は、薄くされている。また、ゲート絶縁膜には、チャネル領域24内におけるキャリアの移動度を向上できる材料、例えば、SiO2などが用いられることが好ましい。
【0211】
チップの動作の安定化のため、直流的な高電圧がキャパシタ3に常に印加されている。それゆえ、キャパシタ3の構成要素としての絶縁膜は、高い絶縁耐圧が要求される。
【0212】
本構成例において、キャパシタ3に用いられているキャパシタ絶縁膜32Aの材料が、Fin FET2に用いられているゲート絶縁膜22と同じ材料である場合、図25に示されるように、キャパシタ絶縁膜32Aの膜厚t_ciは、ゲート絶縁膜22の膜厚t_giより厚くなっていることが好ましい。これによって、キャパシタ3に用いられているキャパシタ絶縁膜32Aの絶縁耐圧が、向上される。
【0213】
図26に示されるように、キャパシタ絶縁膜32Bを形成するための材料は、ゲート絶縁膜22を形成するための材料とは、異なっていてもよい。この場合、キャパシ絶縁膜32Bは、ゲート絶縁膜22に比較して、誘電率が高い材料や、絶縁耐圧が劣化しにくい構造が、適用される。
【0214】
例えば、ゲート絶縁膜22の材料がSiO2である場合、キャパシタ絶縁膜32Bの材料は、窒化シリコン(SimNn)、酸化アルミニウム(AlmOn)、酸化ハフニウム(HfOn)、酸化ランタン(LaOn)などが、用いられる。上記の各材料の組成式において、m及びnは、化学量論的組成に基づいた0より大きい値である。
【0215】
また、キャパシタ絶縁膜32A,32Bは、絶縁耐圧を大きくするために、積層構造を有してもよい。例えば、絶縁膜32A,32Bは、SiO2とSimNnの積層構造を有する。尚、積層構造の絶縁膜において、SimNnの代わりに、AlmOnなどの金属酸化膜(高誘電体膜)が用いられてもよい。
【0216】
ゲート絶縁膜22も、選択トランジスタに要求される動作に応じて、シリコン酸化膜以外の絶縁膜や、複数の絶縁膜を含む積層構造が適用されてもよい。
【0217】
本構成例において、図25及び図26に示されるように、FinFETのゲート絶縁膜とキャパシタのキャパシタ絶縁膜とを異なる構成で形成することによって、大きい静電容量のキャパシタを含む抵抗変化メモリを提供できるとともに、選択トランジスタとして好ましい特性とキャパシタとして好ましい特性を、それぞれ実現できる。
【0218】
以上のように、本実施形態の構成例3によれば、大きい静電容量のキャパシタを含む抵抗変化メモリを、提供できる。
【0219】
(構成例4)
図27乃至図31を用いて、本実施形態の抵抗変化メモリの構成例4について、説明する。図27乃至図31は、本構成例におけるメモリセル及びキャパシタのx方向に沿う断面構造を示している。図27乃至図31において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。図27乃至図31において、図の奥行き又は手前方向の部材は、破線で示している。
【0220】
本実施形態の抵抗変化メモリに用いられるキャパシタ3は、選択トランジスタ2と実質的に同じ構成を含み、選択トランジスタ2に類似した構造を有する。これに加えて、図27乃至図31に示されるように、本実施形態の抵抗変化メモリに用いられるキャパシタは、抵抗変化型記憶素子の構成部材を含んでいてもよい。
【0221】
図27に示されるように、キャパシタ電極31上に、絶縁膜35を介して、導電体1Aが設けられている。導電体1Aは、抵抗変化型記憶素子(ここでは、MTJ素子)1の構成要素の少なくとも1つを、含んでいる。
【0222】
構造体1Aの底面上及び上面上には、導電層18A,19Aが設けられている。導電層18A,19Aは、抵抗変化型記憶素子1の底面上及び上面上にそれぞれ設けられた電極層18,19と同時に形成され、電極層18,19と実質的に同じ構成(材料、厚さ)である。
【0223】
導電層19A上には、コンタクトプラグ882が設けられている。コンタクトプラグ882上には、配線892が設けられている。
【0224】
絶縁膜(第2のキャパシタ絶縁膜)35は、キャパシタ絶縁膜として機能する。絶縁膜35を挟んでいるキャパシタ電極31と導電体1A(及び導電層18A,19A)との間で、静電容量Cap_G−Mが形成される。
【0225】
このように、ゲート電極22と同じ材料からなるキャパシタ電極31と抵抗変化型記憶素子1と同じ構成を含む導電体1Aとの間に、静電容量Cap_G−Mが形成される。これによって、本構成例の抵抗変化メモリにおいて、キャパシタ3の静電容量を増大できる。
【0226】
尚、ここでは、抵抗変化型記憶素子1と同時に形成される導電体1Aと、2つの電極層18,19とそれぞれ同時に形成される導電層18A,19Aの全ての構成が、キャパシタ3に含まれている。しかし、導電体1A及び2つの導電層18A,19Aのうち、少なくとも1つが、キャパシタ絶縁膜35上に形成されていればよい。また、導電体1Aは、抵抗変化型記憶素子1の構成要素のうち少なくとも1つを含んでいればよい。
【0227】
図28に示すように、導電体1Aとキャパシタ絶縁膜35との間に、コンタクトプラグ88Aが設けられていてもよい。このコンタクトプラグ88Aは、Fin FET2のゲート電極又はソース/ドレインに接続されるコンタクトプラグ82と同時に形成される。尚、導電体1Aとキャパシタ絶縁膜35との間に、ビット線bBL及び他の配線と同時に形成される導電層が設けられてもよい。
【0228】
図29に示されるように、基板表面に平行方向における導電体1Aの寸法D1は、基板表面に平行方向におけるMTJ素子1の寸法DRMと異なってもよい。
【0229】
寸法D1が寸法DRMよりも大きければ、キャパシタ電極31と導電体1Aとの対向面積を大きくでき、キャパシタ3の静電容量を大きくできる。
【0230】
この際、キャパシタ電極(または、キャパシタ領域)に対する導電体1Aの面積(デンシティールール)が25%〜70%程度に設定されることで、導電体1A(MTJ素子1)が形成された後のCMPの平坦性やエッチングの加工性が、向上する。
【0231】
また、抵抗変化型記憶素子1のような小さいサイズに、導電体1Aが電気的に分離されないことによって、キャパシタ領域71内の構成要素に対する加工が、容易になる。
【0232】
図30及び図31に示されるように、導電体1Aと導電層18A,19Aとのパターンが、MTJ素子1と電極層18,19とのパターンと異なっていてもよい。
【0233】
メモリセルアレイ61内において、電極層18,19は、MTJ素子1ごとに電気的に分離されている。
一方、図30に示されるように、キャパシタ領域71内の複数の導電体1Aに対して、導電体1A上部側の導電層19Bは、複数の導電体1A上で連続している。また、図31に示されるように、導電体1A底部側の導電層18Bは、キャパシタ絶縁膜35上で連続し、複数の導電体1Aに接触している。
【0234】
このように、2つの導電層18B,19Bのうち、少なくとも一方を、導電体1A毎に分離せずに連続した1つの層とすることで、キャパシタ領域71内の構成要素に対する加工が容易になる。
【0235】
図27乃至図31に示したように、本実施形態の抵抗変化メモリに用いられるキャパシタにおいて、そのキャパシタ3が、選択トランジスタ(Fin FET)2と実質的に同じ構成を含むことに加えて、抵抗変化型記憶素子(MTJ素子)1と実質的に同じ構成を含む。これによって、本構成例4の抵抗変化メモリは、キャパシタ3の静電容量をさらに大きくできる。
【0236】
以上のように、本実施形態の構成例4の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを提供できる。
【0237】
(構成例5)
図32及び図33を用いて、本実施形態の抵抗変化メモリに用いられるキャパシタの構成例5について、説明する。図32及び図33は、本構成例におけるメモリセル及びキャパシタのx方向に沿う断面構造を示している。図32及び図33において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。図32及び図33において、図の奥行き又は手前方向の部材は、破線で示している。
【0238】
図32に示されるように、キャパシタ3の入出力端子としてのコンタクトプラグ88Bが、1つのキャパシタ電極31に接続される。これとともに、キャパシタの端子としてのコンタクトプラグ88Aが、導電体1A及びキャパシタ絶縁膜35を介して、コンタクトプラグ88Bが接続されているのと同じキャパシタ電極31に、接続されている。
【0239】
コンタクトプラグ88A,88Bのそれぞれは、キャパシタの構成要素としてのフィン部に接続されたコンタクトプラグ(図示せず)と入出力端子対を形成する。
【0240】
このように、構成要素の一部を複数のキャパシタで共有し、膜の積層方向(基板表面に対して垂直方向)におけるレイアウトを変更することで、基板表面に対して平行方向の大きさ(占有面積)が大きくならずに、所定の静電容量を有する複数のキャパシタを、形成できる。
【0241】
図33に示される例では、2つのキャパシタ3A,3Bが、コンタクトプラグ881,882及び配線871を経由して、直列に接続されている。これによって、ある印加電位が、キャパシタ3A,3Bの入出力端子861,862,891,892間に印加されても、端子861,862間の電位は2つのキャパシタ3A,3Bに対して分圧される。
【0242】
それゆえ、図33に示される例によれば、プロセスの変更なしに、1つのキャパシタに印加される電位を低減でき、キャパシタ絶縁膜321,322の絶縁破壊を抑制できる。この結果として、信頼性の高い抵抗変化メモリを形成できる。
【0243】
図33において、x方向に隣接する2つのキャパシタ3A,3Bが直列接続されている例が示されているが、y方向に隣接する2つのキャパシタが直列接続されてもよいのは、もちろんである。尚、直列接続されるキャパシタの個数は、3個以上であってもよい。
【0244】
尚、2以上のキャパシタが直列接続された例が示されているが、2以上のキャパシタが並列に接続されてもよい。要求される静電容量及び回路構成に応じて、2以上のキャパシタが、直列及び並列に接続されてもよい。
【0245】
以上のように、本実施形態の構成例5の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを、提供できる。
【0246】
<第2の実施形態>
図34乃至図60を用いて、第2の実施形態に係る抵抗変化メモリについて、説明する。本実施形態において、第1の実施形態と同様に、MRAMが抵抗変化メモリの一例として、例示される。第2の実施形態において、第1の実施形態で述べられた構成要素と同じ構成要素には、同じ符号を付し、その詳細な説明は必要に応じて行う。また、第2の実施形態において、第1の実施形態で述べられた素子間の接続関係に関しても、同じ関係を有する場合には、必要に応じて、詳細に説明する。
【0247】
(基本例)
図34乃至図39を用いて、第2の実施形態の抵抗変化メモリに含まれるメモリセル及びキャパシタの基本構造について、説明する。
【0248】
図34は、本実施形態の抵抗変化メモリのメモリセルの構造を示す鳥瞰図である。図35及び図36は、メモリセルの断面構造を示している。図37は、本実施形態の抵抗変化メモリのキャパシタの構造を示す鳥瞰図である。図38及び図39は、キャパシタの断面構造を示している。図34乃至図39において、明確化のため、各素子を覆う層間絶縁膜の図示は、省略する。図36において、図の奥行き又は手前方向の部材は、破線で示している。
【0249】
本実施形態において、メモリセルMCは、図4に示される構成と同じ回路構成で、抵抗変化型記憶素子1と選択トランジスタ2とが接続されている。
【0250】
図34乃至図36に示されるように、メモリセルの選択トランジスタ2は、RCATである。図35は、RCATのチャネル長方向に沿う断面構造を示している。図36は、RCATのチャネル幅方向に沿う断面構造を示している。例えば、RCATのチャネル長方向はy方向に対応し、RCATのチャネル幅方向はx方向に対応する。
【0251】
半導体基板100内に、素子分離絶縁膜101が埋め込まれ、アクティブ領域(素子形成領域又は半導体領域ともよばれる)20が定義される。
【0252】
アクティブ領域20内に、溝(recess)が設けられている。溝に沿うアクティブ領域20の側面及び上面上に、ゲート絶縁膜22が形成される。溝内に、ゲート電極21が埋め込まれる。
【0253】
ゲート電極21は、溝に埋め込まれた下部ゲート電極部21aと、下部ゲート電極部21b上をx方向に延在する上部ゲート電極部21bとを有する。例えば、下部ゲート電極部21aは、上部ゲート電極部21bの延在方向において、素子分離絶縁膜101の側面に接触する。上部ゲート電極部21bは、下部ゲート電極部21aに接続されるとともに、素子分離絶縁膜101の上面に接触する。
【0254】
本実施形態において、ゲート電極21が埋め込まれる溝のことを、リセスともよぶ。
【0255】
溝の開口部に隣接して、ソース及びドレインとしての2つの拡散層23A,23Bが、アクティブ領域20内に設けられる。
【0256】
トランジスタのチャネル領域CNLは、ソース/ドレイン拡散層23A,23B間において、ゲート電極21とアクティブ領域20とがゲート絶縁膜22を挟んで対向している領域に設けられている。このトランジスタ2のチャネル領域CNLは、溝の側面に沿ってアクティブ領域20内に形成される。このため、基板の深さ方向におけるチャネル領域の寸法が大きくなり、基板表面におけるゲート電極21の占有面積に対して、実効的なチャネル長は長くなる。それゆえ、選択トランジスタの占有面積が微細化されても、選択トランジスタ2の短チャネル効果を抑制できる。
【0257】
また、チャネル長を長くするために、ゲート電極の占有面積が大きくなるのを抑制できるため、ソース/ドレイン拡散層23A,23Bの面積を大きくできる。その結果として、コンタクトプラグ81,82とソース/ドレイン拡散層23A,23Bとの接触面積を大きくでき、コンタクト抵抗を低減できる。
【0258】
抵抗変化型記憶素子1の一端は、コンタクトプラグ82を介して、ソース/ドレイン拡散層23Aに接続されている。抵抗変化型記憶素子1の他端は、ビアプラグ83を介して、ビット線BLに接続されている。RCATのソース/ドレイン拡散層23Bは、コンタクトプラグを介して、ビット線bBLに接続されている。
【0259】
図37乃至図39は、本実施形形態の抵抗変化メモリに用いられるキャパシタ3を示している。このキャパシタ3は、図34乃至図36に示されるメモリセルMCと同じ半導体基板(チップ)100内に設けられる。キャパシタ3は、選択トランジスタとしてのRCAT2と近似した構造を有する。
【0260】
図37乃至図39に示されるように、キャパシタの構成要素(キャパシタ電極)としての半導体領域30は、溝を有する。
【0261】
キャパシタ電極31は、半導体領域30内に形成された溝内に埋め込まれる。キャパシタ電極31は、溝内に埋め込まれた下部キャパシタ電極部31aと下部キャパシタ電極部31a上の上部キャパシタ電極部31bとを有する。
【0262】
溝の形状に沿って、キャパシタの構成要素としての半導体領域30の表面に、キャパシタ絶縁膜32が設けられている。半導体領域30及びキャパシタ電極31は、キャパシタ絶縁膜32を挟んで対向している。
【0263】
例えば、キャパシタ電極31がキャパシタ絶縁膜32に接触する方向に交差する方向(溝の延在方向)において、下部キャパシタ電極部31aは、素子分離絶縁膜101の側面に接触する。上部キャパシタ電極部31bの側面は、キャパシタ絶縁膜32に接触せずに、例えば、側壁絶縁膜によって覆われている。
【0264】
溝の開口部に隣接して、コンタクト領域33Bが半導体領域30上面に設けられる。コンタクト領域33B上には、コンタクトプラグ86が設けられる。コンタクトプラグ88が、キャパシタ電極31上面に設けられる。
コンタクトプラグ86,88は、キャパシタ3の入出力端子として用いられ、コンタクトプラグ86,88のそれぞれは、回路を形成するための配線87,89に接続される。
【0265】
キャパシタ電極31は、RCAT2のゲート電極21と同じ材料を用いて、同時に形成される。また、半導体領域30の溝は、RCAT2のゲート電極21を埋め込むための溝と同時に形成される。コンタクト領域33Bは、RCAT2のソース/ドレイン拡散層23A,23Bと同時に形成される。
【0266】
第2の実施形態の抵抗変化メモリは、抵抗変化型記憶素子1、選択トランジスタとしてのRCAT2、及び、周辺回路の構成素子としてのキャパシタ3とを含んでいる。
【0267】
RCAT2は、アクティブ領域20内の溝に埋め込まれたゲート電極21を有する。ゲート電極21は、溝側面に沿う半導体領域20の側面と溝底面に沿う半導体領域の上面に対向する。RCAT2のチャネル領域CNLは、ゲート絶縁膜22を挟んでゲート電極21内に、形成される。
【0268】
本実施形態の抵抗変化メモリにおいて、キャパシタ3の静電容量Capは、溝を有するキャパシタ電極(半導体領域)30とその溝に埋め込まれたキャパシタ電極31とがキャパシタ絶縁膜32を挟んで対向する領域に形成される。キャパシタの構成要素としての半導体領域30及びキャパシタ電極31間の対向面積は、主に半導体領域30の側面とキャパシタ電極31の側面との間に確保される。つまり、半導体領域30及びキャパシタ電極31間の対向面積は、溝の深さに依存する。
【0269】
本実施形態におけるキャパシタ3の静電容量Capはキャパシタ電極31が溝に埋め込まれるによって形成されるため、基板表面におけるキャパシタ電極31の占有面積に対して、半導体領域30及びキャパシタ電極31間の対向面積を大きくできる。
【0270】
このように、第2の実施形態の抵抗変化メモリにおいて、溝が半導体基板100内に形成されることによって、半導体基板100内の半導体領域30に段差が形成される。その段差を利用して、キャパシタ3の構成要素としての半導体領域30の側面とその側面と対向するキャパシタ電極31との間に、キャパシタ3の静電容量が形成される。
【0271】
それゆえ、本実施形態の抵抗変化メモリに用いられるキャパシタ3は、小さな占有面積で、大きい静電容量を形成できる。
【0272】
また、本実施形態の抵抗変化メモリが含んでいるキャパシタ3は、選択トランジスタとしてのRCAT2と実質的に同じ製造工程で、同時に形成できる。
【0273】
したがって、第2の実施形態の抵抗変化メモリによれば、第1の実施形態と同様に、大きい静電容量のキャパシタを含む抵抗変化メモリを、提供できる。
【0274】
(2) 構成例1
図40乃至図46を参照して、第2の実施形態の抵抗変化メモリの構成例1について、説明する。
【0275】
(a)構造
図40乃至図43を用いて、本実施形態の構成例1の抵抗変化メモリ(例えば、MRAM)の構造について、説明する。
【0276】
本実施形態において、例えば、図11を用いて説明したように、抵抗変化メモリの動作の安定化のため、メモリセルは半導体基板内に定義されたメモリセルアレイ61内に設けられ、キャパシタはメモリセルアレイ61に隣接するように半導体基板内に定義された周辺領域7(キャパシタ領域71)内に設けられる。
【0277】
図40は、メモリセルアレイ61内部のレイアウトの一例を示している。図41は、キャパシタ領域71内部のレイアウトの一例を示している。図42及び図43は、本構成例の抵抗変化メモリにおけるメモリセル及びキャパシタの断面構造を示している。尚、図41において、説明の明確化のため、キャパシタ3の構成要素としての半導体領域30の延在方向をy方向と定義し、それに交差する方向をx方向と定義しているが、キャパシタ3の構成要素の延在方向は、これに限定されない。
【0278】
本実施形態において、周辺トランジスタは、第1の実施形態に示された周辺トランジスタと同様に、プレーナー構造のFETである。それゆえ、本実施形態において、周辺トランジスタ2の図示及び説明は省略する。但し、周辺トランジスタは選択トランジスタと同様に、RCATでもよいのはもちろんである。
【0279】
本構成例の抵抗変化メモリにおいて、第1の実施形態の抵抗変化メモリと実質的に同様のレイアウトで、メモリセルアレイ61内に、複数のメモリセルが配置される。1つのメモリセルは、選択トランジスタとしての1つのRCAT2と、1つの抵抗変化型記憶素子(例えば、MTJ素子)1とを含む。
【0280】
本実施形態の抵抗変化メモリのメモリセルにおいて、第1の実施形態で述べられた選択トランジスタ(Fin FET)と同様に、x方向に隣接する選択トランジスタとしてのRCATは、ワード線WLを共有している。
【0281】
1つのアクティブ領域(半導体領域)20は、素子分離絶縁膜101によって定義される。1つのアクティブ領域20は、四角形状の平面形状を有する。
【0282】
1つのアクティブ領域20内に、2つのRCAT2が設けられる。1つのアクティブ領域20内の2つのRCAT2は、1つのソース/ドレイン拡散層23Bを共有している。共有された拡散層23Bを介して、2つのRCAT2は、同じビット線bBLに接続される。
【0283】
また、選択トランジスタとしての1つのRCAT2に対して、1つの抵抗変化型記憶素子(例えば、MTJ素子)1が、それぞれ設けられている。抵抗変化型記憶素子1は、ソース/ドレイン拡散層23A上方に配置されている。
【0284】
抵抗変化型記憶素子1の一端は、選択トランジスタの電流経路(ソース/ドレイン拡散層)23Aに接続され、抵抗変化型記憶素子の他端は、ビット線BLに設けられている。
【0285】
図41に示されるように、キャパシタ領域71内において、1つの半導体領域30が、半導体基板100内に埋め込まれた素子分離絶縁膜101によって定義される。1つの半導体領域30内に、複数(ここでは、3個)のキャパシタ3が設けられている。
【0286】
半導体領域30は、キャパシタ3の構成要素として用いられる。キャパシタ3の構成要素としての半導体領域30は、例えば、y方向に延在する。
【0287】
キャパシタ電極31は、半導体領域30内に設けられている。半導体領域30の延在方向において、キャパシタ電極31は、キャパシタ絶縁膜32に挟まれている。複数のキャパシタ電極31が、1つの半導体領域30内に設けられている。複数のキャパシタ電極31は、半導体領域30の延在方向に沿って配置されている。
【0288】
キャパシタの構成要素としての半導体領域30上に、キャパシタ3の入出力端子としてのコンタクトプラグ86が設けられる。キャパシタ電極31上に、キャパシタ3の入出力端子としてのコンタクトプラグ88が設けられている。
【0289】
図42は、図40及び図41のXLII−XLII線に沿う断面構造を示し、図43は、図40及び図41のXLIII−XLIII線に沿う断面構造を示している。尚、図42及び図43において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。図43において、図の奥行き又は手前方向の部材は、破線で示している。
【0290】
メモリセルアレイ61内において、1つのアクティブ領域20内に、2つの溝190が設けられている。溝190のそれぞれに、ゲート電極21が、ゲート絶縁膜22を介して、埋め込まれている。本実施形態において、RCATのゲート電極が埋め込まれる溝190のことを、RCAT溝とよぶ。
【0291】
RCAT溝の底部は、例えば、湾曲している。それゆえ、ゲート電極21の底部は、溝の底部の湾曲に依存した曲率を有している。
【0292】
キャパシタ領域71内において、1つのキャパシタの構成要素としての半導体領域30内に、例えば、3つの溝190が設けられる。溝190のそれぞれに、キャパシタ電極31が、キャパシタ絶縁膜32を介して、埋め込まれる。各溝190に埋め込まれたキャパシタ電極31は、互いに分離されている。
【0293】
溝に埋め込まれる複数のキャパシタ電極31が、キャパシタ3の構成要素としての1つの半導体領域30を共有する。これによって、キャパシタのレイアウトや半導体領域(キャパシタ電極)30の製造工程が簡略化される。又、複数のキャパシタ電極が1つの半導体領域を共有することによって、各溝190をそれぞれ取り囲むように、素子分離絶縁膜を形成する必要がない。そのため、素子分離絶縁膜を形成する領域を確保するために、キャパシタ領域71の面積が増大するのを、抑制できる。
【0294】
本実施形態において、キャパシタ3のキャパシタ電極31が埋め込まれた溝190のことを、キャパシタ溝とよぶ。
【0295】
キャパシタの構成要素としての半導体領域30のx方向における寸法WCapは、RCATのアクティブ領域20のx方向における寸法WRと同じ大きさでもよいし、異なる大きさでもよい。但し、半導体領域30及びキャパシタ電極31間の対向面積を大きくするために、半導体領域30の寸法WCapは、アクティブ領域20のy方向の寸法WRより大きいことが好ましい。半導体領域30の寸法WCapは、実質的に、キャパシタ溝のx方向の寸法に相当する。
【0296】
半導体領域30の寸法WCapを大きくして、半導体領域30及びキャパシタ電極31間間の対向面積を大きくした場合、キャパシタ溝は、x方向(又はy方向)に延在するライン状の形状を有し、その結果として、キャパシタ溝内に埋め込まれるキャパシタ電極31もライン状の構造を有する。
【0297】
溝に埋め込まれたキャパシタ電極31のy方向における最大寸法(第3の寸法)DCは、ゲート電極21のy方向における最大寸法(第1の寸法)DAと同じで大きさでもよいし、異なる大きさでもよい。寸法DCが大きくなると、キャパシタ電極31の底部と半導体領域30との対向面積が大きくなる。その結果として、キャパシタの静電容量は大きくなる。各電極21,31の寸法DA,DCは、各溝190の開口部の寸法と実質的に等しい。各電極21,31の寸法DA,DCは、半導体領域20,30内に形成される溝の大きさによって、調整される。
【0298】
尚、本構成例において、第1の実施形態の図25及び図26を用いて説明したのと同様に、RCAT2及びキャパシタ3に要求される特性に応じて、キャパシタ絶縁膜32の材料及び膜厚は、ゲート絶縁膜22の材料及び膜厚と異なってもよい。
【0299】
キャパシタの構成要素としての半導体領域30の不純物濃度は、例えば、1019/cm3から1021/cm3程度の値に設定される。アクティブ領域としての不純物濃度は、例えば、1017/cm3程度に設定される。キャパシタの構成要素としての半導体領域30は、p型の伝導性であってもよいし、n型の伝導性であってもよい。
【0300】
以上のように、本実施形態の構成例1の抵抗変化メモリは、選択トランジスタとしてRCAT2と、キャパシタ3とを含む。
【0301】
選択トランジスタとしてのRCAT2において、ゲート電極21は、アクティブ領域20内のRCAT溝190内に、ゲート絶縁膜22を介して、埋め込まれる。ゲート電極21は、溝に沿う半導体領域20の側面及び上面に対向する。RCATのチャネル領域は、RCAT溝の底部の半導体領域を経由して、溝に沿う半導体領域30の側面に形成される。
【0302】
本構成例のキャパシタ3において、半導体領域30は、キャパシタ溝190を有する半導体領域30であり、キャパシタ電極31は、そのキャパシタ溝190の内部に埋め込まれる。キャパシタの構成要素としての半導体領域30の側面と溝に埋め込まれたキャパシタ電極31との間で、キャパシタの静電容量が形成される。
【0303】
これによって、チップ内における占有面積の増大を抑制して、半導体領域とキャパシタ電極との間の対向面積を大きくできる。それゆえ、キャパシタ3を形成するための面積を大きくせずに、キャパシタの静電容量を大きくできる。
【0304】
また、本構成例の抵抗変化メモリが含んでいるキャパシタ3は、後述の製造方法によって、選択トランジスタのとしてのRCAT2と、実質的に同時に共通の製造工程によって、形成される。それゆえ、本構成例の対抗変化メモリは、キャパシタ3を形成するための工程を、別途に追加する必要はない。
【0305】
以上のように、本実施形態の構成例1の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを、提供できる。
【0306】
(b) 製造方法
図40乃至図46を用いて、本実施形態の構成例1の抵抗変化メモリの製造方法について、説明する。図40乃至図46において、x方向における各製造工程の断面工程図が示されている。
【0307】
図44は、第2の実施形態の抵抗変化メモリの製造方法の一工程を示す断面図である。
【0308】
図44に示されるように、半導体基板100内に、素子分離絶縁膜101が埋め込まれ、メモリセルアレイ61、メモリセルアレイ内のアクティブ領域40、及び、キャパシタ領域71が定義される。例えば、メモリセルアレイ61内には、ウェル領域(図示せず)が形成される。キャパシタ領域71内には、例えば、不純物が添加され、不純物領域30が形成される。ウェル領域及び不純物領域30の形成は、素子分離絶縁膜101が形成される前に実行されてもよい。
【0309】
半導体基板100上に、絶縁膜又はレジストが堆積された後、所定のパターンを有するマスク層125が形成される。マスク層125は、RCAT溝及びキャパシタ溝の形成位置に、開口部を有する。周辺トランジスタが、プレーナ型のFETである場合、周辺トランジスタ領域は、開口部を有さないマスク層によって覆われている。
【0310】
形成されたマスク層125に基づいて、RIE法が実行される。これによって、メモリセルアレイ61及びキャパシタ領域71において、半導体基板100内の所定の位置に、溝190が形成される。
【0311】
図45は、本実施形態の抵抗変化メモリの製造方法の一工程を示す断面図である。
【0312】
図45に示されるように、マスク層が半導体基板100上から剥離された後、半導体基板100上に、ゲート絶縁膜22及びキャパシタ絶縁膜32が、例えば、熱酸化法によって、形成される。ゲート絶縁膜22及びキャパシタ絶縁膜32は、メモリセルアレイ61及びキャパシタ領域71内の溝190の側面に沿って、形成される。
【0313】
ゲート絶縁膜22及びキャパシタ絶縁膜32が形成された後、ポリシリコン層130が、例えば、CVD法を用いて、溝190内及び半導体基板100上に形成される。溝190内は、ポリシリコン層130によって、充填される。
【0314】
ポリシリコン層130上面に対する平坦化処理の後、ポリシリコン層130上には、例えば、金属層132が、スパッタ法を用いて堆積される。金属層132は、シリコンと金属との化学反応(シリサイド処理)によってシリサイド層を形成するための層である。金属層132は、例えば、タングステン、チタン、ニッケルパラジウム合金などが用いられる。金属層131の形成工程は、省略されてもよい。尚、第1の実施形態において、FinFETのゲート電極及びキャパシタのキャパシタ電極31も、シリサイド処理によって、形成されてもよい。
【0315】
図46は、本実施形態の抵抗変化メモリの製造方法の一工程を示す断面図である。
【0316】
図46に示されるように、ポリシリコン層と金属層とに対する加熱処理によって、シリサイド層が形成された後、シリサイド層上に、例えば、窒化シリコン膜などのマスク層126が堆積される。マスク層126は、フォトリソグラフィ技術及びRIE法を用いて、所定の形状に加工される。マスク層126は、半導体基板100内の溝の上方に残存するように、パターニングされる。
【0317】
パターニングされたマスク層126に基づいて、シリサイド層が加工され、RCATのゲート電極21及びキャパシタのキャパシタ電極31が、それぞれ形成される。ゲート電極21及びキャパシタ電極31の形成と同時に、プレーナー構造の周辺トランジスタのゲート電極が形成される。
【0318】
この後、形成されたゲート電極21をマスクにして、イオン注入が実行されることによって、図40乃至43に示されるように、半導体基板100内に、RCAT2のソース/ドレイン拡散層23A,23Bが形成される。この際、キャパシタ領域72がマスク(例えば、レジストマスク)で覆われていなければ、これと同時に、キャパシタ領域72内の半導体基板100表層に、拡散層(コンタクト領域)33が形成される。
【0319】
ソース/ドレイン拡散層が形成された後、ゲート電極21及びキャパシタ電極31の側面及び上面上に、側壁絶縁膜(図示せず)が形成される。
【0320】
そして、コンタクトプラグ、配線及びビット線が、例えば、ダマシン法などの周知の多層配線技術を用いて、各領域61,71内の所定の箇所に、形成される。
【0321】
これによって、第2の実施形態の抵抗変化メモリが作製される。
【0322】
以上のように、第2の実施形態の抵抗変化メモリにおいて、抵抗変化メモリが含むキャパシタ3は、メモリの選択トランジスタとしてのRCATと、実質的に同時に、同じ製造工程で形成される。
【0323】
それゆえ、本実施形態の抵抗変化メモリの製造方法によれば、溝を有する半導体領域30とその溝に埋め込まれたキャパシタ電極31とを有するキャパシタ3が、メモリセルと同じチップ内に設けられても、そのキャパシタ3を形成するために、製造工程の過剰な追加や製造工程の複雑化は、生じない。
【0324】
また、本実施形態の抵抗変化メモリにおいて、キャパシタ3の静電容量は、キャパシタの構成要素としての半導体領域30とその半導体領域30のキャパシタ溝190に埋め込まれたキャパシタ電極31との間に形成される。
【0325】
本実施形態においても、第1の実施形態の抵抗変化メモリと同様に、半導体基板内の半導体領域に形成される段差を利用して、その段差の側面において、半導体領域30及びキャパシタ電極31間の対向面積を確保している。このため、小さな占有面積で、半導体領域30及びキャパシタ電極31間の対向面積を大きくできる。
【0326】
それゆえ、第2の実施形態の抵抗変化メモリの製造方法によれば、基板表面に対するキャパシタの占有面積を大きくせずに、静電容量の大きいキャパシタを形成できる。
【0327】
したがって、本実施形態の抵抗変化メモリの製造方法によれば、静電容量の大きいキャパシタを含む抵抗変化メモリを、比較的容易に提供できる。
【0328】
(3) 構成例2
図47乃至図50を用いて、第2の実施形態の抵抗変化メモリの構成例2について、説明する。
【0329】
(a) 構造
図47を用いて、本実施形態の構成例2の抵抗変化メモリの構造について説明する。図47は、メモリセル及びキャパシタのy方向に沿う断面構造を示している。図47において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。
【0330】
本構成例の抵抗変化メモリは、y方向に沿う断面構造において、RCAT溝及びキャパシタ溝の底部が円形状の断面形状を有している。本構成例において、円形状は、楕円形状を含む。
【0331】
RCAT2のゲート電極21は、円形状の底部を有するRCAT溝に埋め込まれるため、その形状に応じて、ゲート電極21の底部は円形状の断面構造を有する。それゆえ、本構成例のRCATのゲート電極21は、円形状の下部ゲート電極部26Bとその上部に設けられた上部ゲート電極部26Aとを有する。
【0332】
キャパシタ電極31が埋め込まれるキャパシタ溝は、RCAT溝と実質的に同じ工程で形成される場合、キャパシタ溝の底部の断面形状も、円形状になる。それゆえ、キャパシタ電極31は、円形状の下部キャパシタ電極部36Bとその上部に設けられた上部キャパシタ電極部36Aとを有する。
【0333】
ゲート電極21及びキャパシタ電極31において、それらの円形状の下部電極部26B,36Bのことを、ラウンディング部26B,36Bとよぶ。ラウンディング部26B,36Bの直径(最大寸法,第2の寸法)DB,DDは、ラウンディング部26Bのより上方の溝の開口部の寸法(第1の寸法)DA,DCより大きくなっている。
【0334】
このように、選択トランジスタとしてのRCAT2において、RCAT溝及びゲート電極21の底部26Bが円形状の構造を有することによって、その円の円周に沿う領域に、チャネル領域が形成される。その結果として、ラウンディング部26Bを有するRCAT2の実効的なチャネル長が、ランディング部を有さないゲート構造に比較して、長くなる。それゆえ、メモリセル及び選択トランジスタ2の微細化が進んでも、短チャネル効果を抑制できる。
【0335】
また、キャパシタ電極31が円形状の底部を有することによって、そのキャパシタ電極31と半導体領域31との対向面積が増大する。それゆえ、ラウンディング部36Bを有するキャパシタは、ラウンディング部を有さないキャパシタに比較して、キャパシタ3の静電容量を大きくできる。
【0336】
本構成例の選択トランジスタのとしてのRCAT2において、ソース/ドレイン拡散層23A,23Bと上部ゲート電極部26Aとの間のゲート絶縁膜22Aの膜厚は、ラウンディング部26Bとアクティブ領域20との間のゲート絶縁膜22Bの膜厚より厚い。ゲート絶縁膜22Aの膜厚が厚いことによって、ソース/ドレイン拡散層23Aとゲート電極21との対向部分に生じる寄生容量を、低減できる。それゆえ、選択トランジスタとしてのRCAT2の特性劣化を抑制でき、選択トランジスタ及びそれを含む抵抗変化メモリの動作を安定化できる。
【0337】
一方、本構成例のキャパシタ3において、キャパシタ電極31のラウンディング部36Bと半導体領域30との間のキャパシタ絶縁膜32Bの膜厚は、ラウンディング部36Bを除いたキャパシタ電極31の部分36Aと半導体領域(拡散層)30,33との間のキャパシタ絶縁膜32Aの膜厚と同じ膜厚である。
【0338】
キャパシタ絶縁膜32A,32Bの膜厚は、例えば、ゲート電極21のラウンディング部26Bを覆っているゲート絶縁膜22Bの膜厚と同じである。
【0339】
それゆえ、本構成例のキャパシタ3において、キャパシタ絶縁膜32A,32Bの膜厚が厚くなることによって、静電容量が低下することは無い。
【0340】
以上のように、本実施形態の構成例2の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを、提供できる。
【0341】
(b) 製造方法
図47乃至図50を用いて、本実施形態の構成例1の抵抗変化メモリの製造方法について、説明する。図47乃至図50において、x方向における各製造工程の断面工程図が示されている。以下では、上述の製造方法と共通する工程に関しては、詳細な説明を省略する。
【0342】
図48は、本実施形態の抵抗変化メモリの製造方法の一工程を示す断面図である。
【0343】
図44に示される製造工程の後、例えば、熱酸化法によって、溝190の側面に、絶縁膜が形成される。そして、例えば、RIE法などの異方性エッチングによって、溝の底部に形成された酸化膜が除去される。
【0344】
図48に示されるように、異方性エッチングによる酸化膜の除去であるため、溝190の側面には、絶縁膜22が残存する。溝190の底部において、半導体基板(シリコン基板)表面が露出する。
【0345】
この後、シリコンが選択的にエッチングされる条件下で、CDE法などの等方性エッチングが実行される。酸化シリコン及び窒化シリコンは同じエッチング条件下にさらされても、ほとんどエッチングされない。
それゆえ、図48に示されるように、溝190の底部の半導体基板がエッチングされ、溝の底部に円形の部分(ラウンディング部)191が、半導体基板100内に形成される。
【0346】
この直後に、酸化膜22が溝の側面を覆っている状態で、半導体基板に対する熱酸化処理を再び実行して、溝190及びラウンディング部191の側面に、シリコン酸化膜を形成してもよい。但し、上述のように、複数回の酸化処理の履歴によって、酸化膜の膜厚が厚くなり、RCATにおけるゲート電極とソース/ドレイン拡散層との間の寄生容量が低減でき、素子特性は向上する。これと同様に、キャパシタ絶縁膜22が厚くなると、キャパシタの静電容量は低減する。これは、キャパシタが所定の大きい静電容量が得られないことを意味する。
【0347】
それゆえ、以下の図49及び図50に示される製造工程を実行することが、本実施形態の抵抗変化メモリに用いられるRCAT及びキャパシタの特性向上を両立するのに、好ましい。
【0348】
図49は、本実施形態の抵抗変化メモリの製造方法の一工程を示す断面図である。
【0349】
溝190の底部に、ラウンディング部191が形成された後、半導体基板100上に、フォトリソグラフィ技術を用いて、所定のマスクパターンを有するマスク層127が形成される。マスク層127は、メモリセルアレイ61の上面全体を覆っている。この一方で、マスク層127は、キャパシタ領域71内の溝190及びラウンディング部191を露出させる開口部を有する。
【0350】
マスク層127が形成された後、例えば、ウェットエッチングによって、キャパシタ領域71内の溝190側面上の酸化膜が、除去される。
メモリセルアレイ61は、マスク層127によって覆われているので、半導体基板100に対してウェットエッチングが実行されても、溝190側面の酸化膜22は除去されない。
【0351】
図50は、本実施形態の抵抗変化メモリの製造方法の一工程を示す断面図である。
【0352】
マスク層が除去された後、熱酸化処理が半導体基板100に対して実行される。これによって、メモリセルアレイ61及びキャパシタ領域71内において、溝190及びラウンディング部191内に、絶縁膜22A,22B,32A,32Bがそれぞれ形成される。
【0353】
キャパシタ領域71内において、絶縁膜32A,32Bは、溝190及びラウンディング部191内の半導体領域30の表面が露出した状態で形成される。
これと同様に、メモリセルアレイ61内において、絶縁膜22Bは、ラウンディング部191内の半導体領域(アクティブ領域)20の表面が露出した状態で形成される。
それゆえ、メモリセルアレイ61内の絶縁膜22Bは、キャパシタ領域71内の酸化膜32A,32Bと同じ膜厚を有する。
【0354】
一方、メモリセルアレイ61内の絶縁膜22Bは、溝190の側面が絶縁膜で覆われた状態で実行される。絶縁膜に覆われている溝190の側面に対して、酸化処理が実行されるので、メモリセルアレイ190内の溝190の側面上の酸化膜22Aは、他の溝190及びラウンディング部191内の絶縁膜22B,32B,33Bよりも厚くなる。
【0355】
このように、メモリセルアレイ61内において、寄生容量が発生する部分における絶縁膜22Aの膜厚を厚くでき、キャパシタ領域71内において、キャパシタ絶縁膜32A,32Bを薄い膜厚で形成できる。
【0356】
これによって、キャパシタの静電容量の低下なしに、寄生容量に起因するRCATの特性劣化を抑制できる。
【0357】
この後、形成された溝190,191内に、例えば、ポリシリコンが埋め込まれ、ラウンディング部26B,36Bを有するゲート電極21及びキャパシタ電極31が形成される。
【0358】
以上のように、本実施形態の構成例2の抵抗変化メモリの製造方法によれば、静電容量の大きいキャパシタを含む抵抗変化メモリを、比較的容易に提供できる。
【0359】
(4) 構成例3
図51を用いて、本実施形態の構成例3の抵抗変化メモリの構造について、説明する。図51は、メモリセル及びキャパシタのy方向に沿う断面構造を示している。図51において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。
【0360】
キャパシタ領域71内において、キャパシタ溝190の開口部の寸法(第3の寸法)DDがラウンディング部の直径と同じ寸法(第2の寸法)DBで、基板垂直方向(深さ方向)に延在する。
【0361】
これによって、キャパシタ溝及びその溝に埋め込まれるキャパシタ電極(電極)に、ラウンディング部92に起因する溝及び電極括れが無くなる。それゆえ、本構成例によれば、上部キャパシタ電極部とラウンディング部との接合部における酸化膜の不連続性が解消され、キャパシタ絶縁膜22の耐圧不良や、局所的な電界の集中が、軽減できる。
【0362】
尚、図51に示されるメモリセル及びキャパシタの製造方法は、以下のとおりである。
【0363】
図48に示される製造工程において、溝190底部の絶縁膜を除去した後、ラウンディング部191を形成するためのCDE法を実行せずに、キャパシタ領域71を露出させる開口を有するマスク層を、半導体基板100上に形成する。
【0364】
この後、例えば、ウェットエッチングによって、キャパシタ領域71内の溝190側面上の絶縁膜32が、選択的に除去される。メモリセルアレイ61はマスク層に覆われているので、溝190の側面上に絶縁膜22は、除去されない。
【0365】
キャパシタ領域71内の溝190側面上の絶縁膜32が除去された後に、図48の製造工程で説明したのと同様に、ラウンディング部191を形成するための等方性エッチングが、実行される。これによって、溝190内において表面が露出した半導体領域20,30がエッチングされる。
【0366】
メモリセルアレイ61において、溝190の開口部近傍の半導体領域20側面は絶縁膜22によって覆われる。それゆえ、溝190の上部の半導体領域20は、エッチングされない。それゆえ、メモリセルアレイ61内において、溝190の底部のみがエッチングされ、ラウンディング部191が形成される。
【0367】
これに対して、キャパシタ領域71において、溝190の底部及び側面の絶縁膜は除去されているので、溝190の底部だけでなく、溝190の開口部近傍の半導体領域30の側面も、エッチングされる。キャパシタ溝190の開口部は、寸法DDを有し、キャパシタ溝190は寸法DDを有して、半導体基板100の深さ方向に延在する。それゆえ、基板表面に対して平行方向におけるキャパシタ領域71のキャパシタ溝190の寸法DDは、基板表面に対して平行方向におけるメモリセルアレイ61のRCAT溝190の開口部の寸法DAより大きくなる。寸法DDは、基板表面に対して平行方向におけるラウンディング部191の最大寸法(直径)DBと実質的に同じ大きさになっている。
【0368】
この後、図50に示される製造工程と同様に、溝190及びラウンディング部191内に、絶縁膜が形成され、溝190及びランディング部191内に、ゲート電極及びキャパシタ電極が埋め込まれる。
【0369】
以上のように、本実施形態の構成例3の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを提供できるとともに、選択トランジスタ及びキャパシタの特性を向上できる。
【0370】
(5) 構成例4
図52を用いて、本実施形態の構成例4の抵抗変化メモリの構造について、説明する。図52は、メモリセル及びキャパシタのx方向に沿う断面構造を示している。図52において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。図52において、図の奥行き又は手前方向の部材は、破線で示している。
【0371】
選択トランジスタとしてのRCAT2において、溝の底部及びゲート電極21の底部の構造が、サドル構造20Sを有してもよい。サドル構造とは、チャネル幅方向におけるゲート電極の底部の構造において、ゲート電極21が、チャネル領域(アクティブ領域)の上面に加えて、ゲート絶縁膜を介して、チャネル幅方向(x方向)におけるチャネル領域の両側面を覆う構造のことである。換言すると、サドル構造は、溝の底部において、アクティブ領域がフィン部を有する構造になる。このフィン部は、第1の側面と、第1の側面に対向する第2の側面と、第1の側面と第2の側面を接続する上面を有する。
【0372】
このようなゲート電極−チャネル領域構造を有するRCATは、サドルフィントランジスタともよばれる。
【0373】
このように、ゲート電極21の底部とチャネル領域との間の構造が、サドル構造20Sを有していることによって、トランジスタの実質的なチャネル長が増加し、RCATのリーク特性を向上できる。
【0374】
キャパシタ3において、キャパシタ電極31の底部がサドル構造30Sを有する。これによって、キャパシタの構成要素としての半導体領域30とキャパシタ電極31との対向面積を大きくできる。それゆえ、サドル構造のキャパシタ電極31を有するキャパシタ3は、その静電容量が大きくなる。
【0375】
サドル構造のゲート電極21及びキャパシタ電極31は、例えば、以下のように形成される。半導体基板内に電極を埋め込むための溝190が形成された後に、形成された溝を介して、半導体基板内に埋め込まれた素子分離絶縁膜の側面を、エッチングする。これによって、溝の底部において、半導体領域の側面が露出する。この後、上述の製造工程と同様に、溝の側面に沿って、ゲート絶縁膜22及びキャパシタ絶縁膜32を形成し、溝内にゲート電極及びキャパシタ電極を埋め込む。これによって、サドル構造のゲート電極が形成される。
【0376】
以上のように、本実施形態の構成例4の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを提供できるとともに、選択トランジスタ及びキャパシタの特性を向上できる。
【0377】
(6) 構成例5
図53及び図54を用いて、本実施形態の構成例5の抵抗変化メモリの構造について、説明する。図53及び図54は、メモリセル及びキャパシタのx方向に沿う断面構造を示している。図53及び図54において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。
【0378】
上述の例では、キャパシタ領域71内のキャパシタ溝ごとに、互いに分離されたキャパシタ電極を埋め込んでいる。この場合、キャパシタが選択トランジスタとしてのRCATと実質的に同じ構造を有するため、基板上におけるレイアウト及び製造プロセスの観点から、キャパシタとメモリセルとの整合性が良い。また、キャパシタ1つあたりの半導体領域−キャパシタ電極間の絶縁耐圧も良い。
【0379】
但し、より大きい静電容量がキャパシタに要求される場合には、図53に示されるように、複数のキャパシタ溝に対して、共通のキャパシタ電極31を埋め込んでもよい。この場合、対をなす半導体領域30及びキャパシタ電極31Xは、櫛歯状の断面形状を有している。
【0380】
キャパシタ電極31Xは、キャパシタ領域72内に複数のキャパシタ溝にまたがり、キャパシタ溝の側面上及び半導体領域30上面上において、連続している。これと同様に、キャパシタ絶縁膜32も、複数のキャパシタ溝の内部及び半導体領域上において、連続している。
【0381】
キャパシタ電極31Xは、コンタクトプラグ88及び配線89を介して、電位が供給される。それゆえ、各溝に埋め込まれたキャパシタ電極31Xの各部分は、共通の電位が供給される。
【0382】
図53に示されるキャパシタ3は、溝の側面及び底面に沿った電極間の対向面積に加えて、隣接するキャパシタ溝の間の半導体領域30の上面とキャパシタ電極31Xとの間で、半導体領域とキャパシタ電極との間の対向面積を確保できる。それゆえ、キャパシタ3の静電容量を大きくできる。
【0383】
尚、図54に示されるように、溝の上端において、キャパシタの構成要素としての半導体領域30の上部の角195が、丸くなっていてもよい。この場合、図53に示すように、半導体領域30の上部が尖っている場合に比較して、半導体領域30の上部における電界集中が緩和される。それゆえ、複数のキャパシタ溝に対して連続したキャパシタ電極31Xを有するキャパシタ3の絶縁耐圧の劣化を抑制できる。
【0384】
例えば、以下の製造工程によって、図54に示されるように、半導体領域30上部の角が丸くされる。
【0385】
図48に示す工程において、溝190底部の酸化膜が除去された後、ラウンディング部191を形成するための等方性エッチングを実行せずに、キャパシタ領域72内のマスク層が、除去される。
【0386】
そして、キャパシタ領域72内の溝190の側面の絶縁膜が、除去される。この際、キャパシタ領域72内のマスク層が除去されているので、半導体領域30の上部の絶縁膜(例えば、自然酸化膜又はバーズビーク)が除去される。
【0387】
この後、キャパシタ溝の底部にラウンディング部を形成するための等方性エッチングが実行される。この等方性エッチングによって、メモリセルアレイ61内の溝190の底部に、ラウンディング部191が形成されるのと同時に、キャパシタ領域71内の半導体領域30の上部(キャパシタ溝の開口部)がエッチングされる。これによって、キャパシタ領域71内において、キャパシタの構成要素としての半導体領域30の上部の角が、丸くなる。
【0388】
尚、複数のキャパシタ溝にまたがるキャパシタ電極31Xは、隣接するキャパシタ溝間で、導電層が分断されないように、マスクパターンが形成されることによって、形成される。
【0389】
以上のように、本実施形態の構成例5の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを提供できる。
【0390】
(7) 構成例6
図55乃至図59を用いて、本実施形態の構成例6の抵抗変化メモリの構造について、説明する。図55乃至図59は、メモリセル及びキャパシタのx方向に沿う断面構造を示している。図55乃至図59において、チップ上の素子を覆う層間絶縁膜の図示は、省略する。
【0391】
第1の実施形態の図27乃至図31を用いて説明したのと同様に、本実施形態のキャパシタ3が、抵抗変化型記憶素子1及び電極層18,19の構成要素を含んでいてもよい。
【0392】
すなわち、図55に示されるように、ゲート電極21と同じ材料によって形成されるキャパシタ電極31上に、第2のキャパシタ絶縁膜32が形成される。
【0393】
第2のキャパシタ絶縁膜35上に、例えば、導電層18A、導電体1A及び導電層19Aが順次積層される。導電層19A上には、コンタクトプラグ881が設けられている。コンタクトプラグ881は、配線891に接続される。
【0394】
上述のように、導電層18Aは、下部電極層18と同じ材料を用いて同時に形成され、導電層19Aは、上部電極層19と同じ材料を同時に用いて形成される。導電体1Aは、抵抗変化型記憶素子1と同時に同じ材料を用いて、形成される。尚、導電体1Aは、抵抗変化型記憶素子1の構成要素の全てを含んでいなくともよい。
【0395】
このように、ゲート電極21と同じ材料を用いて形成されるキャパシタ電極31と抵抗変化型記憶素子1(又は電極層)と同じ材料を用いて形成される導電体1Aとの間に、キャパシタ絶縁膜35を挟んで、キャパシタの静電容量が形成される。
【0396】
図56に示されるように、図28を用いて説明した例と同様に、キャパシタ絶縁膜35と導電体1Aとの間に、コンタクトプラグや配線と同じ部材88A1が、設けられてもよい。
【0397】
図57に示されるように、図29を用いて説明した例と同様に、基板表面に対して平行方向における導電体1Aの寸法が、基板表面に対して平行方向における抵抗変化型記憶素子1の寸法よりも大きくてもよい。これによって、キャパシタ絶縁膜35と導電体1Aとの対向面積を大きくでき、キャパシタ絶縁膜35と導電体1Aとの間で発生する静電容量を増大できる。導電体1Aの平坦性及び加工の難度を考慮すると、キャパシタ領域72に対する導電体1Aのデンシティールールは、25%から70%の間に設定されることが好ましい。
【0398】
図30及び図31を用いて説明した例と同様に、導電体1A及び導電層18A,19Aの平面パターンが、メモリセルアレイ61内の抵抗変化型記憶素子1及び電極層18,19と異なっていてもよい。
【0399】
すなわち、図58に示されるように、導電層19Bが、複数の導電体1A上で連続していてもよい。また、図59に示されるように、導電層18Bが、キャパシタ絶縁膜35上で連続し、1つの導電層18Bが複数の導電体1Aに共通に接続されてもよい。これによって、抵抗変化型記憶素子1及び電極層18,19と同じ構成を含むキャパシタの形成工程が、容易になる。
【0400】
以上のように、本実施形態の構成例6の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを提供できる。
【0401】
(8) 構成例7
図60を用いて、本実施形態の構成例7の抵抗変化メモリの構造について、説明する。
【0402】
第1の実施形態において説明したのと同様に、図60に示されるように、所定の面積のキャパシタ領域71A,71Bに対するキャパシタ3A,3Bが形成される実効的な面積、例えば、キャパシタ領域71B,71B内に対するキャパシタ電極31A,31Bのそれぞれのデンシティールールが25%から75%程度に設定されることが好ましい。つまり、キャパシタ電極30A,30B,31A,31Bが、上記のデンシティールールを満たすように、所定のサイズとなるように、加工されることが好ましい。
【0403】
これによって、キャパシタの構成要素の平坦性を向上できる。また、抵抗変化メモリの製造工程において、キャパシタの加工の難度を低減できる。
【0404】
また、図60において、2つのキャパシタ3A,3Bが直列接続されている。これによって、図33を用いて説明したのと同様に、キャパシタ絶縁膜32A,32Bの絶縁破壊の発生を抑制できる。それゆえ、信頼性の高い抵抗変化メモリを形成できる。
【0405】
以上のように、本実施形態の構成例6の抵抗変化メモリによれば、大きい静電容量のキャパシタを含む抵抗変化メモリを、提供できる。
【0406】
(D) 変形例
図61及び図62を用いて、第1及び第2の実施形態に係る抵抗変化メモリの変形例について、説明する。
【0407】
第1及び第2の実施形態において、MRAMが抵抗変化メモリの一例として例示されている。但し、抵抗変化メモリが、ゲート電極が半導体領域の側面に対向する選択トランジスタと、半導体領域の側面と導電層との間に絶縁体が設けられたキャパシタとを有していれば、例えば、ReRAM(Resistive RAM)やPCRAM(Phase Change RAM)のような、MRAM以外の抵抗変化メモリに、第1及び第2の実施形態が適用できるのはもちろんである。
【0408】
例えば、ReRAMにおいて、メモリ素子に、可変抵抗素子が用いられる。ReRAMに用いられるメモリ素子は、電圧、電流又は熱などのエネルギーによって、素子の抵抗値が可逆的に変化し、抵抗値が変化した状態を不揮発に保持する。
【0409】
図61は、ReRAMに用いられるメモリ素子(可変抵抗素子)の構造例を示している。
【0410】
ReRAMに用いられる抵抗変化型記憶素子10の構成を示す概略図である。抵抗変化型記憶素子(可変抵抗素子)1は、下部電極13A、上部電極13B、及びこれらに挟まれた記憶層14を備えている。下部及び上部電極13A,13Bは、上述の電極層18,19であってもよいし、電極層18,19と異なる構成であってもよい。
【0411】
記憶層14は、プロブスカイト型金属酸化物、或いは二元系金属酸化物などの遷移金属酸化物から構成される。プロブスカイト型金属酸化物としては、PCMO(Pr0.7Ca0.3MnO3)、Nb添加SrTi(Zr)O3、Cr添加SrTi(Zr)O3などが挙げられる。二元系金属酸化物としては、NiO、TiO2、Cu2Oなどが挙げられる。
【0412】
可変抵抗素子1は、バイポーラ型と呼ばれる動作モードの素子とユニポーラ型と呼ばれる動作モードの素子が存在する。バイポーラ型の素子1は、それに印加する電圧の極性を変えることで抵抗値が変化する。ユニポーラ型の素子1は、それに印加する電圧の絶対値又は電圧のパルス幅を変えることで抵抗値が変化する。このように、抵抗変化型記憶素子10は、印加電圧を制御することで低抵抗状態と高抵抗状態とに設定される。なお、バイポーラ型であるかユニポーラ型であるかは、選択する記憶層14の材料によって異なってくる。
【0413】
例えば、バイポーラ型の抵抗変化型記憶素子1を用いた場合において、抵抗変化型記憶素子10を高抵抗状態(リセット状態)から低抵抗状態(セット状態)へ遷移させる電圧をセット電圧Vset、低抵抗状態(セット状態)から高抵抗状態(リセット状態)へ遷移させる電圧をリセット電圧Vresetとする。
セット電圧Vsetは下部電極13Aに対して上部電極13Bに正の電圧を印加する正バイアス、リセット電圧Vresetは下部電極13Aに対して上部電極13Bに負の電圧を印加する負バイアスに設定される。そして、低抵抗状態及び高抵抗状態を“0”データ及び“1”データにそれぞれ対応させることで、抵抗変化型記憶素子としての可変抵抗素子1が1ビットデータを記憶することができる。
【0414】
データの読み出しは、リセット電圧Vresetよりも1/1000〜1/4程度の十分小さな読み出し電圧を抵抗変化型記憶素子1に印加する。そして、この時に、ReRAMの抵抗変化型記憶素子1に流れる電流を検出することでデータを読み出すことができる。
【0415】
PCRAMは、メモリ素子に相変化素子が用いられる。相変化素子は、外部から与えられたエネルギーによって、結晶相が結晶状態から非晶質状態へ、または、非晶質状態から結晶状態へ可逆的に変化する。その結晶相の変化の結果として、相変化素子の抵抗値(インピーダンス)が変化する。相変化素子の結晶相が変化した状態は、結晶相の変化に必要なエネルギーが与えられるまで、不揮発に保持される。
【0416】
図62は、PCRAMに用いられるメモリ素子(相変化素子)の構造例を示している。
【0417】
抵抗変化型記憶素子1は、下部電極15A、ヒーター層16、記憶層17、上部電極15Bが順に積層されて構成されている。尚、下部及び上部電極15A,15Bは、上述の電極層18,19であってもよいし、電極層18,19とは異なる構成であってもよい。
【0418】
記憶層17は、相変化材料から構成され、書き込み時に発生する熱により結晶状態と非晶質状態とに設定される。記憶層82の材料としては、Ge−Sb−Te、In−Sb−Te、Ag−In−Sb−Te、Ge−Sn−Teなどのカルコゲン化合物を挙げることができる。これらの材料は、高速スイッチング性、繰返し記録安定性、高信頼性を確保する上で望ましい。
【0419】
ヒーター層16は、記憶層17の底面に接している。ヒーター層16が記憶層17に接する面積は、記憶層17の底面の面積より小さいことが望ましい。これは、ヒーター層16と記憶層17との接触部分を小さくすることで加熱部分を小さくし、書き込み電流又は電圧を低減するためである。ヒーター層16は、導電性材料からなり、例えば、TiN、TiAlN、TiBN、TiSiN、TaN、TaAlN、TaBN、TaSiN、WN、WAlN、WBN、WSiN、ZrN、ZrAlN、ZrBN、ZrSiN、MoN、Al、Al−Cu、Al−Cu−Si、WSi、Ti、Ti−W、及びCuから選択される1つからなることが望ましい。また、ヒーター層16は、後述する下部電極15Aと同じ材料であってもよい。
【0420】
下部電極15Aの面積は、ヒーター層16の面積より大きい。上部電極15Bは、例えば、記憶層17の平面形状と同じである。下部電極15A及び上部電極15Bの材料としては、Ta、Mo、Wなどの高融点金属が挙げられる。
【0421】
記憶層17は、それに印加される電流パルスの大きさ及び電流パルスの幅を制御することで加熱温度が変化し、結晶状態又は非晶質状態に変化する。具体的には、書き込み時、下部電極15Aと上部電極15Bとの間に電圧又は電流が印加され、上部電極15Bから記憶層17及びヒーター層16を介して、下部電極15Aに電流が流れる。記憶層17を融点付近まで加熱すると、記憶層17は非晶質相(高抵抗相)に変化し、電圧又は電流の印加が停止されても非晶質状態を維持する。
【0422】
一方、下部電極15Aと上部電極15Bとの間に電圧又は電流が印加され、記憶層17を結晶化に適した温度付近まで加熱すると、記憶層17は結晶相(低抵抗相)に変化し、電圧又は電流の印加が停止されても結晶状態を維持する。記憶層17を結晶状態に変化させる場合、例えば、非晶質状態に変化させる場合と比べて、記憶層17に印加する電流パルスの大きさは小さく、かつ電流パルスの幅は大きく設定される。このように、下部電極15Aと上部電極15Bとの間に電圧又は電流を印加して記憶層17を加熱することで、記憶層17の抵抗値を変化させることができる。
【0423】
記憶層17が結晶相であるか、非晶質相であるかは、下部電極15Aと上部電極15Bとの間に記憶層17が結晶化も非晶質化も生じない程度の低電圧又は低電流が印加され、下部電極15Aと上部電極15Bとの間の電圧又は電流が読み取られることによって、判別することができる。このため、低抵抗状態及び高抵抗状態を“0”データ及び“1”データにそれぞれ対応させることで、PCRAMの抵抗変化型記憶素子10から1ビットデータを読み出すことができる。
【0424】
以上のように、本実施形態の抵抗変化メモリにおいて、磁気抵抗効果素子(MTJ素子)1の代わりに、可変抵抗素子又は相変化素子を、抵抗変化型記憶素子1として用いてもよい。
【0425】
[その他]
本実施形態の抵抗変化メモリのキャパシタは、例えば、チップの安定化回路やチャージポンプ回路に適用される。
【0426】
本実施形態において、抵抗変化メモリのメモリセルが、1つの抵抗変化型記憶素子に対して1つの選択トランジスタが接続される構成(1R+1Tr)が示されている。しかし、本実施形態は、1R+1Tr型のメモリセルに限定されず、メモリセルは、例えば、1つの抵抗変化記憶素子に対して2つの選択トランジスタが接続される構成(1R+1Tr)や2R+2Tr型でもよいのは、もちろんである。
【0427】
さらに、本実施形態の抵抗変化メモリは、上述のメモリセルアレイ内におけるメモリセルのレイアウト、或いは、1組のビット線対を構成するビット線のレイアウトに限定されないのはもちろんである。
【0428】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0429】
1:抵抗変化型記憶素子、2:選択トランジスタ、3:キャパシタ、20:半導体領域、21:ゲート電極、22:ゲート絶縁膜、23A,23B:ソース/ドレイン、24:チャネル領域、28,38:マスク層、30,31,31X:キャパシタ電極、32:キャパシタ絶縁膜、100:半導体基板、6:メモリ領域、9:周辺回路領域、61:メモリセルアレイ、71、キャパシタ領域、72:周辺トランジスタ領域、81,82,83,86,88:コンタクトプラグ。
【特許請求の範囲】
【請求項1】
半導体基板内に設けられるアクティブ領域としての第1の半導体領域と、ゲート絶縁膜を介して前記第1の半導体領域の側面に対向するゲート電極とを有する選択トランジスタと、記憶するデータに応じて抵抗値が変化するメモリ素子と、を含むメモリセルと、
半導体基板内に設けられる第2の半導体領域と、前記第2の半導体領域の側面に対向するキャパシタ電極と、前記第2の半導体領域と前記キャパシタ電極との間に設けられたキャパシタ絶縁膜とを含むキャパシタと、
を具備することを特徴とする抵抗変化メモリ。
【請求項2】
前記第1及び第2の半導体領域のそれぞれは、第1及び第2のフィン部であり、
前記ゲート電極は、前記第1のフィン部に立体交差して、前記第1のフィン部の両側の側面を覆い、
前記キャパシタ電極は、前記第2のフィン部に立体交差して、前記第2のフィン部の両側の側面を覆う、
ことを特徴とする請求項1に記載の抵抗変化メモリ。
【請求項3】
前記ゲート電極は、前記ゲート絶縁膜より厚い絶縁膜を介して、前記第1のフィン部の上面を覆い、
前記導電層は、前記キャパシタ絶縁膜を介して、前記第2のフィン部の上面を覆う、
ことを特徴とする請求項2に記載の抵抗変化メモリ。
【請求項4】
前記第1の半導体領域は、前記ゲート電極が埋め込まれる第1の溝を有し、
前記第2の半導体領域は、前記キャパシタ電極が埋め込まれる第2の溝を有し、
前記ゲート電極は、前記ゲート絶縁膜を介して前記第1の半導体領域の側面に対向し、
前記キャパシタ電極は、前記キャパシタ絶縁膜を介して前記第2の半導体領域の側面に対向する、
ことを特徴とする請求項1に記載の抵抗変化メモリ。
【請求項5】
前記ゲート電極は、基板表面に対して平行方向において第1の寸法を有する第1のゲート電極部と、円形状の断面形状を有し、基板表面に対して平行方向の寸法が前記第1の寸法より大きい第2の寸法を有する第2のゲート電極部とを有し、
前記キャパシタ電極は、基板表面に対して平行方向において第3の寸法を有する第1のキャパシタ電極部と、基板表面に対して平行方向において前記第2の寸法を有する第2のキャパシタ電極部とを有し、
前記第3の寸法は、前記第1の寸法以上、前記第2の寸法以下である、
ことを特徴とする請求項1に記載の抵抗変化メモリ。
【請求項1】
半導体基板内に設けられるアクティブ領域としての第1の半導体領域と、ゲート絶縁膜を介して前記第1の半導体領域の側面に対向するゲート電極とを有する選択トランジスタと、記憶するデータに応じて抵抗値が変化するメモリ素子と、を含むメモリセルと、
半導体基板内に設けられる第2の半導体領域と、前記第2の半導体領域の側面に対向するキャパシタ電極と、前記第2の半導体領域と前記キャパシタ電極との間に設けられたキャパシタ絶縁膜とを含むキャパシタと、
を具備することを特徴とする抵抗変化メモリ。
【請求項2】
前記第1及び第2の半導体領域のそれぞれは、第1及び第2のフィン部であり、
前記ゲート電極は、前記第1のフィン部に立体交差して、前記第1のフィン部の両側の側面を覆い、
前記キャパシタ電極は、前記第2のフィン部に立体交差して、前記第2のフィン部の両側の側面を覆う、
ことを特徴とする請求項1に記載の抵抗変化メモリ。
【請求項3】
前記ゲート電極は、前記ゲート絶縁膜より厚い絶縁膜を介して、前記第1のフィン部の上面を覆い、
前記導電層は、前記キャパシタ絶縁膜を介して、前記第2のフィン部の上面を覆う、
ことを特徴とする請求項2に記載の抵抗変化メモリ。
【請求項4】
前記第1の半導体領域は、前記ゲート電極が埋め込まれる第1の溝を有し、
前記第2の半導体領域は、前記キャパシタ電極が埋め込まれる第2の溝を有し、
前記ゲート電極は、前記ゲート絶縁膜を介して前記第1の半導体領域の側面に対向し、
前記キャパシタ電極は、前記キャパシタ絶縁膜を介して前記第2の半導体領域の側面に対向する、
ことを特徴とする請求項1に記載の抵抗変化メモリ。
【請求項5】
前記ゲート電極は、基板表面に対して平行方向において第1の寸法を有する第1のゲート電極部と、円形状の断面形状を有し、基板表面に対して平行方向の寸法が前記第1の寸法より大きい第2の寸法を有する第2のゲート電極部とを有し、
前記キャパシタ電極は、基板表面に対して平行方向において第3の寸法を有する第1のキャパシタ電極部と、基板表面に対して平行方向において前記第2の寸法を有する第2のキャパシタ電極部とを有し、
前記第3の寸法は、前記第1の寸法以上、前記第2の寸法以下である、
ことを特徴とする請求項1に記載の抵抗変化メモリ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【公開番号】特開2012−19105(P2012−19105A)
【公開日】平成24年1月26日(2012.1.26)
【国際特許分類】
【出願番号】特願2010−156159(P2010−156159)
【出願日】平成22年7月8日(2010.7.8)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成24年1月26日(2012.1.26)
【国際特許分類】
【出願日】平成22年7月8日(2010.7.8)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]