【課題】共通データバスを共有する複数のローカルメモリユニットが重複してデータを転送すること、あるいは、複数のローカルメモリユニットに対して重複してデータを転送することを抑制した半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、複数のメモリセルを含む複数のローカルメモリユニットＬＭＵ＜０＞〜ＬＭＵ＜７＞を備える。共通データバスＤＢは、複数のローカルメモリユニットに共有され、複数のローカルメモリユニットからデータを転送し、あるいは、複数のローカルメモリユニットへデータを転送する。タイミングコントローラＴ／Ｃはローカルメモリユニットの単位で配置するのではなく、インターリーブ動作を行なう単位（ローカルメモリユニットＬＭＵ＜０＞〜ＬＭＵ＜７＞のグループ）に対して1つ配置する。これにより読出しデータまたは書込みデータは、共通データバスＤＢにおいて衝突しない。 （もっと読む）

【課題】
２データビットより多いデータビットをＭＲＡＭセルに対して書き込み読み出すための方法であって、当該ＭＲＡＭセルは、読み出し磁化方向を呈する読み出し層と、第１記憶磁化方向を呈する第１記憶強磁性層と第２記憶磁化方向を呈する第２記憶強磁性層と から成る記憶層とから形成された磁気トンネル接合から構成される。
【解決手段】
本発明の方法は、前記磁気トンネル接合を高温閾値より上で加熱するステップと前記第１記憶磁化方向を前記第２磁化方向に対して或る角度で指向させるステップとを有する。その結果、前記磁気トンネル接合が、読み出し磁化方向の方向に対する前記第１記憶磁化方向の方向によって決定される１つの抵抗状態レベルに到達する。書き込み領域を発生させるためのただ１つの電流線を使用することで、当該方法は、異なる少なくとも４つの状態レベルをＭＲＡＭセル内に記憶することを可能にする。 （もっと読む）

【課題】微細配線を簡易に低抵抗化する。
【解決手段】実施形態に係わる半導体装置は、第１の方向に積み重ねられる第１乃至第３の半導体層3a,3b,3cを有し、第２の方向に延びるフィン型積層構造を有する。第１のレイヤーセレクトトランジスタTaは、第１のゲート電極10aを有し、第１の半導体層3aでノーマリオン状態である。第２のレイヤーセレクトトランジスタTbは、第２のゲート電極10bを有し、第２の半導体層3bでノーマリオン状態である。第３のレイヤーセレクトトランジスタTcは、第３のゲート電極10cを有し、第３の半導体層3cでノーマリオン状態である。第１の半導体層3aのうちの第１のゲート電極10aにより覆われた領域、第２の半導体層3bのうちの第２のゲート電極10bにより覆われた領域及び第３の半導体層3cのうちの第３のゲート電極10cにより覆われた領域は、それぞれ金属シリサイド化される。 （もっと読む）

【課題】書込まれる記憶データのレベルに依存せず磁気特性が対称な磁性体メモリセルを有する薄膜磁性体記憶装置を提供する。
【解決手段】トンネル磁気抵抗素子中の自由磁化層においては、静磁性結合に起因する固定磁化層との間の結合磁界ΔＨｐが、磁界容易軸（ＥＡ）に沿った方向に作用している。データ書込磁界Ｈ（ＷＷＬ）は、自由磁化層の磁化困難軸（ＨＡ）と完全に平行に印加されるのではではなく、磁化困難軸ＨＡとの間に所定角度αを成すように印加される。これにより、Ｈ（ＷＷＬ）の磁化容易軸（ＥＡ）方向に沿った成分によって、一様な結合磁界ΔＨｐが相殺される。 （もっと読む）

【課題】３次元クロスポイント型の不揮発性記憶装置において、従来に比してメモリセルの面積を縮小することができる不揮発性記憶装置を提供する。
【解決手段】メモリセルＭＣ制御用の制御素子に接続される下層配線２５と、複数のワード線ＷＬと複数のビット線ＢＬとの交差位置に配置される複数のメモリセルＭＣを有するメモリセルアレイ層が、下層配線２５が形成された第２の層間絶縁膜３０上に複数積層されたメモリ層ＭＬと、ワード線ＷＬおよびビット線ＢＬと下層配線２５との間を接続するワード線およびビット線コンタクトＷＣ，ＢＣと、ワード線ＷＬおよびビット線ＢＬをワード線およびビット線コンタクトＷＣ，ＢＣと接続する引き出し配線部１５１と、を備え、引き出し配線部１５１は、ワード線ＷＬとビット線ＢＬと同じ最小寸法の配線で構成され、引き出し配線部１５１の上面および両側面でワード線およびビット線コンタクトＷＣ，ＢＣに接する。 （もっと読む）

【課題】電気的手段により磁気情報の書込みを行う磁気メモリセル及びそれを装備した大容量多値磁気メモリを提供する。
【解決手段】スピン蓄積層１上に配置した複数の磁気記録ビット３１〜３４と、１つの検出部によって磁気メモリセルを構成し、その磁気メモリセルを多数組み合わせて大容量磁気メモリを構成する。磁気記録ビットは、スピン蓄積層上に中間層、磁気記録層、障壁層、固定層、電極保護層を積層した構造を有し、検出部はスピン蓄積層上に中間層、固定層、電極保護層を積層した構造を有する。検出部は、各記録ビットを構成する磁気記録層の磁化方向の組合せを多値情報として電気的に検出する。 （もっと読む）

【課題】参照信号と比較して記憶情報を読み出す際に、誤読み出しを低減する。
【解決手段】半導体記憶装置は、抵抗値の変化によって“０”データ及び“１”データを記憶する可変抵抗素子２１と、可変抵抗素子２１のデータを判定するための参照電流を生成し、かつ“０”データを記憶する可変抵抗素子のアドミッタンスと、“１”データを記憶する可変抵抗素子のアドミッタンスとの中間のアドミッタンスを有する電流生成回路３０と、可変抵抗素子２１に接続された第１の入力端子と、電流生成回路３０に接続された第２の入力端子とを有し、かつ第１及び第２の入力端子の電流を比較するセンスアンプ１７とを含む。 （もっと読む）

デバイス層の数より少ない数のビット線マスクを用いて３次元メモリを製造する構造および方法を開示する。第１のビット線層を第１のデバイスレベルに形成するために第１のビット線マスクが使用される。第１のビット線層は複数の第１のビット線を含む。第１のビット線マスクは、第２のビット線層を第２のデバイスレベルに形成するためにも使用される。第２のビット線層は複数の第２のビット線を含む。第１のビット線および第２のビット線は、同じマスクパターンを使用するにもかかわらず、ビット線接続レベルへの異なる電気的接続を有する。
（もっと読む）

【課題】セル構造が簡単かつセルサイズが小さく、従って製造工程が容易な磁気抵抗ラムを提供すること。
【解決手段】１つのビットラインとセルプレートとの間にＮＡＮＤ型に直列連結され、各々のゲートに複数のワードラインの信号が印加されるＭＲＡＭセルグループ、及び前記１つのビットラインに連結されセンスアンプイネーブル信号が印加されると、前記ビットラインに印加されたデータをセンシングするセンスアンプを備え、もしくは、
ビットラインとセルプレートとの間にＮＡＮＤ型に直列接続され、各々のゲート端子に複数のワードラインの信号が印加されるＭＲＡＭセルグループ、及び前記ビットラインに接続され前記ＭＲＡＭセルグループに流れる電流を電圧に変換した後、前記ＭＲＡＭセルグループ内のＭＴＪの磁気分極方向の差による多重データを検出する多重データ検出回路を備える。
【選択図】図１５
（もっと読む）

【課題】本発明は、スイッチ磁界を低減し書き込み時の低エラー率を実現するトグルモードM-RAMデバイスを提供する。
【解決手段】本発明は、第１面上の第１方向に沿って延びる第１書き込み線と、第１面に平行な第２面上において第１方向と直交しない第２方向に沿って延びる第２書き込み線と、スイッチング可能な磁化状態を有し、それらの交差領域に配列される磁気抵抗メモリ素子とを備え、第１書き込み線は、第１書き込み電流が印加されると、第１磁界をメモリ素子に印加するように設けられ、第２書き込み線は、第２書き込み電流が印加されると、第２磁界をメモリ素子に印加するように設けられ、第１及び第２磁界はそれぞれ、メモリ素子における磁化容易軸に対して４５度未満の方向を有し、所定の処理でメモリ素子に印加される場合に、第１及び第２磁界を合成した磁界が、メモリ素子の磁化状態をスイッチングするために十分な大きさであることを特徴とする。 （もっと読む）

【課題】センスアンプ回路の特性を劣化させることがなく、かつ、出力電圧レンジを大きく取ることができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、それぞれビット線ＢＬｘ０，ＢＬｘ１に接続された複数の磁気抵抗素子Ｒｘ０，Ｒｘ１と、それぞれビット線ＢＬ＿Ｂｘ０，ＢＬ＿Ｂｘ１に接続された複数のリファレンス抵抗Ｒｍｉｎ，Ｒｍａｘと、センスアンプ回路１０とを備える。磁気抵抗素子Ｒｘ０，Ｒｘ１は、２値のデータを蓄積する。リファレンス抵抗Ｒｍｉｎ，Ｒｍａｘは、基準抵抗値Ｒｒｅｆを発生するために用いられる。センスアンプ回路１０は、磁気抵抗素子Ｒｘ０，Ｒｘ１からデータを読み出すときに、上記各ビット線上を流れる電流ＩＡ〜ＩＤをそれぞれ分流させ、各分流された電流を、各分流された電流が流れるビット線とは異なる対応するビット線を流れる電流と合流させるＮ型トランジスタ２８ａ〜３１ａ，２８ｂ〜３１ｂを備える。 （もっと読む）

【課題】大容量メモリを実現する。
【解決手段】磁気記憶装置は、磁壁１２で区切られた磁区１１からなる複数のセルで構成され、このセル毎に情報が記録された磁性配線１０と、この磁性配線の一端部に配置された書き込み用素子２０と、磁性配線の他端部に配置された読み出し用素子３０とを具備する。書き込み動作時には、金属配線からなる書き込み用素子に書き込み電流Ｉｗを流し、この書き込み電流Ｉｗにより発生する磁場を磁性配線１０の一端部に位置するターゲットセル（書き込みたいアドレスのセル）ＴＣ−ｗに印加する。読み出し用素子３０はＭＴＪ素子（磁気抵抗効果素子）からなる。 （もっと読む）

【課題】抵抗メモリの一種として挙げられ、抵抗記憶素子に相変化材料を用いた相変化メモリを提供する。
【解決手段】メモリは、第１ドレイン１２４と第１ソース１２２ａとを含む第１トンネル電界効果トランジスタ１０８ａを含んでいる。上記第１ドレインは、第１抵抗記憶素子１０６ａに結合されている。上記メモリは、第２トンネル電界効果トランジスタ１０８ｂを含んでいる。上記第２トンネル電界効果トランジスタは、第２ドレインを含み、上記第１ソース１２２ａを共有している。上記第２ドレインは、第２抵抗記憶素子に結合されている。上記メモリは、ソースノードを設けるために、上記第１ソースに結合されている第１領域１１４を含む。 （もっと読む）