3Dメモリアレイの製造のためのX線用の共用マスクとY線用の共用マスク
デバイス層の数より少ない数のビット線マスクを用いて3次元メモリを製造する構造および方法を開示する。第1のビット線層を第1のデバイスレベルに形成するために第1のビット線マスクが使用される。第1のビット線層は複数の第1のビット線を含む。第1のビット線マスクは、第2のビット線層を第2のデバイスレベルに形成するためにも使用される。第2のビット線層は複数の第2のビット線を含む。第1のビット線および第2のビット線は、同じマスクパターンを使用するにもかかわらず、ビット線接続レベルへの異なる電気的接続を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般的には半導体製造の分野に関し、特に3次元半導体メモリデバイスおよびその製造方法に関する。
【背景技術】
【0002】
関連特許出願との相互参照
本願は、その全体が本願明細書において参照により援用されている、2008年9月9日に出願された米国特許出願第12/231,000号(特許文献1)の利益を主張する。
【0003】
半導体デバイスの製造中、基板上に構造を形成するために種々のリソグラフィックマスクが使用される。各々のリソグラフィックステップは、それ自身のマスクを有する。限界レベルについて、マスク当たりのコストは約300,000ドルであり、増えつつある。従って、マスクのセットを作ることは非常に高価である。さらに、実験ランのためにマスクセットを作ることはひどく高価となることがある。例えば、各デザイン層のために伝統的な独特のマスクを用いて8レベルのメモリを製造するには、バックエンドオブザライン(BEOL)構造(すなわち、金属インターコネクト)において24個の重要なマスクが必要である。単にインターコネクトだけのためのマスクセットは7百万ドル以上の費用を要する。
【0004】
4層3次元ワンタイムプログラマブル(OTP)メモリデバイスは、一般的に、個々のメモリセルを読み書きするために使用されるデバイスドライバ層の上に積み重ねられた個々のメモリセルの4つの層から成る。各々のセルには、関連するワード線およびビット線がある。ワード線およびビット線は一連のジア(zia)によってデバイスドライバ層に一意に接続される。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】米国特許出願第12/231,000号
【特許文献2】米国特許第6,034,882号
【特許文献3】米国特許第6,185,122号
【特許文献4】米国特許出願第09/560,626号
【特許文献5】米国特許出願第09/814,727号
【特許文献6】米国特許出願第09/897,705号
【特許文献7】米国特許第7,177,169号
【特許文献8】米国特許出願第10/185,508号
【特許文献9】米国特許第6,034,882号
【特許文献10】米国特許第5,835,396号
【特許文献11】米国特許出願第09/638,428号
【特許文献12】米国特許第6,055,180号
【特許文献13】米国特許第5,751,012号
【特許文献14】米国特許第4,646,266号
【特許文献15】米国特許出願第11/287,452号
【特許文献16】米国公開特許出願第2005/0269553号
【特許文献17】米国特許出願第09/897,771号
【非特許文献】
【0006】
【非特許文献1】"A 2556 kb 3.0V ITIMTJ Nonvolatile Magnetoresistive RAM" by Peter K. Naji et al., published in the Digest of Technical Papers of the 2001 IEEE International Solid-State Circuits Conference, ISSCC 2001/Session 7/Technology Directions: Advanced Technologies/7.6, Feb. 6, 2001 and pages 94-95, 404-405 of ISSCC 2001 Visual Supplement
【発明の概要】
【0007】
本発明の一実施形態では、3次元半導体デバイスを製造する方法を提供し、その方法は、第1のビット線を含む第1のビット線層を第1のデバイスレベルに形成するために第1のビット線マスクを使用することと、第2のビット線を含む第2のビット線層を第2のデバイスレベルに形成するために第1のビット線マスクを使用することとを含む。第1のビット線および第2のビット線は、ビット線接続レベルへの異なる電気的接続を有する。
【0008】
本発明の他の1つの実施形態では、3次元半導体デバイスを提供し、その3次元半導体デバイスは、第1のビット線パターンを有するとともに第1のビット線を含む、第1のデバイスレベルに存する第1のビット線層と、第1のビット線パターンを有するとともに第2のビット線を含む、第2のデバイスレベルに存する第2のビット線層とを備える。第1のビット線および第2のビット線は、ビット線接続レベルへの異なる電気的接続を有する。
【図面の簡単な説明】
【0009】
【図1】代表的な実施形態に従うメモリセルサブアレイの平面図である。
【図2】代表的な実施形態に従う図1のメモリセルサブアレイの側面図である。
【図3】代表的な実施形態に従うビット線レベルの平面図である。
【図4】代表的な実施形態に従う潜在的ジア回廊の平面図である。
【図5】代表的な実施形態に従うジア回廊(corridor)領域レイアウトを示す図である。
【図6】代表的な実施形態に従うビット線レベルのためのマスクレイアウトを示す図である。
【図7】代表的な実施形態に従う中間レベルのためのマスクレイアウトを示す図である。
【図8】代表的な実施形態に従う図6および7に描かれているマスクを使用して製造されたジア回廊領域の断面図である。
【図9】代表的な実施形態に従う3つのビット線マスクを用いて製造されたジア回廊領域の断面図である。
【図10】代表的な実施形態に従う3つのビット線マスクおよびXストラップを用いて製造された共有されるジア回廊領域の断面図である。
【図11】代表的な実施形態に従う4つのビット線マスクを用いて製造された複数のシングルジア回廊を有するジア回廊領域の断面図である。
【図12】代表的な実施形態に従う4つのビット線マスクを用いるが頂部金属層を用いずに製造されたジア回廊領域の断面図である。
【発明を実施するための形態】
【0010】
3次元メモリアレイの製造のためにX線用のマスクを共用するとともにY線用のマスクを共用する構造および方法が記述される。以下の記述において、説明を目的として、本発明の代表的な実施形態を完全に理解してもらうために多数の具体的な詳細例を開示する。しかし、それらの具体的な詳細例がなくとも本発明が実施され得るということが当業者にとっては明らかなことである。ワード線、ビット線、X線、およびY線という用語は、交換可能に用いられる。図面は一定比率で描かれてはいない。マスクという単数形の用語は、マスターマスクに基づく全てのワーキングプレートを含む。従って、マスターマスクと、そのワーキングプレートとは同じパターンを有する。他の場合には、代表的な実施形態についての記述を容易にするために、周知の構造およびデバイスは簡略化された形で示されている。
【0011】
4層、3次元、ワンタイムプログラマブルのメモリデザインでは、ジアマスクは2回使用され、メモリセルマスクは幾度も使用され得る。「ビア」という用語と比べて「ジア」という用語の使用は本発明の実施形態を限定することを意図しておらず、本発明の実施形態はジア(1つまたは複数)またはビア(1つまたは複数)あるいはその両方を含み得るということに留意するべきである。ワード線マスクは部分的に共用され得るけれども(例えば、分割ワード)、ビット線マスクは共用されない。ワード線マスクおよびビット線マスクはレベル間では、個々のメモリセルへの一意の接続部がないであろうから、同時には共用され得ない。ワード線マスクおよびビット線マスクがレベル間で同時に共用されたならば、4つのメモリセルが同時にオンにされる。
【0012】
本発明の実施形態は、ワード線マスクおよびビット線マスクの両方が共用されることを可能にする構造および方法を記述する。例えば、メモリの8つの層のためのマスクの数は、6マスク、すなわち1つのメモリセルマスク、1つのジアマスク、1つのワード線マスク、および3つのビット線マスクまで減らされ得る。有利なことに、マスクセットのコストは著しく減らされる。ビット線マスクをそれぞれ2回または3回使用することができ、製造利用度が高まる。さらに、実験ランのマスクセットは、よりコスト効率がよい。有利なことに、これらの低コストのマスクセットは製品のバリエーションのシリーズをより有利なものとする。
【0013】
本発明の1つの実施形態は、デバイス層の数より少ない数のビット線マスクを用いて3次元メモリを製造する構造および方法に関する。第1のビット線層を第1のデバイスレベルに形成するために第1のビット線マスクが使用される。第1のビット線層は第1のビット線を含む。第1のビット線マスクは、第2のビット線層を第2のデバイスレベルに形成するためにも使用される。第2のビット線層は第2のビット線を含む。第1のビット線および第2のビット線は、ビット線接続レベルへの異なる電気的接続を有する。
【0014】
本発明の他の1つの実施形態は、8層3次元メモリデバイスを製造するために4つのビット線マスクおよび1つのワード線マスクを用いて3次元メモリを製造する構造および方法に関する。ワード線層はメモリレベルの対の間で共有される。ビット線マスクを4つだけ用いるにもかかわらずビット線ドライバレベル上の個々のビット線ドライバに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0015】
本発明の他の1つの実施形態は、3つのビット線マスク、1つのワード線マスク、および頂部金属(TM: top metal)ストラップを用いて3次元メモリを製造する構造および方法に関する。ワード線層は、メモリレベルの対の間で共有される。2つのジア回廊はそれぞれ3つのジア列を有する。ビット線マスクを3つだけ用いるにもかかわらずビット線ドライバレベル上の個々のビット線ドライバに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0016】
本発明の他の1つの実施形態は、3つのビット線マスク、1つのワード線マスク、頂部金属ストラップ、およびXストラップを用いて3次元メモリを製造する構造および方法に関する。ワード線層はメモリレベルの対の間で共有される。ジア回廊のうちの幾つかは共有される。ビット線マスクを3つだけ用いるにもかかわらずビット線ドライバレベル上の個々のビット線ドライバに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0017】
本発明の他の1つの実施形態は、4つのビット線マスク、1つのワード線マスク、および頂部金属ストラップを用いて3次元メモリを製造する構造および方法に関する。ワード線層はメモリレベルの対の間で共有される。4つのジア回廊は1つのジア列を有するとともに、4つのジア回廊は2つのジア列を有する。ビット線マスクを4つだけ用いるにもかかわらずビット線ドライバレベル上の個々のビット線ドライバに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0018】
本発明の他の1つの実施形態は、4つのビット線マスクおよび1つのワード線マスクを用いて3次元メモリを製造する構造および方法に関する。頂部金属ストラップは使用されない。ワード線層はメモリレベルの対の間で共有される。幾つかのジア回廊は共有される。ビット線マスクを4つだけ用いるにもかかわらずビット線ドライバレベル上の個々のビット線ドライバに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0019】
図1を参照すると、代表的な実施形態に従うメモリセルサブアレイ100の平面図が示されている。この例では、メモリセルサブアレイ100は、半導体デバイスの一部として製造された2レベルのメモリセルを含む(第1のレベルは見えない)。メモリセルサブアレイ100の平面図に、メモリセル110、ワード線120、および第2のビット線140が示されている。メモリセル110は、アンチヒューズ、ヒューズ、直列に配列されたダイオードおよびアンチヒューズ、ポリシリコンメモリ効果セル、金属酸化物メモリ、スイッチャブル複合金属酸化物、カーボンナノチューブメモリ、相変化材料メモリ、伝導性ブリッジ素子、スイッチャブルポリマメモリ、あるいは非晶質、多結晶質または微晶質の炭素フィルムなどの薄い堆積炭素スイッチャブル抵抗器のうちの少なくとも1つから選択されたワンタイムプログラマブルセルまたは再書き込み可能なセルである。好ましくは、セルは、ダイオードまたはトランジスタなどのステアリング素子と、前に列挙された記憶素子タイプのうちの1つから選択された記憶素子とを含む。好ましくは、しかし必ずしもそうでなくてもよいけれども、各セルは、記憶素子およびステアリング素子がワード線およびビット線の間でその中に直列に配列されているシリンダ形状または他の適切な形状を有する柱を含む。ワード線120および第2のビット線140は、アルミニウム、タングステン、チタン、窒化チタンなどの1つ以上の伝導性材料から作られる。第2のビット線140は、第2のビット線140の側から突出する第1のタブ135および第2のタブ145を含む。ジア160は、第2のビット線140を半導体デバイスの他のレベルに接続する。
【0020】
図2を参照すると、代表的な実施形態に従う図1のメモリセルサブアレイ200の側面図が示されている。この例では、メモリセルサブアレイ200は2レベルのメモリセルを含む。メモリセルサブアレイ200の側面図において、第1のメモリセル210、第2のメモリセル215、第1のワード線220、第2のワード線225、第1のビット線230、および第2のビット線240が示されている。第1のワード線220と第1のビット線230とは、個々のワード線から第1のビット線230へ電流が流れ得るように、第1のメモリセル210を通して電気的に接続されている。第1のメモリセル210、第1のワード線220、および第1のビット線230は第1のデバイスレベルに含まれる。第2のワード線225と第2のビット線240とは、個々のワード線から第2のビット線240へ電流が流れ得るように、第2のメモリセル215を通して電気的に接続されている。第2のメモリセル215、第2のワード線225、および第2のビット線240は、第2のデバイスレベルに含まれる。第1のビット線230と第2のビット線240とは同じパターンを有することに留意するべきである。
【0021】
第1のビット線230は、第1のビット線230の側から突出する第1のタブ235を含む。第1のタブ235は、第1のビット線230をビット線接続層上の第1のビット線接続部270に電気的に接続する第1のジア250に接続されている。第1のビット線接続部270は、半導体基板上に置かれたビット線ドライバなどの、半導体デバイスのドライバレベルに存するビット線ドライバに電気的に接続される。第1のジア250は、半導体デバイスの種々の層が製造されている間またはその後に作られる伝導性経路である。第2のビット線240は、第2のビット線240の側から突出する第2のタブ245を含む。第2のタブ245は、第2のビット線240をビット線接続層上の第2のビット線接続部275に電気的に接続する第2のジア260に接続されている。第2のビット線接続部275は、半導体デバイスのドライバレベルに存するビット線ドライバに電気的に接続されている。第2のジア260は、半導体デバイスの種々の層が製造されている間またはその後に作られる伝導性経路である。第1のビット線接続部270と第2のビット線接続部275とは、ビット線接続層を構成する。第1のタブ235と第2のタブ245とは、第2のビット線240が第1のビット線230の直ぐ上にあって第1のビット線230および第2のビット線240が同じパターンを有するにもかかわらず、半導体デバイスのドライバレベルへの電気的接続を可能にする。2つ以上のビット線レベルを製造するために同じビット線マスクが使用されるときには電気的接続は第1のビット線230および第2のビット線240の真っ直ぐな経路には存在し得ない。そのことは、複数のデバイスレベルを考慮すれば直ぐに明らかになる。
【0022】
図3を参照すると、代表的な実施形態に従うビット線レベル300の平面図が示されている。ビット線レベル300は、メモリセル320に電気的に接続するビット線トレース310を含む。ビット線トレース310は、第1のタブ330および第2のタブ335を含む。複数のタブは、複数の層上で同じビット線パターンを使用することを可能にする。ジアは異なるデバイスレベルでは異なる位置に置かれるので、タブ335などの、タブのうちの1つはビット線ドライバへの接続のために使用され得ない。従って、異なるレベルでは、異なるタブが異なるジアに接続され、他のタブはジアに接続されないままである。
【0023】
例えば、第1のデバイスレベルおよび第2のデバイスレベルを有する2デバイスレベル半導体デバイスにおいて、第1のデバイスレベル上のビット線トレース310の第1のタブ330は、半導体デバイスのドライバレベル上の第1のビット線ドライバに接続される。しかし、この特定の例では、第1のデバイスレベル上のビット線トレース310の第2のタブ335は、半導体デバイスのドライバレベル上の他のドライバに接続されない。第2のデバイスレベル(描かれていない)上では、ビット線トレース310と同じビット線パターンを用いて、類似する第2のタブ335が半導体デバイスのドライバレベル上の第2のビット線ドライバに接続される。しかし、この異なる第2のデバイスレベル上の類似する第1のタブ330は、半導体デバイスのドライバレベル上の他のドライバに接続されない。従って、2つの異なるデバイスレベル上の2つの別個のビット線層のために同じパターンを用いて、その2つの別個のビット線層が2つの異なるビット線ドライバにより駆動され得る。ビット線レベル300はジア340も含む。ジア340は、電気的接続が半導体デバイス内の他のレベルへ続くことを可能にする。
【0024】
図4を参照すると、代表的な実施形態に従う潜在的ジア回廊の平面図が示されている。この図は、ビット線410に対してビット線ドライバへの接続部が作られる半導体デバイスの領域を示す。ビット線410は、多数のメモリセル(図示せず)へ伸びて電気的に接続する。この場合、メモリの8つのレベルが存在する。メモリの各レベルは、それ自身のジア回廊を有する。例えば、第1のジア回廊420は、メモリレベル1に対応するビット線レベル1にビット線ドライバを接続するジアのルートを決めるために使用される。他のジア回廊430は、一意のビット線ドライバを他の7つのビット線レベルに接続するジアのルートを決めるために使用される。
【0025】
この場合、第1のジア回廊420は、第1のジア列440および第2のジア列450の境界を形成する。他の実施形態では、ジア回廊は、ジア回廊間で任意の数のジア列も異なる数のジア列も持つことができる。さらに、電気的ストラップの使用を通じて複数のジア回廊を越える電気的経路のルートを決めることができる。
【0026】
図5を参照すると、代表的な実施形態に従うジア回廊領域レイアウトを示す図が示されている。8層3次元メモリデバイス500は、メモリセルアレイ520と、ビット線スタック530と、ジア回廊領域540と、ビット線ドライバ領域510とを含む。ビット線スタック530は、ビット線の多くが同じかまたは類似のパターンを共有する、ビット線の垂直スタックである。ジア回廊領域540は、ビット線の任意の所与の垂直スタックにおけるビット線の、図4に描かれている、集合的ジアルーティングを表す。ビット線ドライバ領域510は、ビット線ドライバ回路により占められるスペースを表す。代表的なメモリデザインでは、メモリ層からビット線ドライバへの電気的接続は、ビット線ドライバ回路より遥かに小さい領域を占める。普通は、電気的接続はビット線自体と一直線に配置される。しかし、ジア回廊は、伝統的な仕方で配置されるには、割合に、大き過ぎる。例としてのジア回廊領域550と例としてのビット線560との重なりは、なぜジア回廊領域を伝統的な仕方で配置できないのかを示す。
【0027】
ビット線ドライバ領域510の上の領域は大部分が使用されていないスペースであるので、ジア回廊領域540をメモリセルアレイ520から遠くへ再配置することができる。メモリセルアレイ520内の1つの行は、ビット線スタック530に電気的に接続される。ビット線スタック530は、ジア回廊領域540に置かれたジア回廊を通してルーティングされるジアによって、8層3次元メモリデバイス500の低いほうのレベルに置かれているビット線ドライバ領域510内に置かれているビット線ドライバに電気的に接続される。複数のジア回廊領域のための空間を作るために、ジア回廊領域540はビット線スタック530の中心線からずれ離れて置かれている。
【0028】
8層3Dメモリを構築するための4つのビット線マスクおよび1つのワード線マスク
第1の実施形態では、8層3次元メモリデバイスを製造するために4つのビット線マスクおよび1つのワード線マスクが使用される。図6を参照すると、代表的な実施形態に従うビット線レベルのためのマスクレイアウトを示す図が示されている。マスクとそれぞれのパターンとは、タブおよびジアがジア回廊の中でどのように並ぶかを示すために整列させられている。例えば、ビットレベル1接続のための第1のジア回廊605が示されている。マスクY1は、ビット線パターンY1 610を作る。マスクY2はビット線パターンY2 620を作る。マスクY3はビット線パターンY3 630を作る。マスクY4はビット線パターンY4 640を作る。「Y」マスクは、それがビット線マスクであることを示す。
【0029】
図7を参照すると、代表的な実施形態に従う中間レベルのためのマスクレイアウトを示す図が示されている。マスクおよびそれぞれのパターンは、タブおよびジアがジア回廊の中でどのように並ぶかを示すために整列させられている。例えば、ビットレベル1接続のための第1のジア回廊705が示されている。マスクVは、中間パターンV710を作る。「V」マスクは、ビアマスクとも称される。マスクXは中間パターンX720を作る。「X」マスクはワード線マスクとも称される。「X」マスク形状は、ワード線マスクおよびXビアマスクの両方に含まれる。マスクから作られるワード線層およびXビア層上の形状は、ワード線の上のビア形状からXビアの下のビット線形状への接続部を形成する。マスクZは中間パターンZ730を作る。「Z」マスクはジアマスクとも称される。マスクTMはパターンTM740を作る。「TM」マスクは頂部金属マスクとも称される(頂部金属ストラップは、図8において明瞭性を目的として「ストラップ」と呼ばれている)。3次元メモリデバイスは多くの異なる中間パターンを含むことができる。例えば、2つのビアマスクが使用され得る。
【0030】
図8を参照すると、代表的な実施形態に従う図6および7に描かれているマスクを用いて製造されたジア回廊領域の断面図が示されている。図8において破線で示されている各ビット線層(例えば、BL1〜BL8)について、正方形のボックスに対応する列はジア列を含むことができ、正方形ボックス間の列はストラップ列に対応する。ビット線接続層R2は、ビット線ドライバレベル上の個々のビット線ドライバに通じる表面接続ポイントの全てを有する。層R2の後、図6および7に描かれているパターンは底部から上へ、V、Y1、X、V、Y2、V、Y3、X、V、Y4、V、Y2、X、V、Y1、V、Y3、X、V、Y2、Z、TMの順序で製造される。図8は、図4の断面「A」により示されるようにジア回廊を切断することによって作られる断面図を示す。メモリセルは示されていない。ワード線層Xは、メモリレベルの対の間で共有される。
【0031】
再び図8を参照すると、ビット線ドライバからそれぞれのビット線レベルへの個々の接続が記述されている。ビット線レベル1のための、R2からビット線層1への接続は、R2、V、Y1である。ビット線層1への接続は、レベル1の第1のY1タブ810による。特に、レベル1の第2のY1タブ815は何物にも電気的に接続されていない。
ビット線レベル2のための、R2からビット線層2への接続は、R2、V、Y1、X、V、Y2である。ビット線層2への接続は、レベル2の第1のY2タブ820による。特に、レベル2の第2のY2タブ825およびレベル2の第3のY2タブ827は何物にも電気的に接続されていない。
ビット線レベル3のための、R2からビット線層3への接続は、R2、V、Y1、X、V、Y2、V、Y3である。ビット線層3への接続はレベル3の第1のY3タブ830による。特に、レベル1の第2のY3タブ835は何物にも電気的に接続されていない。
ビット線レベル4のための、R2からビット線層4への接続は、R2、V、Y1、X、V、Y2、V、Y3、X、V、Y4である。ビット線層4への接続は、レベル4の第1のY4タブ840による。
【0032】
ビット線レベル5のための、R2からビット線層5への接続は、R2、V、Y1、X、V、Y2、V、Y3、X、V、Y4ストラップ、V、Y2である。ビット線層5への接続は、レベル5の第2のY2タブ855による。特に、レベル5の第2のY2タブ850およびレベル5の第3のY2タブ857は、何物にも電気的に接続されていない。
ビット線レベル6のための、R2からビット線層6への接続は、R2、V、Y1、X、V、Y2、V、Y3、X、V、Y4、V、Y2、X、V、Y1、V、Y3ストラップ、下のほうへ戻ってV、そして最後にY1である。ビット線層6への接続は、レベル6の第2のY1タブ865による。特に、レベル6の第1のY1タブ860は何物にも電気的に接続されていない。
ビット線レベル7のための、R2からビット線層7への接続は、R2、V、Y1、X、V、Y2、V、Y3、X、V、Y4、V、Y2、X、V、Y1ストラップ、V、Y3である。ビット線層7への接続は、レベル7の第2のY3タブ875による。特に、レベル7の第1のY3タブ870は、何物にも電気的に接続されていない。
ビット線レベル8のための、R2からビット線層8への接続は、R2、V、Y1、X、V、Y2、V、Y3、X、V、Y4、V、Y2、X、V、Y1、V、Y3、X、V、Y2、Z、TMストラップ、下のほうへ戻ってZ、最後にY2である。ビット線層8への接続は、レベル8の第3のY2タブ887による。特に、レベル8の第1のY2タブ880およびレベル8の第2のY2タブ885は、何物にも電気的に接続されていない。従って、ビット線マスクを4つだけ用いるにもかかわらず、ビット線ドライバレベル上の個々のビット線ドライバに至る接続ポイントに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0033】
8層3Dメモリを構築するための3つのビット線マスク、1つのワード線マスク、およびTMストラップ
第2の実施形態では、8層3次元メモリデバイスを製造するために3つのビット線マスク、1つのワード線マスク、および頂部金属(TM)ストラップが使用される。図9を参照すると、代表的な実施形態に従う3つのビット線マスクを用いて製造されたジア回廊領域の断面図が示されている。ビット線接続層R2は、ビット線ドライバレベル上の個々のビット線ドライバに通じる表面接続ポイントの全てを有する。層R2の後、層は底部から上へ、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y1、Z、TMの順序で製造される。図6および7は図8に関連するだけであるということに留意するべきである。図9は、図4において断面「A」により示されるようにジア回廊を切断することによって作られる断面図を示す。メモリセルは示されていない。ワード線層Xはメモリレベルの対の間で共有される。「X」マスク形状は、ワード線マスクおよびXビアマスクの両方に含まれる。マスクから作られるワード線層およびXビア層上の形状は、ワード線層の上および下のビア形状からビット線形状への接続部を形成する。ビットレベル4接続部およびビットレベル6接続部のためのジア回廊は、それぞれ3つのジア列を包含する。
【0034】
再び図9を参照すると、ビット線ドライバからそれぞれのビット線レベルへの個々の接続が記述されている。端末タブには言及しない。ビット線レベル1のための、R2からビット線層1への接続は、R2、V、Y1である。ビット線層1への接続は、レベル1の第1のY1タブ910による。ビット線レベル2のための、R2からビット線層2への接続は、R2、V、Y1、X、Y2である。ビット線層2への接続は、レベル2の第1のY2タブ920による。ビット線レベル3のための、R2からビット線層3への接続は、R2、V、Y1、X、Y2ストラップ、V、Y3である。ビット線層3への接続は、レベル3の第1のY3タブ930による。ビット線レベル4のための、R2からビット線層4への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3ストラップ、次に下のほうへ戻ってX、Y1ストラップ、V、最後にY2である。ビット線層4への接続は、レベル4の第2のY2タブ940による。ビット線レベル5のための、R2からビット線層5への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3ストラップ、次に下のほうへ戻ってX、最後にY1である。ビット線層5への接続は、レベル5の第2のY1タブ950による。ビット線レベル6のための、R2からビット線層6への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y1、Z、TMストラップ、次に下のほうへ戻ってZ、Y1、X、Y2ストラップ、V、最後にY3である。ビット線層6への接続は、レベル6の第2のY3タブ960による。ビット線レベル7のための、R2からビット線層7への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y1、Z、TMストラップ、次に下のほうへ戻ってZ、Y1、X、最後にY2である。ビット線層7への接続は、レベル7の第3のY2タブ970による。ビット線レベル8のための、R2からビット線層8への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y1、Z、TMストラップ、次に下のほうへ戻ってZ、最後にY1である。ビット線層8への接続は、レベル8の第3のY1タブ980による。従って、ビット線マスクを3つだけ用いるにもかかわらず、ビット線ドライバレベル上の個々のビット線ドライバに通じる接続ポイントに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0035】
3つのビット線マスク、1つのワード線マスク、TMストラップ、およびXストラップ
第3の実施形態では、8層3次元メモリデバイスを製造するために3つのビット線マスク、1つのワード線マスク、頂部金属(TM)ストラップ、およびXストラップが使用される。図10を参照すると、代表的な実施形態に従う3つのビット線マスクとXストラップとを用いて製造される共有されるジア回廊領域の断面図が示されている。ビット線接続層R2は、ビット線ドライバレベル上の個々のビット線ドライバに通じる表面接続ポイントの全てを有する。層R2の後、層は底部から上へ、R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Y1、V、X、V、Y3、V、Y2、X、V、Y1、Z、TMの順序で製造される。図6および7は図8に関連するだけであることに留意するべきである。図10は、図4の断面「A」により示されるようにジア回廊を切断することによって作られる断面図を示す。メモリセルは示されていない。ワード線層Xは、メモリレベルの対の間で共有される。Xビアマスクは、図10の全てのX位置で形状を有する。ジア回廊のうちの幾つかは共有される。
【0036】
再び図10を参照すると、ビット線ドライバからそれぞれのビット線レベルへの個々の接続が記述されている。端末タブには言及しない。ビット線レベル1のための、R2からビット線層1への接続は、R2、V、Y1である。ビット線層1への接続は、レベル1の第1のY1タブ1010による。ビット線レベル2のための、R2からビット線層2への接続は、R2、V、Y1、X、V、Y2である。ビット線層2への接続は、レベル2の第1のY2タブ1020による。ビット線レベル3のための、R2からビット線層3への接続は、R2、V、Y1、X、V、Y2ストラップ、V、Y3である。ビット線層3への接続は、レベル3の第1のY3タブ1030による。ビット線レベル4のための、R2からビット線層4への接続は、R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Y1、V、X、V、Y3ストラップ、次に下のほうへ戻ってV、X、V、Y1ストラップ、V、最後にY2である。ビット線層4への接続は、レベル4の第1のY2タブ1040による。ビット線レベル5のための、R2からビット線層5への接続は、R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Y1、V、X、V、Y3ストラップ、次に下のほうへ戻ってV、X、V、最後にY1である。ビット線層5への接続は、レベル5の第1のY1タブ1050による。ビット線レベル6のための、R2からビット線層6への接続は、R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Y1、V、Xストラップ、V、Y3である。ビット線層6への接続は、レベル6の第1のY3タブ1060による。ビット線レベル7のための、R2からビット線層7への接続は、R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Y1、V、X、V、Y3、V、Y2、X、V、Y1、Z、TMストラップ、次に下のほうへ戻ってZ、Y1、V、X、最後にY2である。ビット線層7への接続は、レベル7の第1のY2タブ1070による。ビット線レベル8のための、R2からビット線層8への接続は、R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Y1、V、X、V、Y3、V、Y2、X、V、Y1、Z、TMストラップ、次に下のほうへ戻ってZ、最後にY1である。ビット線層8への接続は、レベル8の第1のY1タブ1080による。従って、ビット線マスクを3つだけ用いるにもかかわらず、ビット線ドライバレベル上の個々のビット線ドライバに通じる接続ポイントに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0037】
複数のシングルジア回廊を用いて8層3Dメモリを構築するための4つのビット線マスクおよび1つのワード線マスク
第4の実施形態では、8層3次元メモリデバイスを製造するために4つのビット線マスク、1つのワード線マスク、および頂部金属(TM)ストラップが使用される。図11を参照すると、代表的な実施形態に従う3つのビット線マスクを用いて製造された複数のシングルジア回廊を伴うジア回廊領域の断面図が示されている。ビット線接続層R2は、ビット線ドライバレベル上の個々のビット線ドライバに通じる表面接続ポイントの全てを有する。層R2の後、層は底部から上へ、R2、V、Y1、X、Y2、V、Y3、X、Y4、V、Y2、X、Y1、V、Y3、X、Y2、Z、TMの順序で製造される。図6および7は図8に関連するだけであることに留意するべきである。図11は、図4の断面「A」により示されるようにジア回廊を切断することによって作られる断面図を示す。メモリセルは示されていない。ワード線層Xは、メモリレベルの対の間で共有される。Xビアマスクは、図11において全てのX位置で形状を有する。第1の4つのジア回廊は1つのジア列を有し、第2の4つのジア回廊は2つのジア列を有する。
【0038】
再び図11を参照すると、ビット線ドライバからそれぞれのビット線レベルへの個々の接続が記述される。端末タブには言及しない。ビット線レベル1のための、R2からビット線層1への接続は、R2、V、Y1である。ビット線層1への接続は、レベル1の第1のY1タブ1110による。ビット線レベル2のための、R2からビット線層2への接続は、R2、V、Y1、X、Y2である。ビット線層2への接続は、レベル2の第1のY2タブ1120による。ビット線レベル3のための、R2からビット線層3への接続は、R2、V、Y1、X、Y2、V、Y3である。ビット線層3への接続は、レベル3の第1のY3タブ1130による。ビット線レベル4のための、R2からビット線層4への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y4である。ビット線層4への接続は、レベル4の第1のY4タブ1140による。ビット線レベル5のための、R2からビット線層5への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y4ストラップ、V、最後にY2である。ビット線層5への接続は、レベル5の第2のY2タブ1150による。ビット線レベル6のための、R2からビット線層6への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y4、V、Y2、X、Y1、V、Y3ストラップ、次に下のほうへ戻ってV、最後にY1である。ビット線層6への接続は、レベル6の第2のY1タブ1160による。ビット線レベル7のための、R2からビット線層7への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y4、V、Y2、X、Y1ストラップ、V、Y3である。ビット線層7への接続は、レベル7の第2のY3タブ1170による。ビット線レベル8のための、R2からビット線層8への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y4、V、Y2、X、Y1、V、Y3、X、Y2、Z、TMストラップ、次に下のほうへ戻ってZ、最後にY2である。ビット線層8への接続は、レベル8の第3のY2タブ1180による。従って、ビット線マスクを4つだけ用いるにもかかわらず、ビット線ドライバレベル上の個々のビット線ドライバに通じる接続ポイントに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0039】
8層3Dメモリを構築するための4つのビット線マスクおよび1つのワード線マスク(TM層を使用しない)
第5の実施形態では、8層3次元メモリデバイスを製造するために4つのビット線マスクおよび1つのワード線マスクが使用される。図12を参照すると、代表的な実施形態に従う頂部金属層を用いずに4つのビット線マスクを用いて製造されるジア回廊領域の断面図が示されている。ビット線接続層R2は、ビット線ドライバレベル上の個々のビット線ドライバに通じる表面接続ポイントの全てを有する。層R2の後、層は底部から上へ、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y4の順序で製造される。図6および7は図8に関連するだけであるということに留意するべきである。図12は、図4において断面「A」により示されるようにジア回廊を切断することによって作られる断面図を示す。メモリセルは示されていない。ワード線層Xは、メモリレベルの対の間で共有される。Xビアマスクは、図12において全てのX位置で形状を有する。幾つかのジア回廊は共有される。
【0040】
再び図12を参照すると、ビット線ドライバからそれぞれのビット線レベルへの個々の接続が記述される。端末タブには言及しない。ビット線レベル1のための、R2からビット線層1への接続は、R2、V、Y1である。ビット線層1への接続は、レベル1の第1のY1タブ1210による。ビット線レベル2のための、R2からビット線層2への接続は、R2、V、Y1、X、Y2である。ビット線層2への接続は、レベル2の第1のY2タブ1220による。ビット線レベル3のための、R2からビット線層3への接続は、R2、V、Y1、X、Y2ストラップ、V、Y3である。ビット線層3への接続は、レベル3の第1のY3タブ1230による。ビット線レベル4のための、R2からビット線層4への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3ストラップ、次に下のほうへ戻ってX、Y1ストラップ、V、最後にY2である。ビット線層4への接続は、レベル4の第1のY2タブ1240による。ビット線レベル5のための、R2からビット線層5への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3ストラップ、下のほうへ戻ってX、最後にY1である。ビット線層5への接続は、レベル5の第1のY1タブ1250による。ビット線レベル6のための、R2からビット線層6への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y4ストラップ、次に下のほうへ戻ってX、Y2ストラップ、V、最後にY3である。ビット線層6への接続は、レベル6の第1のY3タブ1260による。ビット線レベル7のための、R2からビット線層7への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y4ストラップ、次に下のほうへ戻ってX、最後にY2である。ビット線層7への接続は、レベル7の第1のY2タブ1270による。ビット線レベル8のための、R2からビット線層8への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y4である。ビット線層8への接続は、レベル8の第1のY4タブ1280による。従って、頂部金属ストラップを用いずにビット線マスクを4つだけ用いるにもかかわらず、ビット線ドライバレベル上の個々のビット線ドライバに通じる接続ポイントに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0041】
有利なことに、メモリの8つの層のためのマスクの数は、7つのマスク、すなわち1つのメモリセルマスクと、1つのジアマスクと、1つのワード線マスクと、3つのビット線マスクと1つのXビアマスクとに減らされ得る。マスクセットのコストは大幅に減らされる。ビット線マスクを2回または3回使用することができて、それぞれ製造利用率を高めるという結果をもたらす。さらに、実験ランのマスクセットはコスト効率がよりよい。これらの低コストのマスクセットは、さらに製品バリエーションのシリーズをより有利にする。
【0042】
代表的な実施形態についての前の記述は、解説および記述を目的として提示されている。網羅的であることや、開示された形そのものに発明を限定することは意図されておらず、改変形および変化形は前述した教示に照らして可能であるかあるいは本発明の実施から得られ得る。例えば、記述された代表的な実施形態は、3つまたは4つのビット線マスクを用いる8層実現形態に焦点を当てていた。しかし、本発明は、層またはマスクの特定の数に限定されるものではない。本発明のデバイスおよび方法が、本発明の趣旨から逸脱することなくいろいろな数のマスク、種々の層上のストラップを用いて、種々の回廊構成で実施され得ることを当業者であれば理解できるはずである。同様に、各メモリ層をそれ自身のワード線層を伴って製造することもできるし、あるいは2セットのワード線を作るために2つのワード線マスクを使用することもできる。メモリセルは、任意の受動素子メモリアレイであり得る。さらに、本発明の真意から逸脱することなく層の製造の順序が変更され得る。実施形態は、本発明の原理を説明するとともに、本発明の実用的応用として当業者が本発明を種々の実施形態で、意図された特定の使用に適する種々の改変を伴って、利用し得るようにするために、選択され記述された。本発明の範囲は、添付の特許請求の範囲とそれらの同等物とにより定められるべきことが意図されている。
【0043】
本発明を主として前述した実施形態に関して記述してきたけれども、本発明は必ずしもこれらの実施形態に限定されない。例えば、本願明細書において参照により援用されている、(1)両方とも本願と共通に譲渡された、Mark G. Johnson らに対して2000年3月7日に登録された米国特許第6,034,882号(特許文献2)および2001年2月6日に登録された米国特許第6,185,122号(特許文献3)に記載されているメモリ、(2)2000年4月28日にN. Johan Knallにより出願され、本願と共通に譲渡された米国特許出願第09/560,626号(特許文献4)に記載されているメモリアレイ、(3)2001年3月21日にN. Johan KnallおよびMark G. Johnson により出願され、本願と共通に譲渡された米国特許出願第09/814,727号(特許文献5)に記載されているメモリアレイ、2001年6月29日に出願されたKleveland らによる「Three-Dimensional Memory Array Incorporating Serial Chain Diode Stack 」という米国特許出願第09/897,705号(特許文献6)に記載されているメモリ、「Word Line Arrangement Having Multi-Layer Word Line Segments for Three-Dimensional Memory Array」という米国特許第7,177,169号(特許文献7)に記載されているメモリ、および2002年6月27日に出願されたCleeves による「Three Dimensional Memory」という米国特許出願第10/185,508号(特許文献8)に記載されているメモリを含むけれどもこれらに限定されない、ワード線および/またはビット線がレベル間で共有される、複数のレベルとして構成された3次元メモリアレイにも本発明は適用され得る。
【0044】
ここで使用される受動素子メモリアレイは、それぞれ関連するX線と関連するY線との間に接続される複数の2端子メモリセルを含む。そのようなメモリアレイは、2次元(プレーナ)アレイであるか、あるいはメモリセルの2つ以上のプレーンを有する3次元アレイであり得る。各々のそのようなメモリセルは、逆方向の(すなわち、カソードからアノードへの)電流が順方向の電流より少ない非線形導電率を有する。アノードからカソードへの、プログラミングレベルより大きな電圧の印加は、メモリセルの導電率を変化させる。導電率は、メモリセルがヒューズ技術を組み入れると低下するか、あるいはメモリセルがアンチヒューズ技術を組み入れると高まり得る。受動素子メモリアレイは、必ずしもワンタイムプログラマブル(すなわち、ライトワンス)メモリアレイではない。メモリセルは、適切な電気パルスの印加後に導電率が低下または上昇し得る再プログラム可能なメモリ材料を組み入れることができる。
【0045】
そのような受動素子メモリセルは、一般的に、電流を一定の方向に向ける電流ステアリング素子と、その状態を変えることのできる他の1つのコンポーネント(例えば、ヒューズ、アンチヒューズ、キャパシタ、抵抗性素子など)とを有すると見られ得る。本発明の或る好ましい実施形態では、記憶素子は、アンチヒューズ素子によってn−領域から分離されたp+領域を有するダイオードのような構造である。アンチヒューズ素子がプログラムされるとき、p+領域はn−領域に電気的に接続されてダイオードを形成する。記憶素子のプログラミング状態は、記憶素子が選択されたときに電流または電圧降下を感知することによって読み出され得る。有機PEMAの実施形態では、記憶素子は、電子が中に注入されるとその導電率が変化する有機材料層によってカソード領域から分離されているアノード領域を有するダイオードのような構造である。
【0046】
好ましくは、本願明細書において参照により援用されている、Johnson らの米国特許第6,034,882号(特許文献9)、Zhang の米国特許第5,835,396号(特許文献10)、Knall による米国特許出願第09/560,626号(特許文献4)、およびJohnson による米国特許出願第09/638,428号(特許文献11)に記載されているように、メモリセルは半導体材料から構成される。特にアンチヒューズメモリセルが好ましい。MRAMおよび有機受動素子アレイなどの、サポート回路の上に積み重ねることのできる他のタイプのメモリアレイも使用され得る。MRAM(磁気抵抗ランダムアクセスメモリ)は、磁気トンネル接合(MTJ)などの磁気記憶素子に基づく。MRAM技術は、本願明細書において参照により援用されている、"A 2556 kb 3.0V ITIMTJ Nonvolatile Magnetoresistive RAM" by Peter K. Naji et al., published in the Digest of Technical Papers of the 2001 IEEE International Solid-State Circuits Conference, ISSCC 2001/Session 7/Technology Directions: Advanced Technologies/7.6, Feb. 6, 2001 and pages 94-95, 404-405 of ISSCC 2001 Visual Supplement(非特許文献1)に記載されている。或る受動素子メモリセルは、ダイオードのような特徴的伝導を有する少なくとも1つの層を含む有機材料と、電界の印加で導電率を変える少なくとも1つの有機材料との層を組み入れている。本願明細書において参照により援用されている、Gudensenらの米国特許第6,055,180号(特許文献12)は、有機受動素子アレイを記述している。相変化材料および非晶質固体などの材料を含むメモリセルも使用され得る。本願明細書において参照により援用されている、Wolstenholmeらの米国特許第5,751,012号(特許文献13)およびOvshinsky らの米国特許第4,646,266号(特許文献14)を参照されたい。本願明細書において参照により援用されているHernerらによる米国特許出願第11/287,452号(特許文献15)により詳しく記載されている遷移金属酸化物、および本願明細書において参照により援用されているSen, Rahulらの米国公開特許出願第2005/0269553号(特許文献16)に記載されているように形成され得るカーボンナノチューブ層を含む抵抗変化材料、または多結晶質、非晶質もしくは微晶質の炭素またはグラフェンフレークを含有する膜などの炭素抵抗率切替膜を含むメモリセルも使用され得る。
【0047】
本願明細書における開示の中での教示に基づいて、当業者であれば本発明を容易に実施し得るであろうと思われる。本願明細書において提供される種々の実施形態についての記述は、当業者が本発明を実施することを可能にする本発明の豊富な見識および詳細な情報を提供すると思われる。或る支援回路(例えば、デコーダ、感知回路、マルチプレクサ、入出力バッファなど)は特に記載されていないけれども、そのような回路は周知であり、本発明の実施との関係において、そのような回路の詳細なバリエーションは特段の利点を与えない。さらに、当業者であれば、本願明細書における開示の中で教示を受けたならば、周知の回路技術を用いて不当な実験をせずに、推論されるけれどもここに具体的には記載されていない種々の制御回路を具体化することを含めて、本発明を実施し得ると思われる。それにもかかわらず、ライトワンスアンチヒューズ受動素子メモリセルの3次元メモリアレイに特に適するバイアス条件、バイアス回路、および層デコーダ回路についてのさらなる詳細情報が、その全体が本願明細書において参照により援用されている、2001年6月29日に出願されたRoy E. Scheuerleinによる「Method and Apparatus for Biasing Selected and Unselected Array Lines When Writing a Memory Array」という米国特許出願第09/897,771号(特許文献17)と、2001年6月29日に出願されたKleveland らによる「Three-Dimensional Memory Array Incorporating Serial Chain Diode Stack 」という米国特許出願第09/897,705号に記載されている。
【0048】
前の記述では、アレイ線は一般的にメモリアレイの2つのレベル(すなわち、メモリプレーン)により共有される。代わりに、各プレーンのために他のプレーンと共有されない2つの導体を有するメモリアレイが製造され得る。各々のそのようなメモリレベルを分離するために誘電体層が使用され得る。
【0049】
ワード線は行線またはX線と称されてもよく、ビット線は列線またはY線と称されてもよい。「ワード」線および「ビット」線の区別は、当業者に或る種の暗示的意味をもたらすかもしれない。メモリアレイを読み出すとき、或る実務家は、ワード線は「駆動され」ビット線は「感知される」と想定する。さらに、メモリ構成(例えば、データバス幅、操作中同時に読み出されるビットの数など)は、2つのアレイ線の1つのセットがデータ「ワード」よりもデータ「ビット」とより良く調和すると見ることとある種の関連を有するかもしれない。本願明細書ではどちらの暗示的意味も必ずしも意図していない。
【0050】
X線およびY線の方向性は、アレイ内の交差する線の2グループについての記述を容易にするために便利であるに過ぎない。X線はY線に対して普通は直交するけれども、そのようなことをそのような術語によって必ずしも示唆していない。さらに、メモリアレイのワードおよびビット構成も容易に逆にしてもよく、Y線をワード線として構成しX線をビット線として構成し得る。追加の例として、アレイの幾つかの部分は、所与のワードのいろいろな出力ビットに対応することができる。このような種々のアレイ構成および設定は当該技術分野では周知であり、本発明は、そのような広範な変化形を含むように意図されている。
【0051】
記述された実施形態は、読み出しモード時に選択されたワード線が1つの電圧へ駆動されて選択されたビット線が感知され、メモリセルのアノード端子がワード線に接続されてカソード端子がビット線に接続されるということに言及しているけれども、他の実施形態が具体的に考えられる。例えば、3次元(すなわち、マルチレベル)メモリアレイにおいて、隣接するメモリプレーンを同様に接続することもできるし(例えば、前に言及されたJohnson らの米国特許第6,034,882号(特許文献9)に記載されている折返しダイオードスタックメモリアレイ)、あるいはアノード端子がビット線に接続されカソード端子をワード線に接続するように、隣接するプレーン内のメモリセルの方向性を逆にすることもできる(例えば、前に言及されたKleveland らによる米国特許出願第09/897,705号(特許文献6)に記載されている直列チェーンダイオードスタックメモリアレイ)。従って、本願明細書におけるX線、ワード線および行線という呼称およびY線、ビット線および列線という呼称は、種々の実施形態を説明するものであって、限定的意味に解されるべきではなくて、より一般的意味に解されるべきである。例えば、ビット線ではなくてワード線内の電流を感知するときには、感知回路は、ビット線ではなくてワード線に結合されてもよいし、あるいはワード線およびビット線の両方のために使用され得る。例えば、直列チェーンダイオードスタック上のメモリアレイの種々のアレイ線のためのX線およびY線という呼称は、折返しダイオードスタックの場合のように、メモリセルのどの端子(すなわち、アノードまたはカソード)が特定の線に結合されるかを必ずしも示唆していない。X線は、1つの関連するメモリプレーンにおいてはメモリセルのアノード端子に結合され、隣接するメモリプレーンにおいてはメモリセルのカソード端子に結合され得る。
【0052】
メモリアレイを組み込んだ集積回路は、普通はアレイを、時にはサブアレイとして知られる、時には大きな数の、より小さなアレイに細分する。ここで使用されるアレイとは、一般的にデコーダ、ドライバ、センスアンプ、および入出力回路によって中断されない連続的なワード線およびビット線を有するメモリセルの連続的なグループである。メモリアレイを含む集積回路は、1つのアレイ、1つより多いアレイ、あるいはもっと多数のアレイをも持つことができる。ここで使用される集積回路メモリアレイは、一緒にまたは近接してパッケージ化されたかあるいは互いにダイ接着された2つ以上の集積回路デバイスではなくて、モノリシックな集積回路構造である。
【0053】
前述した詳細な説明は、本発明の多くの可能な実現形態のうちのほんの幾つかを記述したに過ぎない。このような理由から、本願明細書における詳細な説明は、説明を意図しているのであって、限定を意図しているのではない。本願明細書に開示された記述に基づいて、本発明の範囲および趣旨から逸脱せずに、本願明細書に開示された実施形態の変化形および改変形が作られ得る。本発明の範囲を画定するように意図されているのは、全ての同等物を含む添付の特許請求の範囲だけである。
【技術分野】
【0001】
本発明は、一般的には半導体製造の分野に関し、特に3次元半導体メモリデバイスおよびその製造方法に関する。
【背景技術】
【0002】
関連特許出願との相互参照
本願は、その全体が本願明細書において参照により援用されている、2008年9月9日に出願された米国特許出願第12/231,000号(特許文献1)の利益を主張する。
【0003】
半導体デバイスの製造中、基板上に構造を形成するために種々のリソグラフィックマスクが使用される。各々のリソグラフィックステップは、それ自身のマスクを有する。限界レベルについて、マスク当たりのコストは約300,000ドルであり、増えつつある。従って、マスクのセットを作ることは非常に高価である。さらに、実験ランのためにマスクセットを作ることはひどく高価となることがある。例えば、各デザイン層のために伝統的な独特のマスクを用いて8レベルのメモリを製造するには、バックエンドオブザライン(BEOL)構造(すなわち、金属インターコネクト)において24個の重要なマスクが必要である。単にインターコネクトだけのためのマスクセットは7百万ドル以上の費用を要する。
【0004】
4層3次元ワンタイムプログラマブル(OTP)メモリデバイスは、一般的に、個々のメモリセルを読み書きするために使用されるデバイスドライバ層の上に積み重ねられた個々のメモリセルの4つの層から成る。各々のセルには、関連するワード線およびビット線がある。ワード線およびビット線は一連のジア(zia)によってデバイスドライバ層に一意に接続される。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】米国特許出願第12/231,000号
【特許文献2】米国特許第6,034,882号
【特許文献3】米国特許第6,185,122号
【特許文献4】米国特許出願第09/560,626号
【特許文献5】米国特許出願第09/814,727号
【特許文献6】米国特許出願第09/897,705号
【特許文献7】米国特許第7,177,169号
【特許文献8】米国特許出願第10/185,508号
【特許文献9】米国特許第6,034,882号
【特許文献10】米国特許第5,835,396号
【特許文献11】米国特許出願第09/638,428号
【特許文献12】米国特許第6,055,180号
【特許文献13】米国特許第5,751,012号
【特許文献14】米国特許第4,646,266号
【特許文献15】米国特許出願第11/287,452号
【特許文献16】米国公開特許出願第2005/0269553号
【特許文献17】米国特許出願第09/897,771号
【非特許文献】
【0006】
【非特許文献1】"A 2556 kb 3.0V ITIMTJ Nonvolatile Magnetoresistive RAM" by Peter K. Naji et al., published in the Digest of Technical Papers of the 2001 IEEE International Solid-State Circuits Conference, ISSCC 2001/Session 7/Technology Directions: Advanced Technologies/7.6, Feb. 6, 2001 and pages 94-95, 404-405 of ISSCC 2001 Visual Supplement
【発明の概要】
【0007】
本発明の一実施形態では、3次元半導体デバイスを製造する方法を提供し、その方法は、第1のビット線を含む第1のビット線層を第1のデバイスレベルに形成するために第1のビット線マスクを使用することと、第2のビット線を含む第2のビット線層を第2のデバイスレベルに形成するために第1のビット線マスクを使用することとを含む。第1のビット線および第2のビット線は、ビット線接続レベルへの異なる電気的接続を有する。
【0008】
本発明の他の1つの実施形態では、3次元半導体デバイスを提供し、その3次元半導体デバイスは、第1のビット線パターンを有するとともに第1のビット線を含む、第1のデバイスレベルに存する第1のビット線層と、第1のビット線パターンを有するとともに第2のビット線を含む、第2のデバイスレベルに存する第2のビット線層とを備える。第1のビット線および第2のビット線は、ビット線接続レベルへの異なる電気的接続を有する。
【図面の簡単な説明】
【0009】
【図1】代表的な実施形態に従うメモリセルサブアレイの平面図である。
【図2】代表的な実施形態に従う図1のメモリセルサブアレイの側面図である。
【図3】代表的な実施形態に従うビット線レベルの平面図である。
【図4】代表的な実施形態に従う潜在的ジア回廊の平面図である。
【図5】代表的な実施形態に従うジア回廊(corridor)領域レイアウトを示す図である。
【図6】代表的な実施形態に従うビット線レベルのためのマスクレイアウトを示す図である。
【図7】代表的な実施形態に従う中間レベルのためのマスクレイアウトを示す図である。
【図8】代表的な実施形態に従う図6および7に描かれているマスクを使用して製造されたジア回廊領域の断面図である。
【図9】代表的な実施形態に従う3つのビット線マスクを用いて製造されたジア回廊領域の断面図である。
【図10】代表的な実施形態に従う3つのビット線マスクおよびXストラップを用いて製造された共有されるジア回廊領域の断面図である。
【図11】代表的な実施形態に従う4つのビット線マスクを用いて製造された複数のシングルジア回廊を有するジア回廊領域の断面図である。
【図12】代表的な実施形態に従う4つのビット線マスクを用いるが頂部金属層を用いずに製造されたジア回廊領域の断面図である。
【発明を実施するための形態】
【0010】
3次元メモリアレイの製造のためにX線用のマスクを共用するとともにY線用のマスクを共用する構造および方法が記述される。以下の記述において、説明を目的として、本発明の代表的な実施形態を完全に理解してもらうために多数の具体的な詳細例を開示する。しかし、それらの具体的な詳細例がなくとも本発明が実施され得るということが当業者にとっては明らかなことである。ワード線、ビット線、X線、およびY線という用語は、交換可能に用いられる。図面は一定比率で描かれてはいない。マスクという単数形の用語は、マスターマスクに基づく全てのワーキングプレートを含む。従って、マスターマスクと、そのワーキングプレートとは同じパターンを有する。他の場合には、代表的な実施形態についての記述を容易にするために、周知の構造およびデバイスは簡略化された形で示されている。
【0011】
4層、3次元、ワンタイムプログラマブルのメモリデザインでは、ジアマスクは2回使用され、メモリセルマスクは幾度も使用され得る。「ビア」という用語と比べて「ジア」という用語の使用は本発明の実施形態を限定することを意図しておらず、本発明の実施形態はジア(1つまたは複数)またはビア(1つまたは複数)あるいはその両方を含み得るということに留意するべきである。ワード線マスクは部分的に共用され得るけれども(例えば、分割ワード)、ビット線マスクは共用されない。ワード線マスクおよびビット線マスクはレベル間では、個々のメモリセルへの一意の接続部がないであろうから、同時には共用され得ない。ワード線マスクおよびビット線マスクがレベル間で同時に共用されたならば、4つのメモリセルが同時にオンにされる。
【0012】
本発明の実施形態は、ワード線マスクおよびビット線マスクの両方が共用されることを可能にする構造および方法を記述する。例えば、メモリの8つの層のためのマスクの数は、6マスク、すなわち1つのメモリセルマスク、1つのジアマスク、1つのワード線マスク、および3つのビット線マスクまで減らされ得る。有利なことに、マスクセットのコストは著しく減らされる。ビット線マスクをそれぞれ2回または3回使用することができ、製造利用度が高まる。さらに、実験ランのマスクセットは、よりコスト効率がよい。有利なことに、これらの低コストのマスクセットは製品のバリエーションのシリーズをより有利なものとする。
【0013】
本発明の1つの実施形態は、デバイス層の数より少ない数のビット線マスクを用いて3次元メモリを製造する構造および方法に関する。第1のビット線層を第1のデバイスレベルに形成するために第1のビット線マスクが使用される。第1のビット線層は第1のビット線を含む。第1のビット線マスクは、第2のビット線層を第2のデバイスレベルに形成するためにも使用される。第2のビット線層は第2のビット線を含む。第1のビット線および第2のビット線は、ビット線接続レベルへの異なる電気的接続を有する。
【0014】
本発明の他の1つの実施形態は、8層3次元メモリデバイスを製造するために4つのビット線マスクおよび1つのワード線マスクを用いて3次元メモリを製造する構造および方法に関する。ワード線層はメモリレベルの対の間で共有される。ビット線マスクを4つだけ用いるにもかかわらずビット線ドライバレベル上の個々のビット線ドライバに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0015】
本発明の他の1つの実施形態は、3つのビット線マスク、1つのワード線マスク、および頂部金属(TM: top metal)ストラップを用いて3次元メモリを製造する構造および方法に関する。ワード線層は、メモリレベルの対の間で共有される。2つのジア回廊はそれぞれ3つのジア列を有する。ビット線マスクを3つだけ用いるにもかかわらずビット線ドライバレベル上の個々のビット線ドライバに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0016】
本発明の他の1つの実施形態は、3つのビット線マスク、1つのワード線マスク、頂部金属ストラップ、およびXストラップを用いて3次元メモリを製造する構造および方法に関する。ワード線層はメモリレベルの対の間で共有される。ジア回廊のうちの幾つかは共有される。ビット線マスクを3つだけ用いるにもかかわらずビット線ドライバレベル上の個々のビット線ドライバに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0017】
本発明の他の1つの実施形態は、4つのビット線マスク、1つのワード線マスク、および頂部金属ストラップを用いて3次元メモリを製造する構造および方法に関する。ワード線層はメモリレベルの対の間で共有される。4つのジア回廊は1つのジア列を有するとともに、4つのジア回廊は2つのジア列を有する。ビット線マスクを4つだけ用いるにもかかわらずビット線ドライバレベル上の個々のビット線ドライバに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0018】
本発明の他の1つの実施形態は、4つのビット線マスクおよび1つのワード線マスクを用いて3次元メモリを製造する構造および方法に関する。頂部金属ストラップは使用されない。ワード線層はメモリレベルの対の間で共有される。幾つかのジア回廊は共有される。ビット線マスクを4つだけ用いるにもかかわらずビット線ドライバレベル上の個々のビット線ドライバに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0019】
図1を参照すると、代表的な実施形態に従うメモリセルサブアレイ100の平面図が示されている。この例では、メモリセルサブアレイ100は、半導体デバイスの一部として製造された2レベルのメモリセルを含む(第1のレベルは見えない)。メモリセルサブアレイ100の平面図に、メモリセル110、ワード線120、および第2のビット線140が示されている。メモリセル110は、アンチヒューズ、ヒューズ、直列に配列されたダイオードおよびアンチヒューズ、ポリシリコンメモリ効果セル、金属酸化物メモリ、スイッチャブル複合金属酸化物、カーボンナノチューブメモリ、相変化材料メモリ、伝導性ブリッジ素子、スイッチャブルポリマメモリ、あるいは非晶質、多結晶質または微晶質の炭素フィルムなどの薄い堆積炭素スイッチャブル抵抗器のうちの少なくとも1つから選択されたワンタイムプログラマブルセルまたは再書き込み可能なセルである。好ましくは、セルは、ダイオードまたはトランジスタなどのステアリング素子と、前に列挙された記憶素子タイプのうちの1つから選択された記憶素子とを含む。好ましくは、しかし必ずしもそうでなくてもよいけれども、各セルは、記憶素子およびステアリング素子がワード線およびビット線の間でその中に直列に配列されているシリンダ形状または他の適切な形状を有する柱を含む。ワード線120および第2のビット線140は、アルミニウム、タングステン、チタン、窒化チタンなどの1つ以上の伝導性材料から作られる。第2のビット線140は、第2のビット線140の側から突出する第1のタブ135および第2のタブ145を含む。ジア160は、第2のビット線140を半導体デバイスの他のレベルに接続する。
【0020】
図2を参照すると、代表的な実施形態に従う図1のメモリセルサブアレイ200の側面図が示されている。この例では、メモリセルサブアレイ200は2レベルのメモリセルを含む。メモリセルサブアレイ200の側面図において、第1のメモリセル210、第2のメモリセル215、第1のワード線220、第2のワード線225、第1のビット線230、および第2のビット線240が示されている。第1のワード線220と第1のビット線230とは、個々のワード線から第1のビット線230へ電流が流れ得るように、第1のメモリセル210を通して電気的に接続されている。第1のメモリセル210、第1のワード線220、および第1のビット線230は第1のデバイスレベルに含まれる。第2のワード線225と第2のビット線240とは、個々のワード線から第2のビット線240へ電流が流れ得るように、第2のメモリセル215を通して電気的に接続されている。第2のメモリセル215、第2のワード線225、および第2のビット線240は、第2のデバイスレベルに含まれる。第1のビット線230と第2のビット線240とは同じパターンを有することに留意するべきである。
【0021】
第1のビット線230は、第1のビット線230の側から突出する第1のタブ235を含む。第1のタブ235は、第1のビット線230をビット線接続層上の第1のビット線接続部270に電気的に接続する第1のジア250に接続されている。第1のビット線接続部270は、半導体基板上に置かれたビット線ドライバなどの、半導体デバイスのドライバレベルに存するビット線ドライバに電気的に接続される。第1のジア250は、半導体デバイスの種々の層が製造されている間またはその後に作られる伝導性経路である。第2のビット線240は、第2のビット線240の側から突出する第2のタブ245を含む。第2のタブ245は、第2のビット線240をビット線接続層上の第2のビット線接続部275に電気的に接続する第2のジア260に接続されている。第2のビット線接続部275は、半導体デバイスのドライバレベルに存するビット線ドライバに電気的に接続されている。第2のジア260は、半導体デバイスの種々の層が製造されている間またはその後に作られる伝導性経路である。第1のビット線接続部270と第2のビット線接続部275とは、ビット線接続層を構成する。第1のタブ235と第2のタブ245とは、第2のビット線240が第1のビット線230の直ぐ上にあって第1のビット線230および第2のビット線240が同じパターンを有するにもかかわらず、半導体デバイスのドライバレベルへの電気的接続を可能にする。2つ以上のビット線レベルを製造するために同じビット線マスクが使用されるときには電気的接続は第1のビット線230および第2のビット線240の真っ直ぐな経路には存在し得ない。そのことは、複数のデバイスレベルを考慮すれば直ぐに明らかになる。
【0022】
図3を参照すると、代表的な実施形態に従うビット線レベル300の平面図が示されている。ビット線レベル300は、メモリセル320に電気的に接続するビット線トレース310を含む。ビット線トレース310は、第1のタブ330および第2のタブ335を含む。複数のタブは、複数の層上で同じビット線パターンを使用することを可能にする。ジアは異なるデバイスレベルでは異なる位置に置かれるので、タブ335などの、タブのうちの1つはビット線ドライバへの接続のために使用され得ない。従って、異なるレベルでは、異なるタブが異なるジアに接続され、他のタブはジアに接続されないままである。
【0023】
例えば、第1のデバイスレベルおよび第2のデバイスレベルを有する2デバイスレベル半導体デバイスにおいて、第1のデバイスレベル上のビット線トレース310の第1のタブ330は、半導体デバイスのドライバレベル上の第1のビット線ドライバに接続される。しかし、この特定の例では、第1のデバイスレベル上のビット線トレース310の第2のタブ335は、半導体デバイスのドライバレベル上の他のドライバに接続されない。第2のデバイスレベル(描かれていない)上では、ビット線トレース310と同じビット線パターンを用いて、類似する第2のタブ335が半導体デバイスのドライバレベル上の第2のビット線ドライバに接続される。しかし、この異なる第2のデバイスレベル上の類似する第1のタブ330は、半導体デバイスのドライバレベル上の他のドライバに接続されない。従って、2つの異なるデバイスレベル上の2つの別個のビット線層のために同じパターンを用いて、その2つの別個のビット線層が2つの異なるビット線ドライバにより駆動され得る。ビット線レベル300はジア340も含む。ジア340は、電気的接続が半導体デバイス内の他のレベルへ続くことを可能にする。
【0024】
図4を参照すると、代表的な実施形態に従う潜在的ジア回廊の平面図が示されている。この図は、ビット線410に対してビット線ドライバへの接続部が作られる半導体デバイスの領域を示す。ビット線410は、多数のメモリセル(図示せず)へ伸びて電気的に接続する。この場合、メモリの8つのレベルが存在する。メモリの各レベルは、それ自身のジア回廊を有する。例えば、第1のジア回廊420は、メモリレベル1に対応するビット線レベル1にビット線ドライバを接続するジアのルートを決めるために使用される。他のジア回廊430は、一意のビット線ドライバを他の7つのビット線レベルに接続するジアのルートを決めるために使用される。
【0025】
この場合、第1のジア回廊420は、第1のジア列440および第2のジア列450の境界を形成する。他の実施形態では、ジア回廊は、ジア回廊間で任意の数のジア列も異なる数のジア列も持つことができる。さらに、電気的ストラップの使用を通じて複数のジア回廊を越える電気的経路のルートを決めることができる。
【0026】
図5を参照すると、代表的な実施形態に従うジア回廊領域レイアウトを示す図が示されている。8層3次元メモリデバイス500は、メモリセルアレイ520と、ビット線スタック530と、ジア回廊領域540と、ビット線ドライバ領域510とを含む。ビット線スタック530は、ビット線の多くが同じかまたは類似のパターンを共有する、ビット線の垂直スタックである。ジア回廊領域540は、ビット線の任意の所与の垂直スタックにおけるビット線の、図4に描かれている、集合的ジアルーティングを表す。ビット線ドライバ領域510は、ビット線ドライバ回路により占められるスペースを表す。代表的なメモリデザインでは、メモリ層からビット線ドライバへの電気的接続は、ビット線ドライバ回路より遥かに小さい領域を占める。普通は、電気的接続はビット線自体と一直線に配置される。しかし、ジア回廊は、伝統的な仕方で配置されるには、割合に、大き過ぎる。例としてのジア回廊領域550と例としてのビット線560との重なりは、なぜジア回廊領域を伝統的な仕方で配置できないのかを示す。
【0027】
ビット線ドライバ領域510の上の領域は大部分が使用されていないスペースであるので、ジア回廊領域540をメモリセルアレイ520から遠くへ再配置することができる。メモリセルアレイ520内の1つの行は、ビット線スタック530に電気的に接続される。ビット線スタック530は、ジア回廊領域540に置かれたジア回廊を通してルーティングされるジアによって、8層3次元メモリデバイス500の低いほうのレベルに置かれているビット線ドライバ領域510内に置かれているビット線ドライバに電気的に接続される。複数のジア回廊領域のための空間を作るために、ジア回廊領域540はビット線スタック530の中心線からずれ離れて置かれている。
【0028】
8層3Dメモリを構築するための4つのビット線マスクおよび1つのワード線マスク
第1の実施形態では、8層3次元メモリデバイスを製造するために4つのビット線マスクおよび1つのワード線マスクが使用される。図6を参照すると、代表的な実施形態に従うビット線レベルのためのマスクレイアウトを示す図が示されている。マスクとそれぞれのパターンとは、タブおよびジアがジア回廊の中でどのように並ぶかを示すために整列させられている。例えば、ビットレベル1接続のための第1のジア回廊605が示されている。マスクY1は、ビット線パターンY1 610を作る。マスクY2はビット線パターンY2 620を作る。マスクY3はビット線パターンY3 630を作る。マスクY4はビット線パターンY4 640を作る。「Y」マスクは、それがビット線マスクであることを示す。
【0029】
図7を参照すると、代表的な実施形態に従う中間レベルのためのマスクレイアウトを示す図が示されている。マスクおよびそれぞれのパターンは、タブおよびジアがジア回廊の中でどのように並ぶかを示すために整列させられている。例えば、ビットレベル1接続のための第1のジア回廊705が示されている。マスクVは、中間パターンV710を作る。「V」マスクは、ビアマスクとも称される。マスクXは中間パターンX720を作る。「X」マスクはワード線マスクとも称される。「X」マスク形状は、ワード線マスクおよびXビアマスクの両方に含まれる。マスクから作られるワード線層およびXビア層上の形状は、ワード線の上のビア形状からXビアの下のビット線形状への接続部を形成する。マスクZは中間パターンZ730を作る。「Z」マスクはジアマスクとも称される。マスクTMはパターンTM740を作る。「TM」マスクは頂部金属マスクとも称される(頂部金属ストラップは、図8において明瞭性を目的として「ストラップ」と呼ばれている)。3次元メモリデバイスは多くの異なる中間パターンを含むことができる。例えば、2つのビアマスクが使用され得る。
【0030】
図8を参照すると、代表的な実施形態に従う図6および7に描かれているマスクを用いて製造されたジア回廊領域の断面図が示されている。図8において破線で示されている各ビット線層(例えば、BL1〜BL8)について、正方形のボックスに対応する列はジア列を含むことができ、正方形ボックス間の列はストラップ列に対応する。ビット線接続層R2は、ビット線ドライバレベル上の個々のビット線ドライバに通じる表面接続ポイントの全てを有する。層R2の後、図6および7に描かれているパターンは底部から上へ、V、Y1、X、V、Y2、V、Y3、X、V、Y4、V、Y2、X、V、Y1、V、Y3、X、V、Y2、Z、TMの順序で製造される。図8は、図4の断面「A」により示されるようにジア回廊を切断することによって作られる断面図を示す。メモリセルは示されていない。ワード線層Xは、メモリレベルの対の間で共有される。
【0031】
再び図8を参照すると、ビット線ドライバからそれぞれのビット線レベルへの個々の接続が記述されている。ビット線レベル1のための、R2からビット線層1への接続は、R2、V、Y1である。ビット線層1への接続は、レベル1の第1のY1タブ810による。特に、レベル1の第2のY1タブ815は何物にも電気的に接続されていない。
ビット線レベル2のための、R2からビット線層2への接続は、R2、V、Y1、X、V、Y2である。ビット線層2への接続は、レベル2の第1のY2タブ820による。特に、レベル2の第2のY2タブ825およびレベル2の第3のY2タブ827は何物にも電気的に接続されていない。
ビット線レベル3のための、R2からビット線層3への接続は、R2、V、Y1、X、V、Y2、V、Y3である。ビット線層3への接続はレベル3の第1のY3タブ830による。特に、レベル1の第2のY3タブ835は何物にも電気的に接続されていない。
ビット線レベル4のための、R2からビット線層4への接続は、R2、V、Y1、X、V、Y2、V、Y3、X、V、Y4である。ビット線層4への接続は、レベル4の第1のY4タブ840による。
【0032】
ビット線レベル5のための、R2からビット線層5への接続は、R2、V、Y1、X、V、Y2、V、Y3、X、V、Y4ストラップ、V、Y2である。ビット線層5への接続は、レベル5の第2のY2タブ855による。特に、レベル5の第2のY2タブ850およびレベル5の第3のY2タブ857は、何物にも電気的に接続されていない。
ビット線レベル6のための、R2からビット線層6への接続は、R2、V、Y1、X、V、Y2、V、Y3、X、V、Y4、V、Y2、X、V、Y1、V、Y3ストラップ、下のほうへ戻ってV、そして最後にY1である。ビット線層6への接続は、レベル6の第2のY1タブ865による。特に、レベル6の第1のY1タブ860は何物にも電気的に接続されていない。
ビット線レベル7のための、R2からビット線層7への接続は、R2、V、Y1、X、V、Y2、V、Y3、X、V、Y4、V、Y2、X、V、Y1ストラップ、V、Y3である。ビット線層7への接続は、レベル7の第2のY3タブ875による。特に、レベル7の第1のY3タブ870は、何物にも電気的に接続されていない。
ビット線レベル8のための、R2からビット線層8への接続は、R2、V、Y1、X、V、Y2、V、Y3、X、V、Y4、V、Y2、X、V、Y1、V、Y3、X、V、Y2、Z、TMストラップ、下のほうへ戻ってZ、最後にY2である。ビット線層8への接続は、レベル8の第3のY2タブ887による。特に、レベル8の第1のY2タブ880およびレベル8の第2のY2タブ885は、何物にも電気的に接続されていない。従って、ビット線マスクを4つだけ用いるにもかかわらず、ビット線ドライバレベル上の個々のビット線ドライバに至る接続ポイントに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0033】
8層3Dメモリを構築するための3つのビット線マスク、1つのワード線マスク、およびTMストラップ
第2の実施形態では、8層3次元メモリデバイスを製造するために3つのビット線マスク、1つのワード線マスク、および頂部金属(TM)ストラップが使用される。図9を参照すると、代表的な実施形態に従う3つのビット線マスクを用いて製造されたジア回廊領域の断面図が示されている。ビット線接続層R2は、ビット線ドライバレベル上の個々のビット線ドライバに通じる表面接続ポイントの全てを有する。層R2の後、層は底部から上へ、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y1、Z、TMの順序で製造される。図6および7は図8に関連するだけであるということに留意するべきである。図9は、図4において断面「A」により示されるようにジア回廊を切断することによって作られる断面図を示す。メモリセルは示されていない。ワード線層Xはメモリレベルの対の間で共有される。「X」マスク形状は、ワード線マスクおよびXビアマスクの両方に含まれる。マスクから作られるワード線層およびXビア層上の形状は、ワード線層の上および下のビア形状からビット線形状への接続部を形成する。ビットレベル4接続部およびビットレベル6接続部のためのジア回廊は、それぞれ3つのジア列を包含する。
【0034】
再び図9を参照すると、ビット線ドライバからそれぞれのビット線レベルへの個々の接続が記述されている。端末タブには言及しない。ビット線レベル1のための、R2からビット線層1への接続は、R2、V、Y1である。ビット線層1への接続は、レベル1の第1のY1タブ910による。ビット線レベル2のための、R2からビット線層2への接続は、R2、V、Y1、X、Y2である。ビット線層2への接続は、レベル2の第1のY2タブ920による。ビット線レベル3のための、R2からビット線層3への接続は、R2、V、Y1、X、Y2ストラップ、V、Y3である。ビット線層3への接続は、レベル3の第1のY3タブ930による。ビット線レベル4のための、R2からビット線層4への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3ストラップ、次に下のほうへ戻ってX、Y1ストラップ、V、最後にY2である。ビット線層4への接続は、レベル4の第2のY2タブ940による。ビット線レベル5のための、R2からビット線層5への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3ストラップ、次に下のほうへ戻ってX、最後にY1である。ビット線層5への接続は、レベル5の第2のY1タブ950による。ビット線レベル6のための、R2からビット線層6への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y1、Z、TMストラップ、次に下のほうへ戻ってZ、Y1、X、Y2ストラップ、V、最後にY3である。ビット線層6への接続は、レベル6の第2のY3タブ960による。ビット線レベル7のための、R2からビット線層7への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y1、Z、TMストラップ、次に下のほうへ戻ってZ、Y1、X、最後にY2である。ビット線層7への接続は、レベル7の第3のY2タブ970による。ビット線レベル8のための、R2からビット線層8への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y1、Z、TMストラップ、次に下のほうへ戻ってZ、最後にY1である。ビット線層8への接続は、レベル8の第3のY1タブ980による。従って、ビット線マスクを3つだけ用いるにもかかわらず、ビット線ドライバレベル上の個々のビット線ドライバに通じる接続ポイントに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0035】
3つのビット線マスク、1つのワード線マスク、TMストラップ、およびXストラップ
第3の実施形態では、8層3次元メモリデバイスを製造するために3つのビット線マスク、1つのワード線マスク、頂部金属(TM)ストラップ、およびXストラップが使用される。図10を参照すると、代表的な実施形態に従う3つのビット線マスクとXストラップとを用いて製造される共有されるジア回廊領域の断面図が示されている。ビット線接続層R2は、ビット線ドライバレベル上の個々のビット線ドライバに通じる表面接続ポイントの全てを有する。層R2の後、層は底部から上へ、R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Y1、V、X、V、Y3、V、Y2、X、V、Y1、Z、TMの順序で製造される。図6および7は図8に関連するだけであることに留意するべきである。図10は、図4の断面「A」により示されるようにジア回廊を切断することによって作られる断面図を示す。メモリセルは示されていない。ワード線層Xは、メモリレベルの対の間で共有される。Xビアマスクは、図10の全てのX位置で形状を有する。ジア回廊のうちの幾つかは共有される。
【0036】
再び図10を参照すると、ビット線ドライバからそれぞれのビット線レベルへの個々の接続が記述されている。端末タブには言及しない。ビット線レベル1のための、R2からビット線層1への接続は、R2、V、Y1である。ビット線層1への接続は、レベル1の第1のY1タブ1010による。ビット線レベル2のための、R2からビット線層2への接続は、R2、V、Y1、X、V、Y2である。ビット線層2への接続は、レベル2の第1のY2タブ1020による。ビット線レベル3のための、R2からビット線層3への接続は、R2、V、Y1、X、V、Y2ストラップ、V、Y3である。ビット線層3への接続は、レベル3の第1のY3タブ1030による。ビット線レベル4のための、R2からビット線層4への接続は、R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Y1、V、X、V、Y3ストラップ、次に下のほうへ戻ってV、X、V、Y1ストラップ、V、最後にY2である。ビット線層4への接続は、レベル4の第1のY2タブ1040による。ビット線レベル5のための、R2からビット線層5への接続は、R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Y1、V、X、V、Y3ストラップ、次に下のほうへ戻ってV、X、V、最後にY1である。ビット線層5への接続は、レベル5の第1のY1タブ1050による。ビット線レベル6のための、R2からビット線層6への接続は、R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Y1、V、Xストラップ、V、Y3である。ビット線層6への接続は、レベル6の第1のY3タブ1060による。ビット線レベル7のための、R2からビット線層7への接続は、R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Y1、V、X、V、Y3、V、Y2、X、V、Y1、Z、TMストラップ、次に下のほうへ戻ってZ、Y1、V、X、最後にY2である。ビット線層7への接続は、レベル7の第1のY2タブ1070による。ビット線レベル8のための、R2からビット線層8への接続は、R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Y1、V、X、V、Y3、V、Y2、X、V、Y1、Z、TMストラップ、次に下のほうへ戻ってZ、最後にY1である。ビット線層8への接続は、レベル8の第1のY1タブ1080による。従って、ビット線マスクを3つだけ用いるにもかかわらず、ビット線ドライバレベル上の個々のビット線ドライバに通じる接続ポイントに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0037】
複数のシングルジア回廊を用いて8層3Dメモリを構築するための4つのビット線マスクおよび1つのワード線マスク
第4の実施形態では、8層3次元メモリデバイスを製造するために4つのビット線マスク、1つのワード線マスク、および頂部金属(TM)ストラップが使用される。図11を参照すると、代表的な実施形態に従う3つのビット線マスクを用いて製造された複数のシングルジア回廊を伴うジア回廊領域の断面図が示されている。ビット線接続層R2は、ビット線ドライバレベル上の個々のビット線ドライバに通じる表面接続ポイントの全てを有する。層R2の後、層は底部から上へ、R2、V、Y1、X、Y2、V、Y3、X、Y4、V、Y2、X、Y1、V、Y3、X、Y2、Z、TMの順序で製造される。図6および7は図8に関連するだけであることに留意するべきである。図11は、図4の断面「A」により示されるようにジア回廊を切断することによって作られる断面図を示す。メモリセルは示されていない。ワード線層Xは、メモリレベルの対の間で共有される。Xビアマスクは、図11において全てのX位置で形状を有する。第1の4つのジア回廊は1つのジア列を有し、第2の4つのジア回廊は2つのジア列を有する。
【0038】
再び図11を参照すると、ビット線ドライバからそれぞれのビット線レベルへの個々の接続が記述される。端末タブには言及しない。ビット線レベル1のための、R2からビット線層1への接続は、R2、V、Y1である。ビット線層1への接続は、レベル1の第1のY1タブ1110による。ビット線レベル2のための、R2からビット線層2への接続は、R2、V、Y1、X、Y2である。ビット線層2への接続は、レベル2の第1のY2タブ1120による。ビット線レベル3のための、R2からビット線層3への接続は、R2、V、Y1、X、Y2、V、Y3である。ビット線層3への接続は、レベル3の第1のY3タブ1130による。ビット線レベル4のための、R2からビット線層4への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y4である。ビット線層4への接続は、レベル4の第1のY4タブ1140による。ビット線レベル5のための、R2からビット線層5への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y4ストラップ、V、最後にY2である。ビット線層5への接続は、レベル5の第2のY2タブ1150による。ビット線レベル6のための、R2からビット線層6への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y4、V、Y2、X、Y1、V、Y3ストラップ、次に下のほうへ戻ってV、最後にY1である。ビット線層6への接続は、レベル6の第2のY1タブ1160による。ビット線レベル7のための、R2からビット線層7への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y4、V、Y2、X、Y1ストラップ、V、Y3である。ビット線層7への接続は、レベル7の第2のY3タブ1170による。ビット線レベル8のための、R2からビット線層8への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y4、V、Y2、X、Y1、V、Y3、X、Y2、Z、TMストラップ、次に下のほうへ戻ってZ、最後にY2である。ビット線層8への接続は、レベル8の第3のY2タブ1180による。従って、ビット線マスクを4つだけ用いるにもかかわらず、ビット線ドライバレベル上の個々のビット線ドライバに通じる接続ポイントに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0039】
8層3Dメモリを構築するための4つのビット線マスクおよび1つのワード線マスク(TM層を使用しない)
第5の実施形態では、8層3次元メモリデバイスを製造するために4つのビット線マスクおよび1つのワード線マスクが使用される。図12を参照すると、代表的な実施形態に従う頂部金属層を用いずに4つのビット線マスクを用いて製造されるジア回廊領域の断面図が示されている。ビット線接続層R2は、ビット線ドライバレベル上の個々のビット線ドライバに通じる表面接続ポイントの全てを有する。層R2の後、層は底部から上へ、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y4の順序で製造される。図6および7は図8に関連するだけであるということに留意するべきである。図12は、図4において断面「A」により示されるようにジア回廊を切断することによって作られる断面図を示す。メモリセルは示されていない。ワード線層Xは、メモリレベルの対の間で共有される。Xビアマスクは、図12において全てのX位置で形状を有する。幾つかのジア回廊は共有される。
【0040】
再び図12を参照すると、ビット線ドライバからそれぞれのビット線レベルへの個々の接続が記述される。端末タブには言及しない。ビット線レベル1のための、R2からビット線層1への接続は、R2、V、Y1である。ビット線層1への接続は、レベル1の第1のY1タブ1210による。ビット線レベル2のための、R2からビット線層2への接続は、R2、V、Y1、X、Y2である。ビット線層2への接続は、レベル2の第1のY2タブ1220による。ビット線レベル3のための、R2からビット線層3への接続は、R2、V、Y1、X、Y2ストラップ、V、Y3である。ビット線層3への接続は、レベル3の第1のY3タブ1230による。ビット線レベル4のための、R2からビット線層4への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3ストラップ、次に下のほうへ戻ってX、Y1ストラップ、V、最後にY2である。ビット線層4への接続は、レベル4の第1のY2タブ1240による。ビット線レベル5のための、R2からビット線層5への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3ストラップ、下のほうへ戻ってX、最後にY1である。ビット線層5への接続は、レベル5の第1のY1タブ1250による。ビット線レベル6のための、R2からビット線層6への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y4ストラップ、次に下のほうへ戻ってX、Y2ストラップ、V、最後にY3である。ビット線層6への接続は、レベル6の第1のY3タブ1260による。ビット線レベル7のための、R2からビット線層7への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y4ストラップ、次に下のほうへ戻ってX、最後にY2である。ビット線層7への接続は、レベル7の第1のY2タブ1270による。ビット線レベル8のための、R2からビット線層8への接続は、R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y4である。ビット線層8への接続は、レベル8の第1のY4タブ1280による。従って、頂部金属ストラップを用いずにビット線マスクを4つだけ用いるにもかかわらず、ビット線ドライバレベル上の個々のビット線ドライバに通じる接続ポイントに対して8つの異なる層上の8つの異なる電気的接続が作られる。
【0041】
有利なことに、メモリの8つの層のためのマスクの数は、7つのマスク、すなわち1つのメモリセルマスクと、1つのジアマスクと、1つのワード線マスクと、3つのビット線マスクと1つのXビアマスクとに減らされ得る。マスクセットのコストは大幅に減らされる。ビット線マスクを2回または3回使用することができて、それぞれ製造利用率を高めるという結果をもたらす。さらに、実験ランのマスクセットはコスト効率がよりよい。これらの低コストのマスクセットは、さらに製品バリエーションのシリーズをより有利にする。
【0042】
代表的な実施形態についての前の記述は、解説および記述を目的として提示されている。網羅的であることや、開示された形そのものに発明を限定することは意図されておらず、改変形および変化形は前述した教示に照らして可能であるかあるいは本発明の実施から得られ得る。例えば、記述された代表的な実施形態は、3つまたは4つのビット線マスクを用いる8層実現形態に焦点を当てていた。しかし、本発明は、層またはマスクの特定の数に限定されるものではない。本発明のデバイスおよび方法が、本発明の趣旨から逸脱することなくいろいろな数のマスク、種々の層上のストラップを用いて、種々の回廊構成で実施され得ることを当業者であれば理解できるはずである。同様に、各メモリ層をそれ自身のワード線層を伴って製造することもできるし、あるいは2セットのワード線を作るために2つのワード線マスクを使用することもできる。メモリセルは、任意の受動素子メモリアレイであり得る。さらに、本発明の真意から逸脱することなく層の製造の順序が変更され得る。実施形態は、本発明の原理を説明するとともに、本発明の実用的応用として当業者が本発明を種々の実施形態で、意図された特定の使用に適する種々の改変を伴って、利用し得るようにするために、選択され記述された。本発明の範囲は、添付の特許請求の範囲とそれらの同等物とにより定められるべきことが意図されている。
【0043】
本発明を主として前述した実施形態に関して記述してきたけれども、本発明は必ずしもこれらの実施形態に限定されない。例えば、本願明細書において参照により援用されている、(1)両方とも本願と共通に譲渡された、Mark G. Johnson らに対して2000年3月7日に登録された米国特許第6,034,882号(特許文献2)および2001年2月6日に登録された米国特許第6,185,122号(特許文献3)に記載されているメモリ、(2)2000年4月28日にN. Johan Knallにより出願され、本願と共通に譲渡された米国特許出願第09/560,626号(特許文献4)に記載されているメモリアレイ、(3)2001年3月21日にN. Johan KnallおよびMark G. Johnson により出願され、本願と共通に譲渡された米国特許出願第09/814,727号(特許文献5)に記載されているメモリアレイ、2001年6月29日に出願されたKleveland らによる「Three-Dimensional Memory Array Incorporating Serial Chain Diode Stack 」という米国特許出願第09/897,705号(特許文献6)に記載されているメモリ、「Word Line Arrangement Having Multi-Layer Word Line Segments for Three-Dimensional Memory Array」という米国特許第7,177,169号(特許文献7)に記載されているメモリ、および2002年6月27日に出願されたCleeves による「Three Dimensional Memory」という米国特許出願第10/185,508号(特許文献8)に記載されているメモリを含むけれどもこれらに限定されない、ワード線および/またはビット線がレベル間で共有される、複数のレベルとして構成された3次元メモリアレイにも本発明は適用され得る。
【0044】
ここで使用される受動素子メモリアレイは、それぞれ関連するX線と関連するY線との間に接続される複数の2端子メモリセルを含む。そのようなメモリアレイは、2次元(プレーナ)アレイであるか、あるいはメモリセルの2つ以上のプレーンを有する3次元アレイであり得る。各々のそのようなメモリセルは、逆方向の(すなわち、カソードからアノードへの)電流が順方向の電流より少ない非線形導電率を有する。アノードからカソードへの、プログラミングレベルより大きな電圧の印加は、メモリセルの導電率を変化させる。導電率は、メモリセルがヒューズ技術を組み入れると低下するか、あるいはメモリセルがアンチヒューズ技術を組み入れると高まり得る。受動素子メモリアレイは、必ずしもワンタイムプログラマブル(すなわち、ライトワンス)メモリアレイではない。メモリセルは、適切な電気パルスの印加後に導電率が低下または上昇し得る再プログラム可能なメモリ材料を組み入れることができる。
【0045】
そのような受動素子メモリセルは、一般的に、電流を一定の方向に向ける電流ステアリング素子と、その状態を変えることのできる他の1つのコンポーネント(例えば、ヒューズ、アンチヒューズ、キャパシタ、抵抗性素子など)とを有すると見られ得る。本発明の或る好ましい実施形態では、記憶素子は、アンチヒューズ素子によってn−領域から分離されたp+領域を有するダイオードのような構造である。アンチヒューズ素子がプログラムされるとき、p+領域はn−領域に電気的に接続されてダイオードを形成する。記憶素子のプログラミング状態は、記憶素子が選択されたときに電流または電圧降下を感知することによって読み出され得る。有機PEMAの実施形態では、記憶素子は、電子が中に注入されるとその導電率が変化する有機材料層によってカソード領域から分離されているアノード領域を有するダイオードのような構造である。
【0046】
好ましくは、本願明細書において参照により援用されている、Johnson らの米国特許第6,034,882号(特許文献9)、Zhang の米国特許第5,835,396号(特許文献10)、Knall による米国特許出願第09/560,626号(特許文献4)、およびJohnson による米国特許出願第09/638,428号(特許文献11)に記載されているように、メモリセルは半導体材料から構成される。特にアンチヒューズメモリセルが好ましい。MRAMおよび有機受動素子アレイなどの、サポート回路の上に積み重ねることのできる他のタイプのメモリアレイも使用され得る。MRAM(磁気抵抗ランダムアクセスメモリ)は、磁気トンネル接合(MTJ)などの磁気記憶素子に基づく。MRAM技術は、本願明細書において参照により援用されている、"A 2556 kb 3.0V ITIMTJ Nonvolatile Magnetoresistive RAM" by Peter K. Naji et al., published in the Digest of Technical Papers of the 2001 IEEE International Solid-State Circuits Conference, ISSCC 2001/Session 7/Technology Directions: Advanced Technologies/7.6, Feb. 6, 2001 and pages 94-95, 404-405 of ISSCC 2001 Visual Supplement(非特許文献1)に記載されている。或る受動素子メモリセルは、ダイオードのような特徴的伝導を有する少なくとも1つの層を含む有機材料と、電界の印加で導電率を変える少なくとも1つの有機材料との層を組み入れている。本願明細書において参照により援用されている、Gudensenらの米国特許第6,055,180号(特許文献12)は、有機受動素子アレイを記述している。相変化材料および非晶質固体などの材料を含むメモリセルも使用され得る。本願明細書において参照により援用されている、Wolstenholmeらの米国特許第5,751,012号(特許文献13)およびOvshinsky らの米国特許第4,646,266号(特許文献14)を参照されたい。本願明細書において参照により援用されているHernerらによる米国特許出願第11/287,452号(特許文献15)により詳しく記載されている遷移金属酸化物、および本願明細書において参照により援用されているSen, Rahulらの米国公開特許出願第2005/0269553号(特許文献16)に記載されているように形成され得るカーボンナノチューブ層を含む抵抗変化材料、または多結晶質、非晶質もしくは微晶質の炭素またはグラフェンフレークを含有する膜などの炭素抵抗率切替膜を含むメモリセルも使用され得る。
【0047】
本願明細書における開示の中での教示に基づいて、当業者であれば本発明を容易に実施し得るであろうと思われる。本願明細書において提供される種々の実施形態についての記述は、当業者が本発明を実施することを可能にする本発明の豊富な見識および詳細な情報を提供すると思われる。或る支援回路(例えば、デコーダ、感知回路、マルチプレクサ、入出力バッファなど)は特に記載されていないけれども、そのような回路は周知であり、本発明の実施との関係において、そのような回路の詳細なバリエーションは特段の利点を与えない。さらに、当業者であれば、本願明細書における開示の中で教示を受けたならば、周知の回路技術を用いて不当な実験をせずに、推論されるけれどもここに具体的には記載されていない種々の制御回路を具体化することを含めて、本発明を実施し得ると思われる。それにもかかわらず、ライトワンスアンチヒューズ受動素子メモリセルの3次元メモリアレイに特に適するバイアス条件、バイアス回路、および層デコーダ回路についてのさらなる詳細情報が、その全体が本願明細書において参照により援用されている、2001年6月29日に出願されたRoy E. Scheuerleinによる「Method and Apparatus for Biasing Selected and Unselected Array Lines When Writing a Memory Array」という米国特許出願第09/897,771号(特許文献17)と、2001年6月29日に出願されたKleveland らによる「Three-Dimensional Memory Array Incorporating Serial Chain Diode Stack 」という米国特許出願第09/897,705号に記載されている。
【0048】
前の記述では、アレイ線は一般的にメモリアレイの2つのレベル(すなわち、メモリプレーン)により共有される。代わりに、各プレーンのために他のプレーンと共有されない2つの導体を有するメモリアレイが製造され得る。各々のそのようなメモリレベルを分離するために誘電体層が使用され得る。
【0049】
ワード線は行線またはX線と称されてもよく、ビット線は列線またはY線と称されてもよい。「ワード」線および「ビット」線の区別は、当業者に或る種の暗示的意味をもたらすかもしれない。メモリアレイを読み出すとき、或る実務家は、ワード線は「駆動され」ビット線は「感知される」と想定する。さらに、メモリ構成(例えば、データバス幅、操作中同時に読み出されるビットの数など)は、2つのアレイ線の1つのセットがデータ「ワード」よりもデータ「ビット」とより良く調和すると見ることとある種の関連を有するかもしれない。本願明細書ではどちらの暗示的意味も必ずしも意図していない。
【0050】
X線およびY線の方向性は、アレイ内の交差する線の2グループについての記述を容易にするために便利であるに過ぎない。X線はY線に対して普通は直交するけれども、そのようなことをそのような術語によって必ずしも示唆していない。さらに、メモリアレイのワードおよびビット構成も容易に逆にしてもよく、Y線をワード線として構成しX線をビット線として構成し得る。追加の例として、アレイの幾つかの部分は、所与のワードのいろいろな出力ビットに対応することができる。このような種々のアレイ構成および設定は当該技術分野では周知であり、本発明は、そのような広範な変化形を含むように意図されている。
【0051】
記述された実施形態は、読み出しモード時に選択されたワード線が1つの電圧へ駆動されて選択されたビット線が感知され、メモリセルのアノード端子がワード線に接続されてカソード端子がビット線に接続されるということに言及しているけれども、他の実施形態が具体的に考えられる。例えば、3次元(すなわち、マルチレベル)メモリアレイにおいて、隣接するメモリプレーンを同様に接続することもできるし(例えば、前に言及されたJohnson らの米国特許第6,034,882号(特許文献9)に記載されている折返しダイオードスタックメモリアレイ)、あるいはアノード端子がビット線に接続されカソード端子をワード線に接続するように、隣接するプレーン内のメモリセルの方向性を逆にすることもできる(例えば、前に言及されたKleveland らによる米国特許出願第09/897,705号(特許文献6)に記載されている直列チェーンダイオードスタックメモリアレイ)。従って、本願明細書におけるX線、ワード線および行線という呼称およびY線、ビット線および列線という呼称は、種々の実施形態を説明するものであって、限定的意味に解されるべきではなくて、より一般的意味に解されるべきである。例えば、ビット線ではなくてワード線内の電流を感知するときには、感知回路は、ビット線ではなくてワード線に結合されてもよいし、あるいはワード線およびビット線の両方のために使用され得る。例えば、直列チェーンダイオードスタック上のメモリアレイの種々のアレイ線のためのX線およびY線という呼称は、折返しダイオードスタックの場合のように、メモリセルのどの端子(すなわち、アノードまたはカソード)が特定の線に結合されるかを必ずしも示唆していない。X線は、1つの関連するメモリプレーンにおいてはメモリセルのアノード端子に結合され、隣接するメモリプレーンにおいてはメモリセルのカソード端子に結合され得る。
【0052】
メモリアレイを組み込んだ集積回路は、普通はアレイを、時にはサブアレイとして知られる、時には大きな数の、より小さなアレイに細分する。ここで使用されるアレイとは、一般的にデコーダ、ドライバ、センスアンプ、および入出力回路によって中断されない連続的なワード線およびビット線を有するメモリセルの連続的なグループである。メモリアレイを含む集積回路は、1つのアレイ、1つより多いアレイ、あるいはもっと多数のアレイをも持つことができる。ここで使用される集積回路メモリアレイは、一緒にまたは近接してパッケージ化されたかあるいは互いにダイ接着された2つ以上の集積回路デバイスではなくて、モノリシックな集積回路構造である。
【0053】
前述した詳細な説明は、本発明の多くの可能な実現形態のうちのほんの幾つかを記述したに過ぎない。このような理由から、本願明細書における詳細な説明は、説明を意図しているのであって、限定を意図しているのではない。本願明細書に開示された記述に基づいて、本発明の範囲および趣旨から逸脱せずに、本願明細書に開示された実施形態の変化形および改変形が作られ得る。本発明の範囲を画定するように意図されているのは、全ての同等物を含む添付の特許請求の範囲だけである。
【特許請求の範囲】
【請求項1】
3次元半導体デバイスを製造する方法であって、
第1のデバイスレベル中に第1のビット線層を形成するために第1のビット線マスクを使用するステップであって、前記第1のビット線層は複数の第1のビット線を含むステップと、
第2のデバイスレベル中に第2のビット線層を形成するために前記第1のビット線マスクを使用するステップであって、前記第2のビット線層は複数の第2のビット線を含むステップと、を含み、
前記複数の第1のビット線および前記複数の第2のビット線は、ビット線接続レベルへの異なる電気的接続を有する方法。
【請求項2】
請求項1記載の方法において、
前記第1のデバイスレベル中に第1のデバイス層を形成するために第1のデバイスマスクセットを使用するステップであって、前記第1のデバイス層は複数の第1のデバイスを含み、前記複数の第1のデバイスは前記複数の第1のビット線に電気的に接続されているステップと
前記第2のデバイスレベル中に第2のデバイス層を形成するために前記第1のデバイスマスクセットを使用するステップであって、前記第2のデバイス層は複数の第2のデバイスを含み、前記複数の第2のデバイスは前記複数の第2のビット線に電気的に接続されているステップと、をさらに含み、
前記第1のデバイスマスクセットは、少なくとも1つのデバイスマスクを含む方法。
【請求項3】
請求項2記載の方法において、
前記複数の第1のデバイスおよび第2のデバイスは、アンチヒューズ、ヒューズ、直列に配列されたダイオードとアンチヒューズ、ポリシリコンメモリ効果セル、金属酸化物メモリ、スイッチャブル複合金属酸化物、カーボンナノチューブメモリ、相変化材料メモリ、伝導性ブリッジ素子、スイッチャブルポリマメモリ、あるいは薄い堆積炭素スイッチャブル抵抗器のうちの少なくとも1つから選択されたワンタイムプログラマブルセルまたは再書き込み可能なセルを含む方法。
【請求項4】
請求項3記載の方法において、
第1のワード線層を形成するために第1のワード線マスクを使用するステップをさらに含み、前記第1のワード線層は複数の第1のワード線を含み、前記複数の第1のワード線は前記第1のデバイスレベルおよび第2のデバイスレベルにより共有される方法。
【請求項5】
請求項3記載の方法において、
前記第1のデバイスレベル中に第1のワード線層を形成するために第1のワード線マスクを使用するステップであって、前記第1のワード線層は複数の第1のワード線を含み、前記複数の第1のデバイスが前記複数の第1のワード線に電気的に接続されているステップと、
前記第2のデバイスレベル中に第2のワード線層を形成するために前記第1のワード線マスクを使用するステップであって、前記第2のワード線層は複数の第2のワード線を含み、前記複数の第2のデバイスが前記複数の第2のワード線に電気的に接続されているステップと、をさらに含み、
前記複数の第1のワード線は、前記複数の第2のワード線に電気的に接続されている方法。
【請求項6】
請求項4記載の方法において、
複数のデバイスレベル中に複数のビット線層を形成するために少なくとも2つのビット線マスクを使用するステップをさらに含み、前記複数のビット線層は複数のビット線を含み、それぞれのデバイスレベルの前記複数のビット線は前記ビット線接続レベルへの異なる電気的接続を有する方法。
【請求項7】
請求項6記載の方法において、
前記複数のデバイスレベルの間に複数のビア層を形成するために第1のビアマスクを使用するステップをさらに含み、前記複数のビア層は複数のビアを含み、前記複数のビアは前記ビット線接続レベルへの異なる電気的接続の一部である方法。
【請求項8】
請求項7記載の方法において、
3つの異なるデバイスレベル上に複数のビット線を形成するために前記第1のビット線マスクを使用するステップと、
2つの異なるデバイスレベル上に複数のビット線を形成するために第2のビット線マスクを使用するステップと、
2つの異なるデバイスレベル上に複数のビット線を形成するために第3のビット線マスクを使用するステップと、
1つのデバイスレベル上に複数のビット線を形成するために第4のビット線マスクを使用するステップと、
4つの異なるワード線層上に複数のワード線を形成するために前記第1のワード線マスクを使用するステップと、
8つの異なるデバイスレベル上に複数のデバイスを形成するために前記第1のデバイスマスクセットを使用するステップと、
4つの異なるビア層を形成するために前記第1のビアマスクを使用するステップと、を含み、
8つのデバイスレベルのそれぞれの前記複数のビット線は、前記ビット線接続レベルへの異なる電気的接続を有する方法。
【請求項9】
請求項7記載の方法において、
複数の電気的ストラップを形成するために第1のストラップマスクを使用するステップをさらに含み、前記複数の電気的ストラップは前記ビット線接続レベルへの異なる電気的接続の一部である方法。
【請求項10】
請求項9記載の方法において、
3つの異なるデバイスレベル上に複数のビット線を形成するために前記第1のビット線マスクを使用するステップと、
3つの異なるデバイスレベル上に複数のビット線を形成するために第2のビット線マスクを使用するステップと、
2つの異なるデバイスレベル上に複数のビット線を形成するために第3のビット線マスクを使用するステップと、
4つの異なるワード線層上に複数のワード線を形成するために前記第1のワード線マスクを使用するステップと、
8つの異なるデバイスレベル上に複数のデバイスを形成するために前記第1のデバイスマスクセットを使用するステップと、
4つの異なるビア層を形成するために前記第1のビアマスクを使用するステップと、
複数の電気的ストラップを形成するために前記第1のストラップマスクを使用するステップと、を含み、
8つのデバイスレベルのそれぞれの前記複数のビット線は、前記ビット線接続レベルへの異なる電気的接続を有する方法。
【請求項11】
請求項9記載の方法において、
3つの異なるデバイスレベル上に複数のビット線を形成するために前記第1のビット線マスクを使用するステップと、
2つの異なるデバイスレベル上に複数のビット線を形成するために第2のビット線マスクを使用するステップと、
2つの異なるデバイスレベル上に複数のビット線を形成するために第3のビット線マスクを使用するステップと、
1つのデバイスレベル上に複数のビット線を形成するために第4のビット線マスクを使用するステップと、
4つの異なるワード線層上に複数のワード線を形成するために前記第1のワード線マスクを使用するステップと、
8つの異なるデバイスレベル上に複数のデバイスを形成するために前記第1のデバイスマスクセットを使用するステップと、
4つの異なるビア層を形成するために前記第1のビアマスクを使用するステップと、
複数の電気的ストラップを形成するために前記第1のストラップマスクを使用するステップと、を含み、
8つのデバイスレベルのそれぞれの前記複数のビット線は、前記ビット線接続レベルへの異なる電気的接続を有する方法。
【請求項12】
3次元半導体デバイスであって、
第1のデバイスレベル中に存する第1のビット線層であって、前記第1のビット線層は第1のビット線パターンを有し、前記第1のビット線層は複数の第1のビット線を含む、第1のビット線層と、
第2のデバイスレベル中に存する第2のビット線層であって、前記第2のビット線層は前記第1のビット線パターンを有し、前記第2のビット線層は複数の第2のビット線を含む、第2のビット線層と、を備え、
前記複数の第1のビット線および前記複数の第2のビット線は、ビット線接続レベルへの異なる電気的接続を有する3次元半導体デバイス。
【請求項13】
請求項12記載の3次元半導体デバイスにおいて、
前記第1のデバイスレベル中に存する第1のデバイス層であって、前記第1のデバイス層は第1のデバイスパターンを有し、前記第1のデバイス層は複数の第1のデバイスを含み、前記複数の第1のデバイスは前記複数の第1のビット線に電気的に接続されている、第1のデバイス層と、
前記第2のデバイスレベル中に存する第2のデバイス層であって、前記第2のデバイス層は前記第1のデバイスパターンを有し、前記第2のデバイス層は複数の第2のデバイスを含み、前記複数の第2のデバイスは前記複数の第2のビット線に電気的に接続されている、第2のデバイス層と、をさらに備え、
前記第1のデバイスパターンは、少なくとも1つのデバイスマスクを用いて作られる3次元半導体デバイス。
【請求項14】
請求項13記載の3次元半導体デバイスにおいて、
前記複数の第1のデバイスおよび第2のデバイスは、アンチヒューズ、ヒューズ、直列に配列されたダイオードとアンチヒューズ、ポリシリコンメモリ効果セル、金属酸化物メモリ、スイッチャブル複合金属酸化物、カーボンナノチューブメモリ、相変化材料メモリ、伝導性ブリッジ素子、スイッチャブルポリマメモリ、あるいは薄い堆積炭素スイッチャブル抵抗器のうちの少なくとも1つから選択されたワンタイムプログラマブルセルまたは再書き込み可能なセルを含む3次元半導体デバイス。
【請求項15】
請求項14記載の3次元半導体デバイスにおいて、
第1のワード線層をさらに備え、前記第1のワード線層は第1のワード線パターンを有し、前記第1のワード線層は複数の第1のワード線を含み、かつ前記複数の第1のワード線は前記第1のデバイスレベルおよび第2のデバイスレベルによって共有される、3次元半導体デバイス。
【請求項16】
請求項14記載の3次元半導体デバイスにおいて、
前記第1のデバイスレベル中に存する第1のワード線層であって、前記第1のワード線層は第1のワード線パターンを有し、前記第1のワード線層は複数の第1のワード線を含み、前記複数の第1のデバイスは前記複数の第1のワード線に電気的に接続されている、第1のワード線層と、
前記第2のデバイスレベル中に存する第2のワード線層であって、前記第2のワード線層は前記第1のワード線パターンを有し、前記第2のワード線層は複数の第2のワード線を含み、前記複数の第2のデバイスは前記複数の第2のワード線に電気的に接続されている、第2のワード線層と、をさらに備え、
前記複数の第1のワード線は、前記複数の第2のワード線に電気的に接続されている3次元半導体デバイス。
【請求項17】
請求項15記載の3次元半導体デバイスにおいて、
複数のデバイスレベル中に存する複数のビット線層をさらに備え、前記複数のビット線層のうちの少なくとも2つはビット線パターンを共有し、前記複数のビット線層は複数のビット線を含み、それぞれのデバイスレベルの前記複数のビット線は前記ビット線接続レベルへの異なる電気的接続を有する3次元半導体デバイス。
【請求項18】
請求項17記載の3次元半導体デバイスにおいて、
前記複数のデバイスレベルの間の複数のビア層をさらに備え、前記ビア層は第1のビアパターンを有し、前記ビア層は複数のビアを含み、前記複数のビアは前記ビット線接続レベルへの異なる電気的接続の一部である3次元半導体デバイス。
【請求項19】
請求項18記載の3次元半導体デバイスにおいて、
前記3次元半導体デバイスは、
第1のビット線パターンを共有する、3つの異なるデバイスレベル上の第1の3つのビット線層と、
第2のビット線パターンを共有する、2つの異なるデバイスレベル上の第1の2つのビット線層と、
第3のビット線パターンを共有する、2つの異なるデバイスレベル上の第2の2つのビット線層と、
第4のビット線パターンを有する、第8のビット線層と、
ワード線パターンを共有する、4つのワード線層と、
デバイス層パターンを共有する、8つのデバイス層と、
ビア層パターンを共有する、4つのビア層と、を含む8つのデバイスレベルを備え、
8つのデバイスレベルのそれぞれの前記複数のビット線は、前記ビット線接続レベルへの異なる電気的接続を有する3次元半導体デバイス。
【請求項20】
請求項18記載の3次元半導体デバイスにおいて、
前記ビット線接続レベルへの異なる電気的接続の一部である複数の電気的ストラップをさらに備える3次元半導体デバイス。
【請求項21】
請求項20記載の3次元半導体デバイスにおいて、
前記3次元半導体デバイスは、
第1のビット線パターンを共有する、3つの異なるデバイスレベル上の第1の3つのビット線層と、
第2のビット線パターンを共有する、3つの異なるデバイスレベル上の第2の3つのビット線層と、
第3のビット線パターンを共有する、2つの異なるデバイスレベル上の第1の2つのビット線層と、
ワード線パターンを共有する、4つのワード線層と、
デバイス層パターンを共有する、8つのデバイス層と、
ビア層パターンを共有する、4つのビア層と、
電気的ストラップ層であり、前記電気的ストラップ層は複数の電気的ストラップを含み、前記電気的ストラップは前記ビット線接続レベルへの電気的接続のうちの少なくとも幾つかの一部である電気的ストラップ層と、を備える8つのデバイスレベルを備え、
8つのデバイスレベルのそれぞれの前記複数のビット線は、前記ビット線接続レベルへの異なる電気的接続を有する3次元半導体デバイス。
【請求項22】
請求項20記載の3次元半導体デバイスにおいて、
前記3次元半導体デバイスは、
第1のビット線パターンを共有する、3つの異なるデバイスレベル上の第1の3つのビット線層と、
第2のビット線パターンを共有する、2つの異なるデバイスレベル上の第1の2つのビット線層と、
第3のビット線パターンを共有する、2つの異なるデバイスレベル上の第2の2つのビット線層と、
第4のビット線パターンを有する、第8のビット線層と、
ワード線パターンを共有する、4つのワード線層と、
デバイス層パターンを共有する、8つのデバイス層と、
ビア層パターンを共有する、4つのビア層と、
電気的ストラップ層であり、前記電気的ストラップ層は複数の電気的ストラップを含み、前記電気的ストラップは前記ビット線接続レベルへの電気的接続のうちの少なくとも幾つかの一部である電気的ストラップ層と、を備える8つのデバイスレベルを備え、
8つのデバイスレベルのそれぞれの前記複数のビット線は、前記ビット線接続レベルへの異なる電気的接続を有する3次元半導体デバイス。
【請求項1】
3次元半導体デバイスを製造する方法であって、
第1のデバイスレベル中に第1のビット線層を形成するために第1のビット線マスクを使用するステップであって、前記第1のビット線層は複数の第1のビット線を含むステップと、
第2のデバイスレベル中に第2のビット線層を形成するために前記第1のビット線マスクを使用するステップであって、前記第2のビット線層は複数の第2のビット線を含むステップと、を含み、
前記複数の第1のビット線および前記複数の第2のビット線は、ビット線接続レベルへの異なる電気的接続を有する方法。
【請求項2】
請求項1記載の方法において、
前記第1のデバイスレベル中に第1のデバイス層を形成するために第1のデバイスマスクセットを使用するステップであって、前記第1のデバイス層は複数の第1のデバイスを含み、前記複数の第1のデバイスは前記複数の第1のビット線に電気的に接続されているステップと
前記第2のデバイスレベル中に第2のデバイス層を形成するために前記第1のデバイスマスクセットを使用するステップであって、前記第2のデバイス層は複数の第2のデバイスを含み、前記複数の第2のデバイスは前記複数の第2のビット線に電気的に接続されているステップと、をさらに含み、
前記第1のデバイスマスクセットは、少なくとも1つのデバイスマスクを含む方法。
【請求項3】
請求項2記載の方法において、
前記複数の第1のデバイスおよび第2のデバイスは、アンチヒューズ、ヒューズ、直列に配列されたダイオードとアンチヒューズ、ポリシリコンメモリ効果セル、金属酸化物メモリ、スイッチャブル複合金属酸化物、カーボンナノチューブメモリ、相変化材料メモリ、伝導性ブリッジ素子、スイッチャブルポリマメモリ、あるいは薄い堆積炭素スイッチャブル抵抗器のうちの少なくとも1つから選択されたワンタイムプログラマブルセルまたは再書き込み可能なセルを含む方法。
【請求項4】
請求項3記載の方法において、
第1のワード線層を形成するために第1のワード線マスクを使用するステップをさらに含み、前記第1のワード線層は複数の第1のワード線を含み、前記複数の第1のワード線は前記第1のデバイスレベルおよび第2のデバイスレベルにより共有される方法。
【請求項5】
請求項3記載の方法において、
前記第1のデバイスレベル中に第1のワード線層を形成するために第1のワード線マスクを使用するステップであって、前記第1のワード線層は複数の第1のワード線を含み、前記複数の第1のデバイスが前記複数の第1のワード線に電気的に接続されているステップと、
前記第2のデバイスレベル中に第2のワード線層を形成するために前記第1のワード線マスクを使用するステップであって、前記第2のワード線層は複数の第2のワード線を含み、前記複数の第2のデバイスが前記複数の第2のワード線に電気的に接続されているステップと、をさらに含み、
前記複数の第1のワード線は、前記複数の第2のワード線に電気的に接続されている方法。
【請求項6】
請求項4記載の方法において、
複数のデバイスレベル中に複数のビット線層を形成するために少なくとも2つのビット線マスクを使用するステップをさらに含み、前記複数のビット線層は複数のビット線を含み、それぞれのデバイスレベルの前記複数のビット線は前記ビット線接続レベルへの異なる電気的接続を有する方法。
【請求項7】
請求項6記載の方法において、
前記複数のデバイスレベルの間に複数のビア層を形成するために第1のビアマスクを使用するステップをさらに含み、前記複数のビア層は複数のビアを含み、前記複数のビアは前記ビット線接続レベルへの異なる電気的接続の一部である方法。
【請求項8】
請求項7記載の方法において、
3つの異なるデバイスレベル上に複数のビット線を形成するために前記第1のビット線マスクを使用するステップと、
2つの異なるデバイスレベル上に複数のビット線を形成するために第2のビット線マスクを使用するステップと、
2つの異なるデバイスレベル上に複数のビット線を形成するために第3のビット線マスクを使用するステップと、
1つのデバイスレベル上に複数のビット線を形成するために第4のビット線マスクを使用するステップと、
4つの異なるワード線層上に複数のワード線を形成するために前記第1のワード線マスクを使用するステップと、
8つの異なるデバイスレベル上に複数のデバイスを形成するために前記第1のデバイスマスクセットを使用するステップと、
4つの異なるビア層を形成するために前記第1のビアマスクを使用するステップと、を含み、
8つのデバイスレベルのそれぞれの前記複数のビット線は、前記ビット線接続レベルへの異なる電気的接続を有する方法。
【請求項9】
請求項7記載の方法において、
複数の電気的ストラップを形成するために第1のストラップマスクを使用するステップをさらに含み、前記複数の電気的ストラップは前記ビット線接続レベルへの異なる電気的接続の一部である方法。
【請求項10】
請求項9記載の方法において、
3つの異なるデバイスレベル上に複数のビット線を形成するために前記第1のビット線マスクを使用するステップと、
3つの異なるデバイスレベル上に複数のビット線を形成するために第2のビット線マスクを使用するステップと、
2つの異なるデバイスレベル上に複数のビット線を形成するために第3のビット線マスクを使用するステップと、
4つの異なるワード線層上に複数のワード線を形成するために前記第1のワード線マスクを使用するステップと、
8つの異なるデバイスレベル上に複数のデバイスを形成するために前記第1のデバイスマスクセットを使用するステップと、
4つの異なるビア層を形成するために前記第1のビアマスクを使用するステップと、
複数の電気的ストラップを形成するために前記第1のストラップマスクを使用するステップと、を含み、
8つのデバイスレベルのそれぞれの前記複数のビット線は、前記ビット線接続レベルへの異なる電気的接続を有する方法。
【請求項11】
請求項9記載の方法において、
3つの異なるデバイスレベル上に複数のビット線を形成するために前記第1のビット線マスクを使用するステップと、
2つの異なるデバイスレベル上に複数のビット線を形成するために第2のビット線マスクを使用するステップと、
2つの異なるデバイスレベル上に複数のビット線を形成するために第3のビット線マスクを使用するステップと、
1つのデバイスレベル上に複数のビット線を形成するために第4のビット線マスクを使用するステップと、
4つの異なるワード線層上に複数のワード線を形成するために前記第1のワード線マスクを使用するステップと、
8つの異なるデバイスレベル上に複数のデバイスを形成するために前記第1のデバイスマスクセットを使用するステップと、
4つの異なるビア層を形成するために前記第1のビアマスクを使用するステップと、
複数の電気的ストラップを形成するために前記第1のストラップマスクを使用するステップと、を含み、
8つのデバイスレベルのそれぞれの前記複数のビット線は、前記ビット線接続レベルへの異なる電気的接続を有する方法。
【請求項12】
3次元半導体デバイスであって、
第1のデバイスレベル中に存する第1のビット線層であって、前記第1のビット線層は第1のビット線パターンを有し、前記第1のビット線層は複数の第1のビット線を含む、第1のビット線層と、
第2のデバイスレベル中に存する第2のビット線層であって、前記第2のビット線層は前記第1のビット線パターンを有し、前記第2のビット線層は複数の第2のビット線を含む、第2のビット線層と、を備え、
前記複数の第1のビット線および前記複数の第2のビット線は、ビット線接続レベルへの異なる電気的接続を有する3次元半導体デバイス。
【請求項13】
請求項12記載の3次元半導体デバイスにおいて、
前記第1のデバイスレベル中に存する第1のデバイス層であって、前記第1のデバイス層は第1のデバイスパターンを有し、前記第1のデバイス層は複数の第1のデバイスを含み、前記複数の第1のデバイスは前記複数の第1のビット線に電気的に接続されている、第1のデバイス層と、
前記第2のデバイスレベル中に存する第2のデバイス層であって、前記第2のデバイス層は前記第1のデバイスパターンを有し、前記第2のデバイス層は複数の第2のデバイスを含み、前記複数の第2のデバイスは前記複数の第2のビット線に電気的に接続されている、第2のデバイス層と、をさらに備え、
前記第1のデバイスパターンは、少なくとも1つのデバイスマスクを用いて作られる3次元半導体デバイス。
【請求項14】
請求項13記載の3次元半導体デバイスにおいて、
前記複数の第1のデバイスおよび第2のデバイスは、アンチヒューズ、ヒューズ、直列に配列されたダイオードとアンチヒューズ、ポリシリコンメモリ効果セル、金属酸化物メモリ、スイッチャブル複合金属酸化物、カーボンナノチューブメモリ、相変化材料メモリ、伝導性ブリッジ素子、スイッチャブルポリマメモリ、あるいは薄い堆積炭素スイッチャブル抵抗器のうちの少なくとも1つから選択されたワンタイムプログラマブルセルまたは再書き込み可能なセルを含む3次元半導体デバイス。
【請求項15】
請求項14記載の3次元半導体デバイスにおいて、
第1のワード線層をさらに備え、前記第1のワード線層は第1のワード線パターンを有し、前記第1のワード線層は複数の第1のワード線を含み、かつ前記複数の第1のワード線は前記第1のデバイスレベルおよび第2のデバイスレベルによって共有される、3次元半導体デバイス。
【請求項16】
請求項14記載の3次元半導体デバイスにおいて、
前記第1のデバイスレベル中に存する第1のワード線層であって、前記第1のワード線層は第1のワード線パターンを有し、前記第1のワード線層は複数の第1のワード線を含み、前記複数の第1のデバイスは前記複数の第1のワード線に電気的に接続されている、第1のワード線層と、
前記第2のデバイスレベル中に存する第2のワード線層であって、前記第2のワード線層は前記第1のワード線パターンを有し、前記第2のワード線層は複数の第2のワード線を含み、前記複数の第2のデバイスは前記複数の第2のワード線に電気的に接続されている、第2のワード線層と、をさらに備え、
前記複数の第1のワード線は、前記複数の第2のワード線に電気的に接続されている3次元半導体デバイス。
【請求項17】
請求項15記載の3次元半導体デバイスにおいて、
複数のデバイスレベル中に存する複数のビット線層をさらに備え、前記複数のビット線層のうちの少なくとも2つはビット線パターンを共有し、前記複数のビット線層は複数のビット線を含み、それぞれのデバイスレベルの前記複数のビット線は前記ビット線接続レベルへの異なる電気的接続を有する3次元半導体デバイス。
【請求項18】
請求項17記載の3次元半導体デバイスにおいて、
前記複数のデバイスレベルの間の複数のビア層をさらに備え、前記ビア層は第1のビアパターンを有し、前記ビア層は複数のビアを含み、前記複数のビアは前記ビット線接続レベルへの異なる電気的接続の一部である3次元半導体デバイス。
【請求項19】
請求項18記載の3次元半導体デバイスにおいて、
前記3次元半導体デバイスは、
第1のビット線パターンを共有する、3つの異なるデバイスレベル上の第1の3つのビット線層と、
第2のビット線パターンを共有する、2つの異なるデバイスレベル上の第1の2つのビット線層と、
第3のビット線パターンを共有する、2つの異なるデバイスレベル上の第2の2つのビット線層と、
第4のビット線パターンを有する、第8のビット線層と、
ワード線パターンを共有する、4つのワード線層と、
デバイス層パターンを共有する、8つのデバイス層と、
ビア層パターンを共有する、4つのビア層と、を含む8つのデバイスレベルを備え、
8つのデバイスレベルのそれぞれの前記複数のビット線は、前記ビット線接続レベルへの異なる電気的接続を有する3次元半導体デバイス。
【請求項20】
請求項18記載の3次元半導体デバイスにおいて、
前記ビット線接続レベルへの異なる電気的接続の一部である複数の電気的ストラップをさらに備える3次元半導体デバイス。
【請求項21】
請求項20記載の3次元半導体デバイスにおいて、
前記3次元半導体デバイスは、
第1のビット線パターンを共有する、3つの異なるデバイスレベル上の第1の3つのビット線層と、
第2のビット線パターンを共有する、3つの異なるデバイスレベル上の第2の3つのビット線層と、
第3のビット線パターンを共有する、2つの異なるデバイスレベル上の第1の2つのビット線層と、
ワード線パターンを共有する、4つのワード線層と、
デバイス層パターンを共有する、8つのデバイス層と、
ビア層パターンを共有する、4つのビア層と、
電気的ストラップ層であり、前記電気的ストラップ層は複数の電気的ストラップを含み、前記電気的ストラップは前記ビット線接続レベルへの電気的接続のうちの少なくとも幾つかの一部である電気的ストラップ層と、を備える8つのデバイスレベルを備え、
8つのデバイスレベルのそれぞれの前記複数のビット線は、前記ビット線接続レベルへの異なる電気的接続を有する3次元半導体デバイス。
【請求項22】
請求項20記載の3次元半導体デバイスにおいて、
前記3次元半導体デバイスは、
第1のビット線パターンを共有する、3つの異なるデバイスレベル上の第1の3つのビット線層と、
第2のビット線パターンを共有する、2つの異なるデバイスレベル上の第1の2つのビット線層と、
第3のビット線パターンを共有する、2つの異なるデバイスレベル上の第2の2つのビット線層と、
第4のビット線パターンを有する、第8のビット線層と、
ワード線パターンを共有する、4つのワード線層と、
デバイス層パターンを共有する、8つのデバイス層と、
ビア層パターンを共有する、4つのビア層と、
電気的ストラップ層であり、前記電気的ストラップ層は複数の電気的ストラップを含み、前記電気的ストラップは前記ビット線接続レベルへの電気的接続のうちの少なくとも幾つかの一部である電気的ストラップ層と、を備える8つのデバイスレベルを備え、
8つのデバイスレベルのそれぞれの前記複数のビット線は、前記ビット線接続レベルへの異なる電気的接続を有する3次元半導体デバイス。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公表番号】特表2012−502480(P2012−502480A)
【公表日】平成24年1月26日(2012.1.26)
【国際特許分類】
【出願番号】特願2011−526189(P2011−526189)
【出願日】平成21年9月3日(2009.9.3)
【国際出願番号】PCT/US2009/055850
【国際公開番号】WO2010/030555
【国際公開日】平成22年3月18日(2010.3.18)
【出願人】(507318624)サンディスク スリーディー,エルエルシー (86)
【Fターム(参考)】
【公表日】平成24年1月26日(2012.1.26)
【国際特許分類】
【出願日】平成21年9月3日(2009.9.3)
【国際出願番号】PCT/US2009/055850
【国際公開番号】WO2010/030555
【国際公開日】平成22年3月18日(2010.3.18)
【出願人】(507318624)サンディスク スリーディー,エルエルシー (86)
【Fターム(参考)】
[ Back to top ]