磁気抵抗ラム
【課題】セル構造が簡単かつセルサイズが小さく、従って製造工程が容易な磁気抵抗ラムを提供すること。
【解決手段】1つのビットラインとセルプレートとの間にNAND型に直列連結され、各々のゲートに複数のワードラインの信号が印加されるMRAMセルグループ、及び前記1つのビットラインに連結されセンスアンプイネーブル信号が印加されると、前記ビットラインに印加されたデータをセンシングするセンスアンプを備え、もしくは、
ビットラインとセルプレートとの間にNAND型に直列接続され、各々のゲート端子に複数のワードラインの信号が印加されるMRAMセルグループ、及び前記ビットラインに接続され前記MRAMセルグループに流れる電流を電圧に変換した後、前記MRAMセルグループ内のMTJの磁気分極方向の差による多重データを検出する多重データ検出回路を備える。
【選択図】図15
【解決手段】1つのビットラインとセルプレートとの間にNAND型に直列連結され、各々のゲートに複数のワードラインの信号が印加されるMRAMセルグループ、及び前記1つのビットラインに連結されセンスアンプイネーブル信号が印加されると、前記ビットラインに印加されたデータをセンシングするセンスアンプを備え、もしくは、
ビットラインとセルプレートとの間にNAND型に直列接続され、各々のゲート端子に複数のワードラインの信号が印加されるMRAMセルグループ、及び前記ビットラインに接続され前記MRAMセルグループに流れる電流を電圧に変換した後、前記MRAMセルグループ内のMTJの磁気分極方向の差による多重データを検出する多重データ検出回路を備える。
【選択図】図15
【発明の詳細な説明】
【技術分野】
【0001】
本発明は磁気抵抗ラム(Magnetroresistive Random Access Memory:以下、MRAMと記す)に関し、より詳しくは、ゲートメタル電極と半導体基板の活性領域の間にMTJ(Magnetic Tunnel Junction:以下、MTJと記す)を備え、MRAMセルのワードライン電圧の大きさに従いMTJを通じて流れる電流と、ドレイン領域からソース領域に流れる電流を制御することにより2つ以上の多重データを読出し及び書込みするように構成されている磁気抵抗ラムに関する。
【背景技術】
【0002】
携帯用機器と通信用機器の需要が急増するに伴い、電源が遮断されるとデータを失ってしまう揮発性のメモリの限界を克服するため、非揮発性でありながら書込み/読出しの回数の制限を克服することができるメモリの必要性が増加することになった。したがって、これを満足させるためのメモリとして磁極の相対的な配列に異なる磁気抵抗の差を利用したMRAM(Magnetroresistive Random Access Memory)が開発された。
【0003】
このようなMRAMは磁気物質薄膜に磁気分極(Magnetic Polarization)を貯蔵させる形態のメモリであり、ビットライン電流とワードライン電流の組合せにより生成された磁場により磁気分極方向を変更又は感知することにより、書込み/読出し動作を行うことになる。
【0004】
すなわち、MRAMはスピンが電子の伝達現象に至大なる影響を及ぼすため発生する巨大磁気抵抗(GMR:Giant Magneto Resistance)現象や、スピン偏極磁気透過現象を利用して具現されたメモリ素子であり、一般にGMR、MTJ等の磁気現象を利用した素子をメモリセルにしてデータを書込み及び読出す。
【0005】
先ず、巨大磁気抵抗(GMR)現象を利用したMRAMは、非磁性層を間に置いた2つの磁性層でスピン方向が異なる場合、スピン方向が同じ場合より抵抗が大きく異なるという現象を利用し、GMR磁気メモリ素子を具現するものである。そして、スピン偏極磁気透過現象を利用したMRAMは、絶縁層を間に置いた2つの磁性層でスピン方向が同じ場合、スピン方向が異なる場合より電流透過が遥かによく発生するという現象を利用し、磁気透過接合メモリ素子を具現するものである。
【0006】
図1は、このような従来のMRAMのセルアレイを示す。図1に示したMRAMセルは、複数のワードラインWL1〜WL4、複数のビットラインBL1、BL2、及び複数のビットラインBL1、BL2と連結されたセンスアンプSA1、SA2で構成されている。ワードラインとビットラインにより選択される1つのセル1は、1つのスイッチングトランジスタTと1つのMTJで構成されている。
【0007】
先ず、ワードライン選択信号により複数のワードラインWL1〜WL4のうち1つのワードラインWL4が選択されると、スイッチングトランジスタTのターンオンによりMTJに一定の電圧が印加される。その結果、MTJの磁気分極方向に従い値が異なる電流が選択されたビットラインBL2に流れ出ることになり、センスアンプSA2はビットラインBL2の電流をセンシングして増幅する。
【0008】
図2(a)及び図2(b)は、前述したMTJの断面図を示す図である。図2(a)及び図2(b)に示したように、MTJの上部(Top)は可変強磁性層(free Magnetic layer:2)で形成され、下部(bottom)は固定強磁性層(fixed magnetic layer:4)で形成される。このような可変強磁性層2及び固定強磁性層4は、NiFeCo/CoFeのような物質で構成されている。
【0009】
可変強磁性層2と固定強磁性層4はその厚さを異なるようにし、固定強磁性層4は強い磁場によってのみ磁気分極方向が変化できるようにし、可変強磁性層2は弱い磁場でも磁気分極方向が変化できるように調整される。ここで、弱い磁場を用いると、可変強磁性層2は磁気分極方向が変化し、固定強磁性層4は磁気分極方向が変化せず一方向に固定されて固定層を形成する。したがって、書込み時には下部層の磁気分極方向は変化せず上部層の磁気分極方向のみ変化させることができる磁場のみ発生する。
【0010】
さらに、可変強磁性層2と固定強磁性層4との間にはトンネル酸化膜3が形成されるが、このようなトンネル酸化膜3はAl2O3のような物質で構成されている。
【0011】
ここで、図2(a)は可変強磁性層2と固定強磁性層4の磁気分極方向が同じ場合であり、磁気分極方向が同じ場合には電流が大きくなる。
【0012】
図2(b)は、可変強磁性層2と固定強磁性層4の磁気分極方向が逆の場合であり、磁気分極方向が異なる場合は電流が小さくなる。
【0013】
ここで、可変強磁性層2は外部磁場により磁気分極方向が変化する。すなわち、MRAMセルはこのような可変強磁性層2の磁気分極方向に従いロジック“0”又はロジック“1”の情報を記憶する。
【0014】
ところが、従来のMRAMセル構造は1T+1MTJで構成されているためセル構造が複雑で工程が難しい。さらに、従来のMRAMセルはセルサイズの面でも不利であるという問題点がある。
【先行技術文献】
【非特許文献】
【0015】
【非特許文献1】ISSCC(IEEE国際固体回路会議、2000年2月)論文要旨集、第128頁〜第129頁
【非特許文献2】ISSCC(IEEE国際固体回路会議、2000年2月)論文要旨集、第130頁〜第131頁
【発明の概要】
【発明が解決しようとする課題】
【0016】
そこで本発明の目的は上記種々の問題を解決するため、セル構造が簡単かつセルサイズが小さく、従って製造工程が容易な磁気抵抗ラムを具現することにある。
【0017】
本発明の他の目的は上記種々の問題を解決するため、ワードライン電圧の大きさに従いMRAMセルのMTJを通じて流れる電流の量によりドレイン領域からソース領域に流れる電流の量を調節し、MRAMセルからデータを読み出す磁気抵抗ラムを具現することにある。
【0018】
本発明のさらに他の目的は上記種々の問題を解決するため、2つ以上の多重データを読み出す/書き込む磁気抵抗ラムを提供して磁気抵抗ラムのセルサイズを縮小させることにある。
【0019】
本発明のさらに他の目的は上記種々の問題を解決するため、2つ以上の多重データを読み出す/書き込む磁気抵抗ラムを提供して工程を容易にすることにある。
【0020】
本発明のさらに他の目的は上記種々の問題を解決するため、2つ以上の多重データを読み出す/書き込む磁気抵抗ラムを提供してセンシングマージンを向上させることにある。
【課題を解決するための手段】
【0021】
上記の技術的課題を解決するためになされた本発明の第1の観点に係る磁気抵抗ラムは、1つのビットラインとセルプレートとの間にNAND型に直列連結され、各々のゲートに複数のワードラインの信号が印加されるMRAMセルグループ、及び前記1つのビットラインに連結されセンスアンプイネーブル信号が印加されると、前記ビットラインに印加されたデータをセンシングするセンスアンプを備えていることを特徴とする。
【0022】
上記の技術的課題を解決するためになされた本発明の第2の観点に係る磁気抵抗ラムは、ビットラインとセルプレートとの間にNAND型に直列連結され、各々のゲートに複数のワードラインの信号が印加される第1のMRAMセルグループ、ビットラインバーとセルプレートとの間に各々のドレイン及びソースがNAND型に直列連結され、各々のゲートが前記互いに異なるワードラインに共通に連結された第2のMRAMセルグループ、及び前記ビットラインと前記ビットラインバーに共通に連結されセンスアンプイネーブル信号が印加されると、前記ビットラインと前記ビットラインバーに印加されたデータをセンシングするセンスアンプを備えていることを特徴とする。
【0023】
上記の技術的課題を解決するためになされた本発明の第3の観点に係る磁気抵抗ラムは、ビットラインとセルプレートとの間にNAND型に直列接続され、各々のゲート端子に複数のワードラインの信号が印加されるMRAMセルグループ、及び前記ビットラインに接続され前記MRAMセルグループに流れる電流を電圧に変換した後、前記MRAMセルグループ内のMTJの磁気分極方向の差による多重データを検出する多重データ検出回路を備えていることを特徴とする。
【0024】
上記の技術的課題を解決するためになされた本発明の第4の観点に係る磁気抵抗ラムは、ビットラインとセルプレートとの間にNAND型に直列接続され、各々のゲート端子に複数のワードラインの信号が印加される第1のMRAMセルグループ、ビットラインバーとセルプレートとの間にNAND型に直列接続され、各々のゲート端子に複数のワードラインの信号が印加される第2のMRAMセルグループ、前記ビットラインと前記ビットラインバーに共通に接続され、前記第1及び第2のMRAMセルグループに流れる電流を電圧に変換した後、前記第1及び第2のMRAMセルグループ内のMTJの磁気分極方向の差による多重データを検出する多重データ検出回路を備えていることを特徴とする。
【発明の効果】
【0025】
本発明によれば、MTJの磁気分極方向に従うデータを記憶することができるMRAMセルがNAND型に直列接続されているので、簡単な構造で具現され、情報1ビット当たりのセルのサイズを縮小でき、製造工程を改善することができる。
【0026】
さらに本発明によれば、NAND型に直列接続されたMRAMセルの各々に/からMTJの磁気分極方向に従う多重データを書き込む/読み出すことができるので、情報1ビット当たりのセルのサイズをさらに縮小し、好ましくは、さらにセンシングマージンを改善することができる。
【図面の簡単な説明】
【0027】
【図1】従来のMRAMに関するセルアレイを示す図である。
【図2】(a)及び(b)は、一般的なMTJの断面図である。
【図3】(a)及び(b)は、本発明に係るMRAMセルの断面図である。
【図4】本発明に係るさらに他のMRAMセルの断面図である。
【図5】本発明に係るMRAMセルの動作領域を示すグラフである。
【図6】本発明に係るMRAMセルのMTJの磁気分極方向の差を示す図である。
【図7】本発明に係るMRAMセルのMTJの磁気分極方向の差を示す図である。
【図8】本発明に係るMRAMセルのMTJの磁気分極方向の差を示す図である。
【図9】本発明に係るMRAMセルのMTJの磁気分極方向の差を示す図である。
【図10】図6〜図9に示したMRAMセルの動作領域を示す断面図である。
【図11】図6〜図9に示したMRAMセルの動作領域を示す断面図である。
【図12】図6〜図9に示したMRAMセルの動作領域を示す断面図である。
【図13】図10〜図12に示したMRAMセルの動作領域を示すグラフである。
【図14】本発明に係るMRAMセルのシンボルを示す断面図である。
【図15】本発明に係るMRAMセルアレイを示す図である。
【図16】本発明に係るMRAMセルアレイを示す図である。
【図17】本発明に係るMRAMセルアレイを示す図である。
【図18】本発明に係るMRAMセルアレイを示す図である。
【図19】本発明に係るMRAMセルアレイの読出し動作時のタイミング図である。
【図20】本発明に係るMRAMセルアレイの書込み動作時のタイミング図である。
【図21】本発明に係る4つの多重データレベルを検出する多重データ検出回路を示す図である。
【図22】図21の4つの多重データと基準電圧を示すグラフである。
【図23】図22の4つの多重データを示すテーブルである。
【図24】図23のテーブル値を生成するためのデータインコーダの回路図である。
【図25】本発明に係る8つの多重データレベルを検出する多重データ検出回路を示す図である。
【図26】図25の8つの多重データと基準電圧を示すグラフである。
【図27】図26の8つの多重データを示すテーブルである。
【図28】図27のテーブル値を生成するためのデータインコーダの回路図である。
【図29】本発明に係るMRAMセルアレイと多重データ検出回路を示す図である。
【図30】本発明に係るMRAMセルアレイと多重データ検出回路を示す図である。
【図31】本発明に係るMRAMセルアレイと多重データ検出回路を示す図である。
【図32】本発明に係るMRAMセルアレイと多重データ検出回路を示す図である。
【図33】本発明に係る4つの多重データのレベルを検出することができるMRAMセルアレイの読出し動作時のタイミング図である。
【図34】本発明に係る4つの多重データのレベルを検出することができるMRAMセルアレイの書込み動作時のタイミング図である。
【発明を実施するための形態】
【0028】
前述の目的及びその他の目的と本発明の特徴及び利点ならびに本発明に係る磁気抵抗ラムの構成については、添付する図3〜図34を用いて、以下に詳細に説明する。
以下、本発明の好ましい実施の形態に係る磁気抵抗ラムを、図面を参照しながら説明する。
【0029】
図3(a)及び図3(b)は、本発明に係るMRAMセルの断面図である。
【0030】
図3(a)及び図3(b)に示したMRAMセルは、半導体基板10内に形成されたソース領域12及びドレイン領域14と、半導体基板10上に積層されるAl2O3でなる絶縁層16と、絶縁層16上に積層されたMTJ24と、MTJ24の上に積層されワードラインと連結されるゲートメタル電極26で構成されている。ここで、MTJ24は固定強磁性層18、トンネル酸化膜20、及び可変強磁性層22で構成されている。
【0031】
図3(a)及び図3(b)のMRAMセルの読出し動作を検討する。MRAMセルは、MTJ24の可変強磁性層22の磁気分極方向に従いロジック“1”又はロジック“0”のデータを読み出す。図3(a)はロジック“1”を読み出す磁気分極方向を例示した図であり、図3(b)はロジック“0”を読み出す磁気分極方向を例示した図である。
【0032】
MRAMセルの読出し動作は、MTJ24の可変強磁性層22の磁気分極方向に基づく電流の量をセンシングすることにより行われる。ゲートメタル電極26に一定のトリガー電圧が印加されると、MTJ24にトンネリング電流I1が流れる。このとき、固定強磁性層18と可変強磁性層22の磁気分極方向が図3(a)のように同一であれば電流I1の量が増加し、ドレイン領域14からソース領域12に流れる電流I2の量も増加する。逆に、固定強磁性層18と可変強磁性層22の磁気分極方向が図3(b)のように逆であれば電流I1の量が減少し、ドレイン領域14からソース領域12に流れる電流I2の量も減少する。
【0033】
結果的に、固定強磁性層18を基準にして可変強磁性層22の磁気分極方向を同一の方向、逆の方向又は任意の角度に設けることにより、1つのMRAMセル内に貯蔵されたデータをセンシングすることができるようになる。
【0034】
図面にはMRAMセルの書込み動作を示していないが、このような書込み動作はソース領域12に一定のトリガー電圧が印加された状態で、ゲートメタル電極26を通じて一定のレベルの電圧が印加されることにより行われる。このとき、ゲートメタル電極26に印加される電圧の大きさに従って流れる電流の方向により、MTJ24の可変強磁性層22の磁気分極方向が決められる。このように決められた磁気分極方向によりMRAMセルには各々ロジック“1”又はロジック“0”が書込まれる。
【0035】
図4は、本発明に係る積層型MRAMセルの断面図であり、このようなMRAMセルは半導体基板30内に形成されたソース領域32及びドレイン領域34と、半導体基板30の活性領域上に積層されAl2O3でなる絶縁層36と、絶縁層36上に積層されたMTJ44と、MTJ44の上に積層されワードラインと連結されるゲートメタル電極46とを備えている。ここで、MTJ44は固定強磁性層38上にAl2O3でなるトンネル酸化膜40と可変強磁性層42が繰り返して積層された積層構造を有する。
【0036】
図4に示したMRAMセルの書込み/読出し動作は、図3(a)及び図3(b)に示したMRAMセルの動作と同様であるため、具体的な説明は省略する。
【0037】
図5は、ワードライン電圧の大きさに従い図3(a)及び図3(b)のI2電流の大きさが変化することを示すグラフである。
【0038】
ここで、MRAMセルのしきい電圧をVtn、ワードライン電圧をVWL、電流I1が流れることができるトンネリング電圧をVtunnelと仮定する。
【0039】
先ず、ワードラインの動作電圧領域は大きく3つの領域に分けることができる。
【0040】
4−A区間は、ワードライン電圧VWLがMRAMセルのしきい電圧Vtnに到達できず、チャネルに垂直な方向の電流I1と水平な方向の電流I2が全て0の区間である。したがって、4−A区間はワードラインとビットラインに電流が流れることができない区間である。
【0041】
4−B区間は、ワードライン電圧VWLがMRAMセルのしきい電圧Vtnを超えてチャネルに水平な方向の電流I2が発生するが、ゲート酸化膜のトンネリング電圧Vtunnelに到達できず、電流I1は未だ0の状態を維持する区間である。したがって、この領域ではMTJの磁気分極方向に拘らず、ゲート電極の電圧によってのみMRAMセルの電流を制御することになる。
【0042】
4−C区間は、ワードライン電圧VWLがMRAMセルのしきい電圧Vtnとトンネリング電圧Vtunnelを超えて、チャネルに垂直、水平な方向の電流I1及びI2が同時に発生する区間である。したがって、この領域ではMTJ15の磁気分極方向に従って電流I1の量が決められ、この電流I1の量により電流I2の量を調節することにより、MRAMセル内に貯蔵されたデータに該当する量の電流がビットラインに印加されることになる。
【0043】
図6〜図9は、MTJの磁気分極方向を4つの段階に分けたMRAMセルを示す図である。
【0044】
図6〜図9に示すように、電流I2a、I2b、I2c、I2dを感知してMTJの磁気分極方向の差 0°、60°、120°、180°を知った後、1つのMRAMセルから4つのデータを読み出すということが分かる。
【0045】
図10〜図12は、本発明に係るMRAMセルの動作領域を示す図である。図13は、本発明に係るMRAMセルのワードラインWLに印加される電圧に従う動作領域をグラフで示した図である。
【0046】
以下、MRAMセルのワードラインWLに印加される電圧に従い図10及び図12の電流I2の大きさが変化することを、図10〜図12及び図13を参照しながら説明する。
【0047】
ここで、MRAMセルのしきい電圧をVtn、ワードライン電圧をVWL、電流I1が流れることができるトンネリング電圧をVtunnelであると仮定する。
【0048】
先ず、MRAMセルのワードライン電圧VWLに従う動作領域は大きく3つの領域に分けることができる。
【0049】
図10及び図13の5−Aは、ワードライン電圧VWLがMRAMセルのしきい電圧Vtnに到達できず、チャネルに垂直な方向の電流I1と水平な方向の電流I2が全てロジック0の区間である。この区間ではワードラインとビットラインに電流が流れることができない。
【0050】
図11及び図13の5−B区間は、ワードライン電圧VWLがMRAMセルのしきい電圧Vtnを超えてチャネルに水平な方向の電流I2が発生するが、トンネル酸化膜のトンネリング電圧Vtunnelに到達できず電流I1は未だロジック0の状態を維持する区間である。この区間ではMTJ素子の磁気分極方向に拘らず、ゲートメタル電極の電圧によってのみMRAMセルの電流の量を制御する。
【0051】
図12及び図13の5−C区間は、ワードライン電圧VWLがMRAMセルのしきい電圧Vtnとトンネリング電圧Vtunnelを超えてチャネルに垂直、及び水平な方向の電流I1及びI2が同時に発生する区間である。この区間ではゲートメタル電極に印加される電圧の差に従い磁気分極方向の相対的な差が発生するが、これをA、B、C、Dの段階に示した。
【0052】
以下に具体的に説明すると、磁気分極方向の相対的な差がAで一致し、B、C、Dに進むほど磁気分極方向の差が発生してDで最も高い抵抗値を有し、Aで最も小さい抵抗値を有する。
【0053】
図13の5−C区間ではMTJの磁気分極方向に従い電流I1の量が決められ、電流I2の量も調節されることになる。したがって、この区間ではMRAMセルに貯蔵されたデータに該当する量の電流がビットラインに印加されることになる。
【0054】
図14は、本発明に係るMRAMセルを記号で示した図であり、以下では本発明のMRAMセルを図14のようなシンボルに代替して表わす。
【0055】
図15〜図18は、本発明に係るMRAMセルアレイの多様な実施の形態を示す図である。
【0056】
図15は、本発明に係るNAND−MRAMセルアレイを示す図である。
【0057】
図15に示した磁気抵抗ラムのセルアレイは、ビットラインとワードラインに連結されたMRAMセルグループ及び前記ビットラインに連結されたセンスアンプを含む。そして、このようなセンスアンプはセンスアンプイネーブル信号SENの入力に従い増幅されたデータ信号SA_OUTを出力する。
【0058】
ここで、MRAMセルグループはn個のMRAMセル等がソースとドレインとの間の結合で直列に連結され、n個の直列に連結されたMRAMセル等の一端はビットラインBL(BL1…BLnを通称する)に連結され、他の一端はセルプレートCPに連結される。
【0059】
すなわち、n個のMRAMセルグループ100−1〜100−4に含まれた各々のMRAMセル7−1、7A−1、7B−1、7C−1のドレインはビットラインBLに連結され、MRAMセル等7−n、7A−n、7B−n,7C−nのソースはセルプレートCPに連結される。そして、1つのビットラインBLには複数のMRAMセルグループに連結される。MRAMセルグループ100−1〜100−4をなすMRAMセル等のゲートにはワードラインWL(WL1_0〜WLn_0、WL1_1〜WLn_1を総称する)が連結される。
【0060】
ここで、1つのMRAMセルグループ100−1をなす各々のMRAMセル7−1…7−nと、他のビットラインBLに連結されたMRAMセルグループ100−2のMRAMセル等7A−1…7A−nは、ワードラインWL1_0…WLn_0を共通に用いる。さらに、MRAMセルグループ100−3に含まれた各々のMRAMセル7B−1…7B−nと、他のビットラインBLに連結されたMRAMセルグループ100−4の各々のMRAMセル7C−1…7C−nもワードラインWL1_1…WLn_1を共通に用いる。
【0061】
図16は、本発明に係るNAND−MRAMフォールデッドビットラインセルアレイを示す図である。
【0062】
図16に示した磁気抵抗ラムはスイッチング制御信号、ワードライン及びビットライン又はビットラインバーに連結されたMRAMセルグループ、及び一対のビットラインBLとビットラインバーBLBに共通に連結されるセンスアンプSAを含む。
【0063】
MRAMセルグループ200−1、200−2は、各々ソースとドレインの間の結合でNAND型に直列連結され、スイッチングトランジスタN1、N2の一端がビットラインBLとビットラインバーBLBに各々連結されるように構成されている。そして、スイッチングトランジスタN1の他の一端とセルプレートCPとの間には、NAND型に直列連結されたMRAMセル8−1…8−nが連結されるように構成されている。さらに、スイッチングトランジスタN2の他の一端とセルプレートCPとの間には、NAND型に直列連結されたMRAMセル8B−1…8B−nが連結されるように構成される。スイッチングトランジスタN1、N2のゲートにはスイッチング制御信号CSW1、CSW2が各々印加され、同一のビットラインBLとビットラインバーBLBに構成されるMRAMセル等のゲートにはワードラインWL1…WLnが共通に印加される。
【0064】
図17は、本発明に係る2NAND−MRAMセルアレイを示す図である。
【0065】
図17に示した磁気抵抗ラムは、スイッチング制御信号CSW3がスイッチングトランジスタN3、N4のゲートに共通に印加されるとの点を除いては、図16に示した磁気抵抗ラムと同一であるので、詳細な構成の説明は省略する。
【0066】
図18は、本発明に係るスイッチング制御NAND−MRAMセルアレイを示す図である。
【0067】
図18に示した磁気抵抗ラムはスイッチング制御信号、ワードライン及びビットラインに連結されたMRAMセルグループと、ビットラインに連結されたセンスアンプを含む。
【0068】
MRAMセルグループ400−1、400−2は、各々ソースとドレインとの間の結合でNAND型に直列連結され、スイッチングトランジスタN5、N6の一端が各々のビットラインBL1及びBLnに連結されるように構成されている。スイッチングトランジスタN5の他の一端とセルプレートCPとの間には、NAND型に直列連結されたMRAMセル10−1…10−nが連結されるように構成されている。スイッチングトランジスタN6の他の一端とセルプレートCPとの間には、NAND型に直列連結されたMRAMセル10B−1…10B−nが連結されるように構成されている。スイッチングトランジスタN5、N6のゲートにはスイッチング制御信号CSW4が共通に印加され、各々のビットラインBL1…BLnに構成されるMRAMセル等のゲートにはワードラインWL1…WLnが共通に印加される。
【0069】
図19は、前述したように構成されたMRAMセルアレイの読出し動作時の動作タイミングを示す図である。
【0070】
MRAMセルアレイの読出し動作を、図15に示したMRAMセルの動作に基づき説明する。
【0071】
このような読出し動作は初期区間t0、メモリセル選択区間t1、センスアンプイネーブル区間t2及び読出し終了区間t3に区分される。
【0072】
初期区間t0では、ビットライン等とワードライン等にはデータを読み出さないローレベル電圧が維持され、センスアンプはディスエーブル状態である。
【0073】
メモリセル選択区間t1では、MRAMセルに貯蔵されたデータを読み出すため、選択されたワードラインWLには図5の4−C領域で動作することができるよう大きなワードライン電圧を印加し、非選択ワードラインには図5の4−B領域で動作することができるよう小さいワードライン電圧を印加する。ここで、選択されたワードラインには大きなワードライン電圧が印加されるため電流I1と電流I2が全て発生し、MTJの磁気分極方向に従ってセルに貯蔵されたデータを読み出すことができるようになる。
【0074】
したがって、選択されたワードラインと連結されたMRAMに貯蔵されたデータがビットラインに印加されるようになり、選択されたMRAMセルのデータがビットラインBLに連結されたセンスアンプSAに出力される。このように、該当MRAMセルに貯蔵されたデータに該当する量の電流がビットラインBLに出力される。このように、ビットラインBLにセンシングされるのに十分な量の電流が出力されると、センスアンプイネーブル区間t2に進入する。
【0075】
センスアンプイネーブル区間t2では、センスアンプイネーブル信号SENが一定のレベルでセンスアンプSAに印加されると、センスアンプSAはビットラインBLに印加されたデータをセンシングしてセンシングされたデータSA_OUTを出力する。結局、ビットラインBLに供給される電流の量によりセンスアンプSAは複数のデータをセンシングする。センスアンプSAにはセンスアンプイネーブル信号SENが印加され、設定された出力時間が超過すると終了区間t3に進入する。
【0076】
終了区間t3ではワードラインWLとビットラインBLを選択するための信号と、センスアンプをイネーブルするための信号SENが初期区間t0状態に戻る。したがって、MRAMセルに貯蔵されたデータに対応する電流が該当ビットラインBLに出力されることが中止され、センシングされたデータSA_OUTの出力も中止される。
【0077】
ここで、図16及び図17に示したビットラインバーBLBに連結されるMRAMセルには、ビットラインBLに印加されるデータと逆のデータが印加されることになる。すなわち、ビットラインバーBLBにはビットラインBLに印加されたロジックデータと逆の値の電流が流れ、該当センスアンプSAはビットラインバーBLBに流れる電流を基準にしてデータをセンシングする。
【0078】
図20は、2つの多重データのレベルを検出することができるMRAMセルアレイの書込み動作時の動作タイミングを示す図である。
【0079】
このような書込み動作は初期区間t0、メモリセル選択区間t1及び書込み終了区間t2に区分される。
【0080】
初期区間t0では、選択されるワードラインWLと選択されないワードラインWLには同様にグラウンド電圧が印加され、書込み動作t1に進入するに従って選択されたワードラインWLには一定の電流を印加するための電圧が印加される。
【0081】
すなわち、書込み区間t1では選択されたワードラインWLには書込みに十分なビットライン電流とワードライン電流が流れるよう、大きなワードライン電圧を印加して大きな電流を流すようにする。非選択ワードラインWLには書込みに必要なワードライン電流が流れないようビットライン電流を大きくする。すなわち、ビットラインBLに書込みのための電圧を印加し、セルプレートCPとビットラインBLとの間に流れる電流方向により可変強磁性層の磁気分極方向を決める。このように決められたMTJの磁気分極方向に従いMRAMセルにデータを書き込む。このように、MRAMセルにデータを書き込むための時間は書込み区間t1で保障され、そのあと書込み終了区間t2でワードラインにはグラウンド電圧が印加される。
【0082】
図21は、本発明に係るMRAMセルアレイとMTJの磁気分極方向の差による4つの多重データのレベルを検出する多重データ検出回路を示す図である。
【0083】
先ず、図21に示した磁気抵抗ラムはビットラインBL1とセルプレートCPとの間にNAND型に直列接続され、各々のゲート端子にワードラインWL1〜WLnの信号が印加される複数のMRAMセル5−1〜5−nと、ビットラインBL1に連結された多重データ検出回路100を含む。
【0084】
多重データ検出回路100は、ビットラインBL1に連結された電流−電圧変換器110、電流−電圧変換器110に連結されたセンスアンプ120、130、140、及びセンスアンプ120、130、140に連結されたデータインコーダ150で構成されている。
【0085】
MRAMセル5−1のドレイン端子はビットラインBL1に連結され、そのソース端子はMRAMセル5−2のドレイン端子に連結される方法でn個のMRAMセル5−1〜5−nが互いに直列に接続され、最終のMRAMセル5−nのソース端子はセルプレートCPに連結される。なお、MRAMセル5−1〜5−nのゲート端子は各々別のワードラインWL1〜WLnの信号が印加される。
【0086】
ビットラインBL1に連結された電流−電圧変換器110は、MRAMセル5−1〜5−nに流れる電流を電圧に変換した後、MTJの磁気分極方向の差に従う多重データを検出し各々の別の基準レベルRef_a、Ref_b、Ref_cを有するセンスアンプ120、130、140に伝達する。
【0087】
このように各々の別の基準電圧Ref_a、Ref_b、Ref_cを有するセンスアンプ120、130、140は、磁気分極方向の差による多重データを利用して基準レベルRef_a、Ref_b、Ref_cに伴うデータD1、D2、D3を生成し、データインコーダ150に伝達する。
【0088】
次に、データインコーダ150はセンスアンプ120、130、140から伝達されたデータD1、D2、D3をインコーディングして2ビットデータを出力する。
【0089】
以下、前述のデータインコーダ150で2ビットデータが生成される過程を、図22〜図24を参照しながら説明する。
【0090】
先ず、図22はMTJの磁気分極方向の差による4つの多重データA、B、C、Dと基準電圧Ref_a、Ref_b、Ref_cの関係を示すグラフである。
【0091】
図23は、基準電圧Ref_a、Ref_b、Ref_cに伴う3つのデータD1、D2、D3の値と、データD1、D2、D3をエンコーディングして生成したX、Yの2ビットデータの値を示すテーブルである。
【0092】
図24は、データD1、D2、D3をエンコーディングして2ビットデータX、Yを生成するデータエンコーダ150の回路図である。
【0093】
図24に示したデータエンコーダ150は、データD1、D2を論理和してデータXを出力するANDゲートAND1と、データD1、D2、D3を論理和してデータYを出力する論理回路152で構成されている。
【0094】
論理回路152は、データD1、D2、D3をAND組み合わせるANDゲートAND2と、データD2、D3を反転させるインバータI1及びI2と、データD1とインバータI1、I2の出力信号等をAND組み合わせるANDゲートAND3と、ANDゲートAND2及びAND3の出力信号等をOR組み合わせてデータYを出力するORゲートOR1で構成されている。
【0095】
前述の図24に示したデータエンコーダ150の出力である2ビットデータX、Yの値は、図23に示したテーブルを見ると正確に分かる。
【0096】
次に、図25を参照してMRAMセルアレイと8つの多重データレベルを検出することができる多重データ検出回路を説明する。
【0097】
図25は、8つの多重データのレベルを検出する多重データ検出回路200の構成を除いては、図21に示したMRAMセルアレイと同一である。
【0098】
図25に示した多重データ検出回路200は、ビットラインBL1に連結された電流−電圧変換器210、電流−電圧変換器210に連結された7つのセンスアンプ220〜280、及び7つのセンスアンプ220〜280に連結されたデータエンコーダ290で構成されている。
【0099】
電流−電圧変換器210は、望むMRAMセルに流れる電流を電圧に変換してMTJの磁気分極方向の差による多重データA、B、C、D、E、F、Gを検出し、互いに異なる基準電圧Ref_a〜Ref_gを有するセンスアンプ220〜280に伝達する。
【0100】
このように、各々別の基準電圧Ref_a〜Ref_gを有するセンスアンプ220〜280は、電流−電圧変換器210から伝達される磁気分極方向の差による多重データを利用し、基準レベルRef_a〜Ref_gに伴うデータD1、D2、D3、D4、D5、D6、D7を生成してデータエンコーダ290に伝達する。
【0101】
データエンコーダ290は、センスアンプ220〜280から伝達されたデータD1、D2、D3、D4、D5、D6、D7をエンコーディングし3ビットデータを生成して出力する。
【0102】
以下、前述のデータエンコーダ290で3ビットデータが生成される過程を、図26〜図28を参照しながら説明する。
【0103】
先ず、図26はMTJの磁気分極方向の差による8つの多重データA、B、C、D、E、F、G、Hと、これを検出するための基準電圧Ref_a、Ref_b、Ref_c、Ref_d、Ref_e、Ref_f、Ref_gの関係を示すグラフである。
【0104】
図27は、基準電圧Ref_a、Ref_b、Ref_c、Ref_d、Ref_e、Ref_f、Ref_gに伴うデータD1、D2、D3、D4、D5、D6、D7の値と、データD1、D2、D3、D4、D5、D6、D7をエンコーディングして生成したX、Y、Zの3ビットデータの値を示すテーブルである。
【0105】
図28は、データD1、D2、D3、D4、D5、D6、D7をエンコーディングしX、Y、Zの3ビットデータを生成するためのデータエンコーダ290のロジック回路図である。
【0106】
図28に示したデータエンコーダ290は、データD1、D2、D3、D4、D5、D6、D7をエンコーディングしてデータXを生成する第1のロジック回路292と、データD1、D2、D3、D4、D5、D6、D7をエンコーディングしてデータYを生成する第2のロジック回路294と、データD1、D2、D3、D4、D5、D6、D7をエンコーディングしてデータZを生成する第3のロジック回路296で構成されている。
【0107】
第1のロジック回路292において、ANDゲートAND12はデータD1、D2、D3、D4をAND組み合わせるANDゲートAND11、データD5、D6をAND組み合わせる。インバータI11、I12はデータD6、D7を反転させる。ANDゲートAND13は、インバータI11、I12の出力信号等をAND組み合わせる。ORゲートOR11は、ANDゲートAND12、AND13の出力信号等はOR組み合わせる。ANDゲートAND14は、ANDゲートAND11とORゲートOR11の出力信号等をAND組み合わせてデータXを出力する。
【0108】
第2のロジック回路294において、ANDゲートAND16はデータD1、D2をAND組み合わせるANDゲートAND15、データD3、D4、D5、D6をAND組み合わせる。インバータI13、I14、I15、I16はデータD4、D5、D6、D7を反転させる。ANDゲートAND17は、インバータI13、I14、I15、I16の出力信号等をAND組み合わせる。ORゲートOR12は、ANDゲートAND16、AND17の出力信号等をOR組み合わせる。ANDゲートAND18は、ORゲートOR12とANDゲートAND15の出力信号等を論理和してデータYを出力する。
【0109】
第3のロジック回路296において、ANDゲートAND19は、データD1、D2、D3、D4、D5をAND組み合わせる。インバータI17、I18は、データD6、D7を反転させる。ANDゲートAND20は、インバータI17、I18の出力信号等をAND組み合わせる。ANDゲートAND21は、データD6、D7をAND組み合わせる。ORゲートOR13は、ANDゲートAND20、AND21の出力信号等をOR組み合わせる。ANDゲートAND22は、ORゲートOR13とANDゲートAND19の出力信号等をAND組み合わせる。インバータI19、I20、I21、I22は、データD4、D5、D6、D7を反転させる。ANDゲートAND23は、データD1とインバータI19、I20、I21、I22の出力信号等をAND組み合わせる。インバータI23、I24は、データD2、D3を反転させる。ANDゲートAND24は、インバータI23、I24の出力信号等はAND組み合わせる。ANDゲートAND25は、データD2、D3をAND組み合わせる。ORゲートOR14は、ANDゲートAND24、AND25の出力信号等をOR組み合わせる。ANDゲートAND26は、ANDゲートAND23とORゲートOR26の出力信号等を論理和する。ORゲートOR15は、ANDゲートAND22、AND26の出力信号等を論理和してデータZを出力する。
【0110】
前述の図28に示したデータエンコーダ290の出力であるデータX、Y、Zの値は、図27に示したテーブルを見ると正確に分かる。
【0111】
図29〜図32は、互いに異なるMRAMセルアレイを有する磁気抵抗ラムを示す。
【0112】
図29〜図32に示した磁気抵抗ラムは、図15〜図24に示したセンスアンプの代わりにMTJの磁気分極方向の差による多重データのレベルを検出する多重データ検出回路が連結されている点を除いては、図15〜図18に示した磁気抵抗ラムと同一の構造を有する。したがって、図21〜図24に示した磁気抵抗ラムの詳細な構成の説明は省略する。
【0113】
また、図29〜図32に示した多重データ検出回路は、図21及び図25に示した多重データ検出回路と同一の構成を有する。
【0114】
図33は、4つの多重データA、B、C、Dを検出することができるMRAMセルアレイの読出し動作時の動作タイミングを示す。
【0115】
このような読出し動作は、初期区間t0、メモリセル選択区間t1、センスアンプイネーブル区間t2及び読出し終了区間t3に区分される。
【0116】
初期区間t0では、ビットライン等とワードライン等にはデータを読み出さないようローレベル電圧が維持され、センスアンプはディスエーブル状態にある。
【0117】
メモリセル選択区間t1では、選択されたワードラインWLには図13の5−C領域で動作することができるよう大きなワードライン電圧を印加して磁気分極方向の差を有するようにする。非選択ワードラインWLには、図13の5−B領域で動作することができるよう小さいワードライン電圧を印加する。ここで、選択されたワードラインには大きなワードライン電圧が印加されるため電流I1と電流I2が全て発生し、MTJの磁気分極方向に従いセルに貯蔵されたデータを読み出すことができるようになる。
【0118】
非選択されたワードラインには小さいワードライン電圧が印加されるため、図13の5−B領域の電流I2のみ発生しMTJの磁気分極方向に拘らずMRAMセルがターンオンされた状態になる。したがって、選択されたワードラインWLと連結されたMRAMセルに貯蔵されたデータに該当する量の電流がビットラインに印加されることになる。このように、該当MRAMセルに貯蔵されたデータに該当する量の電流がビットラインBLに印加されると、センスアンプイネーブル区間t2に進入する。
【0119】
センスアンプイネーブル区間t2では、ビットラインBLにデータを読み出すための十分な量の電流が流れると、多重データ検出回路のセンスアンプを活性化するためのセンスアンプ活性化信号SENがt2の開始時点でセンスアンプに印加される。そして、このセンスアンプ活性化信号SENによりセンスアンプSAa、SAb、SAcの出力信号が発生することになり、これにより2ビットデータX、Yが発生する。
【0120】
読出し終了区間t3で次のサイクルを準備する。図34は、4つの多重データA、B、C、Dのレベルを検出することができるMRAMセルアレイの書込み(Write)動作時の動作タイミングを示す。
【0121】
書込み動作は、初期区間t0、メモリセル選択区間t1及び書込み終了区間t2に区分される。
【0122】
初期区間t0では、選択されるワードラインWLと選択されないワードラインWLには同様にグラウンド電圧が印加され、メモリセル選択区間t1に侵入しながら選択されたワードラインWLには電圧が印加される。
【0123】
メモリセル選択区間t1では、選択されたワードラインWLには書込みに十分なビットライン電流とワードライン電流が流れるよう、大きなワードライン電圧を印加して大きな電流を流すようにする。非選択ワードラインWLには書込みに必要なワードライン電流が流れないようビットライン電流を大きくする。すなわち、ビットラインBLに書込みのためのA、B、C、Dの各々異なる電圧を印加し、ビットラインBLとセルプレートCPとの間の電流方向によるMTJの磁気分極方向の差によりMRAMセルにデータを書き込むことになる。
【0124】
その後、書込み終了区間t2でワードラインにはグラウンド電圧が印加される。
【0125】
前述したように、ワードラインWL電流とビットラインBL電流の方向により磁気分極方向が決められることになる。ビットラインBL電流方向は一方向に一定にし、ワードラインWL電流方向を変えて磁気分極方向が決められるようにする。このように、ロジック0のワードラインWL電流方向が決められると、ロジック0を書き込むMRAMセルのビットラインBLのみ電流を送り出して書き込む。逆に、ロジック1のワードラインWL電流方向が決められると、ロジック1を書き込むMRAMセルのビットラインBLにのみ電流を送り出して書き込む。結果的に、ワードラインWLとビットラインBL電流方向により磁気分極方向が少しずつ異なって調節されることにより、各々のMRAMセルには複数のデータが書き込まれることになる。
【0126】
本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものである。当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能であり、このような改良・変更等も、本発明の技術的範囲に属することは言うまでもない。
【符号の説明】
【0127】
2 可変強磁性層
3 トンネル酸化膜
4 固定強磁性層
10、30 半導体基板
12、32 ソース領域
14、34 ドレイン領域
16、36 絶縁層
18、38 固定強磁性層
20、40 トンネル酸化膜
22、42 可変強磁性層
24、44 MTJ
26、46 ゲートメタル電極
【技術分野】
【0001】
本発明は磁気抵抗ラム(Magnetroresistive Random Access Memory:以下、MRAMと記す)に関し、より詳しくは、ゲートメタル電極と半導体基板の活性領域の間にMTJ(Magnetic Tunnel Junction:以下、MTJと記す)を備え、MRAMセルのワードライン電圧の大きさに従いMTJを通じて流れる電流と、ドレイン領域からソース領域に流れる電流を制御することにより2つ以上の多重データを読出し及び書込みするように構成されている磁気抵抗ラムに関する。
【背景技術】
【0002】
携帯用機器と通信用機器の需要が急増するに伴い、電源が遮断されるとデータを失ってしまう揮発性のメモリの限界を克服するため、非揮発性でありながら書込み/読出しの回数の制限を克服することができるメモリの必要性が増加することになった。したがって、これを満足させるためのメモリとして磁極の相対的な配列に異なる磁気抵抗の差を利用したMRAM(Magnetroresistive Random Access Memory)が開発された。
【0003】
このようなMRAMは磁気物質薄膜に磁気分極(Magnetic Polarization)を貯蔵させる形態のメモリであり、ビットライン電流とワードライン電流の組合せにより生成された磁場により磁気分極方向を変更又は感知することにより、書込み/読出し動作を行うことになる。
【0004】
すなわち、MRAMはスピンが電子の伝達現象に至大なる影響を及ぼすため発生する巨大磁気抵抗(GMR:Giant Magneto Resistance)現象や、スピン偏極磁気透過現象を利用して具現されたメモリ素子であり、一般にGMR、MTJ等の磁気現象を利用した素子をメモリセルにしてデータを書込み及び読出す。
【0005】
先ず、巨大磁気抵抗(GMR)現象を利用したMRAMは、非磁性層を間に置いた2つの磁性層でスピン方向が異なる場合、スピン方向が同じ場合より抵抗が大きく異なるという現象を利用し、GMR磁気メモリ素子を具現するものである。そして、スピン偏極磁気透過現象を利用したMRAMは、絶縁層を間に置いた2つの磁性層でスピン方向が同じ場合、スピン方向が異なる場合より電流透過が遥かによく発生するという現象を利用し、磁気透過接合メモリ素子を具現するものである。
【0006】
図1は、このような従来のMRAMのセルアレイを示す。図1に示したMRAMセルは、複数のワードラインWL1〜WL4、複数のビットラインBL1、BL2、及び複数のビットラインBL1、BL2と連結されたセンスアンプSA1、SA2で構成されている。ワードラインとビットラインにより選択される1つのセル1は、1つのスイッチングトランジスタTと1つのMTJで構成されている。
【0007】
先ず、ワードライン選択信号により複数のワードラインWL1〜WL4のうち1つのワードラインWL4が選択されると、スイッチングトランジスタTのターンオンによりMTJに一定の電圧が印加される。その結果、MTJの磁気分極方向に従い値が異なる電流が選択されたビットラインBL2に流れ出ることになり、センスアンプSA2はビットラインBL2の電流をセンシングして増幅する。
【0008】
図2(a)及び図2(b)は、前述したMTJの断面図を示す図である。図2(a)及び図2(b)に示したように、MTJの上部(Top)は可変強磁性層(free Magnetic layer:2)で形成され、下部(bottom)は固定強磁性層(fixed magnetic layer:4)で形成される。このような可変強磁性層2及び固定強磁性層4は、NiFeCo/CoFeのような物質で構成されている。
【0009】
可変強磁性層2と固定強磁性層4はその厚さを異なるようにし、固定強磁性層4は強い磁場によってのみ磁気分極方向が変化できるようにし、可変強磁性層2は弱い磁場でも磁気分極方向が変化できるように調整される。ここで、弱い磁場を用いると、可変強磁性層2は磁気分極方向が変化し、固定強磁性層4は磁気分極方向が変化せず一方向に固定されて固定層を形成する。したがって、書込み時には下部層の磁気分極方向は変化せず上部層の磁気分極方向のみ変化させることができる磁場のみ発生する。
【0010】
さらに、可変強磁性層2と固定強磁性層4との間にはトンネル酸化膜3が形成されるが、このようなトンネル酸化膜3はAl2O3のような物質で構成されている。
【0011】
ここで、図2(a)は可変強磁性層2と固定強磁性層4の磁気分極方向が同じ場合であり、磁気分極方向が同じ場合には電流が大きくなる。
【0012】
図2(b)は、可変強磁性層2と固定強磁性層4の磁気分極方向が逆の場合であり、磁気分極方向が異なる場合は電流が小さくなる。
【0013】
ここで、可変強磁性層2は外部磁場により磁気分極方向が変化する。すなわち、MRAMセルはこのような可変強磁性層2の磁気分極方向に従いロジック“0”又はロジック“1”の情報を記憶する。
【0014】
ところが、従来のMRAMセル構造は1T+1MTJで構成されているためセル構造が複雑で工程が難しい。さらに、従来のMRAMセルはセルサイズの面でも不利であるという問題点がある。
【先行技術文献】
【非特許文献】
【0015】
【非特許文献1】ISSCC(IEEE国際固体回路会議、2000年2月)論文要旨集、第128頁〜第129頁
【非特許文献2】ISSCC(IEEE国際固体回路会議、2000年2月)論文要旨集、第130頁〜第131頁
【発明の概要】
【発明が解決しようとする課題】
【0016】
そこで本発明の目的は上記種々の問題を解決するため、セル構造が簡単かつセルサイズが小さく、従って製造工程が容易な磁気抵抗ラムを具現することにある。
【0017】
本発明の他の目的は上記種々の問題を解決するため、ワードライン電圧の大きさに従いMRAMセルのMTJを通じて流れる電流の量によりドレイン領域からソース領域に流れる電流の量を調節し、MRAMセルからデータを読み出す磁気抵抗ラムを具現することにある。
【0018】
本発明のさらに他の目的は上記種々の問題を解決するため、2つ以上の多重データを読み出す/書き込む磁気抵抗ラムを提供して磁気抵抗ラムのセルサイズを縮小させることにある。
【0019】
本発明のさらに他の目的は上記種々の問題を解決するため、2つ以上の多重データを読み出す/書き込む磁気抵抗ラムを提供して工程を容易にすることにある。
【0020】
本発明のさらに他の目的は上記種々の問題を解決するため、2つ以上の多重データを読み出す/書き込む磁気抵抗ラムを提供してセンシングマージンを向上させることにある。
【課題を解決するための手段】
【0021】
上記の技術的課題を解決するためになされた本発明の第1の観点に係る磁気抵抗ラムは、1つのビットラインとセルプレートとの間にNAND型に直列連結され、各々のゲートに複数のワードラインの信号が印加されるMRAMセルグループ、及び前記1つのビットラインに連結されセンスアンプイネーブル信号が印加されると、前記ビットラインに印加されたデータをセンシングするセンスアンプを備えていることを特徴とする。
【0022】
上記の技術的課題を解決するためになされた本発明の第2の観点に係る磁気抵抗ラムは、ビットラインとセルプレートとの間にNAND型に直列連結され、各々のゲートに複数のワードラインの信号が印加される第1のMRAMセルグループ、ビットラインバーとセルプレートとの間に各々のドレイン及びソースがNAND型に直列連結され、各々のゲートが前記互いに異なるワードラインに共通に連結された第2のMRAMセルグループ、及び前記ビットラインと前記ビットラインバーに共通に連結されセンスアンプイネーブル信号が印加されると、前記ビットラインと前記ビットラインバーに印加されたデータをセンシングするセンスアンプを備えていることを特徴とする。
【0023】
上記の技術的課題を解決するためになされた本発明の第3の観点に係る磁気抵抗ラムは、ビットラインとセルプレートとの間にNAND型に直列接続され、各々のゲート端子に複数のワードラインの信号が印加されるMRAMセルグループ、及び前記ビットラインに接続され前記MRAMセルグループに流れる電流を電圧に変換した後、前記MRAMセルグループ内のMTJの磁気分極方向の差による多重データを検出する多重データ検出回路を備えていることを特徴とする。
【0024】
上記の技術的課題を解決するためになされた本発明の第4の観点に係る磁気抵抗ラムは、ビットラインとセルプレートとの間にNAND型に直列接続され、各々のゲート端子に複数のワードラインの信号が印加される第1のMRAMセルグループ、ビットラインバーとセルプレートとの間にNAND型に直列接続され、各々のゲート端子に複数のワードラインの信号が印加される第2のMRAMセルグループ、前記ビットラインと前記ビットラインバーに共通に接続され、前記第1及び第2のMRAMセルグループに流れる電流を電圧に変換した後、前記第1及び第2のMRAMセルグループ内のMTJの磁気分極方向の差による多重データを検出する多重データ検出回路を備えていることを特徴とする。
【発明の効果】
【0025】
本発明によれば、MTJの磁気分極方向に従うデータを記憶することができるMRAMセルがNAND型に直列接続されているので、簡単な構造で具現され、情報1ビット当たりのセルのサイズを縮小でき、製造工程を改善することができる。
【0026】
さらに本発明によれば、NAND型に直列接続されたMRAMセルの各々に/からMTJの磁気分極方向に従う多重データを書き込む/読み出すことができるので、情報1ビット当たりのセルのサイズをさらに縮小し、好ましくは、さらにセンシングマージンを改善することができる。
【図面の簡単な説明】
【0027】
【図1】従来のMRAMに関するセルアレイを示す図である。
【図2】(a)及び(b)は、一般的なMTJの断面図である。
【図3】(a)及び(b)は、本発明に係るMRAMセルの断面図である。
【図4】本発明に係るさらに他のMRAMセルの断面図である。
【図5】本発明に係るMRAMセルの動作領域を示すグラフである。
【図6】本発明に係るMRAMセルのMTJの磁気分極方向の差を示す図である。
【図7】本発明に係るMRAMセルのMTJの磁気分極方向の差を示す図である。
【図8】本発明に係るMRAMセルのMTJの磁気分極方向の差を示す図である。
【図9】本発明に係るMRAMセルのMTJの磁気分極方向の差を示す図である。
【図10】図6〜図9に示したMRAMセルの動作領域を示す断面図である。
【図11】図6〜図9に示したMRAMセルの動作領域を示す断面図である。
【図12】図6〜図9に示したMRAMセルの動作領域を示す断面図である。
【図13】図10〜図12に示したMRAMセルの動作領域を示すグラフである。
【図14】本発明に係るMRAMセルのシンボルを示す断面図である。
【図15】本発明に係るMRAMセルアレイを示す図である。
【図16】本発明に係るMRAMセルアレイを示す図である。
【図17】本発明に係るMRAMセルアレイを示す図である。
【図18】本発明に係るMRAMセルアレイを示す図である。
【図19】本発明に係るMRAMセルアレイの読出し動作時のタイミング図である。
【図20】本発明に係るMRAMセルアレイの書込み動作時のタイミング図である。
【図21】本発明に係る4つの多重データレベルを検出する多重データ検出回路を示す図である。
【図22】図21の4つの多重データと基準電圧を示すグラフである。
【図23】図22の4つの多重データを示すテーブルである。
【図24】図23のテーブル値を生成するためのデータインコーダの回路図である。
【図25】本発明に係る8つの多重データレベルを検出する多重データ検出回路を示す図である。
【図26】図25の8つの多重データと基準電圧を示すグラフである。
【図27】図26の8つの多重データを示すテーブルである。
【図28】図27のテーブル値を生成するためのデータインコーダの回路図である。
【図29】本発明に係るMRAMセルアレイと多重データ検出回路を示す図である。
【図30】本発明に係るMRAMセルアレイと多重データ検出回路を示す図である。
【図31】本発明に係るMRAMセルアレイと多重データ検出回路を示す図である。
【図32】本発明に係るMRAMセルアレイと多重データ検出回路を示す図である。
【図33】本発明に係る4つの多重データのレベルを検出することができるMRAMセルアレイの読出し動作時のタイミング図である。
【図34】本発明に係る4つの多重データのレベルを検出することができるMRAMセルアレイの書込み動作時のタイミング図である。
【発明を実施するための形態】
【0028】
前述の目的及びその他の目的と本発明の特徴及び利点ならびに本発明に係る磁気抵抗ラムの構成については、添付する図3〜図34を用いて、以下に詳細に説明する。
以下、本発明の好ましい実施の形態に係る磁気抵抗ラムを、図面を参照しながら説明する。
【0029】
図3(a)及び図3(b)は、本発明に係るMRAMセルの断面図である。
【0030】
図3(a)及び図3(b)に示したMRAMセルは、半導体基板10内に形成されたソース領域12及びドレイン領域14と、半導体基板10上に積層されるAl2O3でなる絶縁層16と、絶縁層16上に積層されたMTJ24と、MTJ24の上に積層されワードラインと連結されるゲートメタル電極26で構成されている。ここで、MTJ24は固定強磁性層18、トンネル酸化膜20、及び可変強磁性層22で構成されている。
【0031】
図3(a)及び図3(b)のMRAMセルの読出し動作を検討する。MRAMセルは、MTJ24の可変強磁性層22の磁気分極方向に従いロジック“1”又はロジック“0”のデータを読み出す。図3(a)はロジック“1”を読み出す磁気分極方向を例示した図であり、図3(b)はロジック“0”を読み出す磁気分極方向を例示した図である。
【0032】
MRAMセルの読出し動作は、MTJ24の可変強磁性層22の磁気分極方向に基づく電流の量をセンシングすることにより行われる。ゲートメタル電極26に一定のトリガー電圧が印加されると、MTJ24にトンネリング電流I1が流れる。このとき、固定強磁性層18と可変強磁性層22の磁気分極方向が図3(a)のように同一であれば電流I1の量が増加し、ドレイン領域14からソース領域12に流れる電流I2の量も増加する。逆に、固定強磁性層18と可変強磁性層22の磁気分極方向が図3(b)のように逆であれば電流I1の量が減少し、ドレイン領域14からソース領域12に流れる電流I2の量も減少する。
【0033】
結果的に、固定強磁性層18を基準にして可変強磁性層22の磁気分極方向を同一の方向、逆の方向又は任意の角度に設けることにより、1つのMRAMセル内に貯蔵されたデータをセンシングすることができるようになる。
【0034】
図面にはMRAMセルの書込み動作を示していないが、このような書込み動作はソース領域12に一定のトリガー電圧が印加された状態で、ゲートメタル電極26を通じて一定のレベルの電圧が印加されることにより行われる。このとき、ゲートメタル電極26に印加される電圧の大きさに従って流れる電流の方向により、MTJ24の可変強磁性層22の磁気分極方向が決められる。このように決められた磁気分極方向によりMRAMセルには各々ロジック“1”又はロジック“0”が書込まれる。
【0035】
図4は、本発明に係る積層型MRAMセルの断面図であり、このようなMRAMセルは半導体基板30内に形成されたソース領域32及びドレイン領域34と、半導体基板30の活性領域上に積層されAl2O3でなる絶縁層36と、絶縁層36上に積層されたMTJ44と、MTJ44の上に積層されワードラインと連結されるゲートメタル電極46とを備えている。ここで、MTJ44は固定強磁性層38上にAl2O3でなるトンネル酸化膜40と可変強磁性層42が繰り返して積層された積層構造を有する。
【0036】
図4に示したMRAMセルの書込み/読出し動作は、図3(a)及び図3(b)に示したMRAMセルの動作と同様であるため、具体的な説明は省略する。
【0037】
図5は、ワードライン電圧の大きさに従い図3(a)及び図3(b)のI2電流の大きさが変化することを示すグラフである。
【0038】
ここで、MRAMセルのしきい電圧をVtn、ワードライン電圧をVWL、電流I1が流れることができるトンネリング電圧をVtunnelと仮定する。
【0039】
先ず、ワードラインの動作電圧領域は大きく3つの領域に分けることができる。
【0040】
4−A区間は、ワードライン電圧VWLがMRAMセルのしきい電圧Vtnに到達できず、チャネルに垂直な方向の電流I1と水平な方向の電流I2が全て0の区間である。したがって、4−A区間はワードラインとビットラインに電流が流れることができない区間である。
【0041】
4−B区間は、ワードライン電圧VWLがMRAMセルのしきい電圧Vtnを超えてチャネルに水平な方向の電流I2が発生するが、ゲート酸化膜のトンネリング電圧Vtunnelに到達できず、電流I1は未だ0の状態を維持する区間である。したがって、この領域ではMTJの磁気分極方向に拘らず、ゲート電極の電圧によってのみMRAMセルの電流を制御することになる。
【0042】
4−C区間は、ワードライン電圧VWLがMRAMセルのしきい電圧Vtnとトンネリング電圧Vtunnelを超えて、チャネルに垂直、水平な方向の電流I1及びI2が同時に発生する区間である。したがって、この領域ではMTJ15の磁気分極方向に従って電流I1の量が決められ、この電流I1の量により電流I2の量を調節することにより、MRAMセル内に貯蔵されたデータに該当する量の電流がビットラインに印加されることになる。
【0043】
図6〜図9は、MTJの磁気分極方向を4つの段階に分けたMRAMセルを示す図である。
【0044】
図6〜図9に示すように、電流I2a、I2b、I2c、I2dを感知してMTJの磁気分極方向の差 0°、60°、120°、180°を知った後、1つのMRAMセルから4つのデータを読み出すということが分かる。
【0045】
図10〜図12は、本発明に係るMRAMセルの動作領域を示す図である。図13は、本発明に係るMRAMセルのワードラインWLに印加される電圧に従う動作領域をグラフで示した図である。
【0046】
以下、MRAMセルのワードラインWLに印加される電圧に従い図10及び図12の電流I2の大きさが変化することを、図10〜図12及び図13を参照しながら説明する。
【0047】
ここで、MRAMセルのしきい電圧をVtn、ワードライン電圧をVWL、電流I1が流れることができるトンネリング電圧をVtunnelであると仮定する。
【0048】
先ず、MRAMセルのワードライン電圧VWLに従う動作領域は大きく3つの領域に分けることができる。
【0049】
図10及び図13の5−Aは、ワードライン電圧VWLがMRAMセルのしきい電圧Vtnに到達できず、チャネルに垂直な方向の電流I1と水平な方向の電流I2が全てロジック0の区間である。この区間ではワードラインとビットラインに電流が流れることができない。
【0050】
図11及び図13の5−B区間は、ワードライン電圧VWLがMRAMセルのしきい電圧Vtnを超えてチャネルに水平な方向の電流I2が発生するが、トンネル酸化膜のトンネリング電圧Vtunnelに到達できず電流I1は未だロジック0の状態を維持する区間である。この区間ではMTJ素子の磁気分極方向に拘らず、ゲートメタル電極の電圧によってのみMRAMセルの電流の量を制御する。
【0051】
図12及び図13の5−C区間は、ワードライン電圧VWLがMRAMセルのしきい電圧Vtnとトンネリング電圧Vtunnelを超えてチャネルに垂直、及び水平な方向の電流I1及びI2が同時に発生する区間である。この区間ではゲートメタル電極に印加される電圧の差に従い磁気分極方向の相対的な差が発生するが、これをA、B、C、Dの段階に示した。
【0052】
以下に具体的に説明すると、磁気分極方向の相対的な差がAで一致し、B、C、Dに進むほど磁気分極方向の差が発生してDで最も高い抵抗値を有し、Aで最も小さい抵抗値を有する。
【0053】
図13の5−C区間ではMTJの磁気分極方向に従い電流I1の量が決められ、電流I2の量も調節されることになる。したがって、この区間ではMRAMセルに貯蔵されたデータに該当する量の電流がビットラインに印加されることになる。
【0054】
図14は、本発明に係るMRAMセルを記号で示した図であり、以下では本発明のMRAMセルを図14のようなシンボルに代替して表わす。
【0055】
図15〜図18は、本発明に係るMRAMセルアレイの多様な実施の形態を示す図である。
【0056】
図15は、本発明に係るNAND−MRAMセルアレイを示す図である。
【0057】
図15に示した磁気抵抗ラムのセルアレイは、ビットラインとワードラインに連結されたMRAMセルグループ及び前記ビットラインに連結されたセンスアンプを含む。そして、このようなセンスアンプはセンスアンプイネーブル信号SENの入力に従い増幅されたデータ信号SA_OUTを出力する。
【0058】
ここで、MRAMセルグループはn個のMRAMセル等がソースとドレインとの間の結合で直列に連結され、n個の直列に連結されたMRAMセル等の一端はビットラインBL(BL1…BLnを通称する)に連結され、他の一端はセルプレートCPに連結される。
【0059】
すなわち、n個のMRAMセルグループ100−1〜100−4に含まれた各々のMRAMセル7−1、7A−1、7B−1、7C−1のドレインはビットラインBLに連結され、MRAMセル等7−n、7A−n、7B−n,7C−nのソースはセルプレートCPに連結される。そして、1つのビットラインBLには複数のMRAMセルグループに連結される。MRAMセルグループ100−1〜100−4をなすMRAMセル等のゲートにはワードラインWL(WL1_0〜WLn_0、WL1_1〜WLn_1を総称する)が連結される。
【0060】
ここで、1つのMRAMセルグループ100−1をなす各々のMRAMセル7−1…7−nと、他のビットラインBLに連結されたMRAMセルグループ100−2のMRAMセル等7A−1…7A−nは、ワードラインWL1_0…WLn_0を共通に用いる。さらに、MRAMセルグループ100−3に含まれた各々のMRAMセル7B−1…7B−nと、他のビットラインBLに連結されたMRAMセルグループ100−4の各々のMRAMセル7C−1…7C−nもワードラインWL1_1…WLn_1を共通に用いる。
【0061】
図16は、本発明に係るNAND−MRAMフォールデッドビットラインセルアレイを示す図である。
【0062】
図16に示した磁気抵抗ラムはスイッチング制御信号、ワードライン及びビットライン又はビットラインバーに連結されたMRAMセルグループ、及び一対のビットラインBLとビットラインバーBLBに共通に連結されるセンスアンプSAを含む。
【0063】
MRAMセルグループ200−1、200−2は、各々ソースとドレインの間の結合でNAND型に直列連結され、スイッチングトランジスタN1、N2の一端がビットラインBLとビットラインバーBLBに各々連結されるように構成されている。そして、スイッチングトランジスタN1の他の一端とセルプレートCPとの間には、NAND型に直列連結されたMRAMセル8−1…8−nが連結されるように構成されている。さらに、スイッチングトランジスタN2の他の一端とセルプレートCPとの間には、NAND型に直列連結されたMRAMセル8B−1…8B−nが連結されるように構成される。スイッチングトランジスタN1、N2のゲートにはスイッチング制御信号CSW1、CSW2が各々印加され、同一のビットラインBLとビットラインバーBLBに構成されるMRAMセル等のゲートにはワードラインWL1…WLnが共通に印加される。
【0064】
図17は、本発明に係る2NAND−MRAMセルアレイを示す図である。
【0065】
図17に示した磁気抵抗ラムは、スイッチング制御信号CSW3がスイッチングトランジスタN3、N4のゲートに共通に印加されるとの点を除いては、図16に示した磁気抵抗ラムと同一であるので、詳細な構成の説明は省略する。
【0066】
図18は、本発明に係るスイッチング制御NAND−MRAMセルアレイを示す図である。
【0067】
図18に示した磁気抵抗ラムはスイッチング制御信号、ワードライン及びビットラインに連結されたMRAMセルグループと、ビットラインに連結されたセンスアンプを含む。
【0068】
MRAMセルグループ400−1、400−2は、各々ソースとドレインとの間の結合でNAND型に直列連結され、スイッチングトランジスタN5、N6の一端が各々のビットラインBL1及びBLnに連結されるように構成されている。スイッチングトランジスタN5の他の一端とセルプレートCPとの間には、NAND型に直列連結されたMRAMセル10−1…10−nが連結されるように構成されている。スイッチングトランジスタN6の他の一端とセルプレートCPとの間には、NAND型に直列連結されたMRAMセル10B−1…10B−nが連結されるように構成されている。スイッチングトランジスタN5、N6のゲートにはスイッチング制御信号CSW4が共通に印加され、各々のビットラインBL1…BLnに構成されるMRAMセル等のゲートにはワードラインWL1…WLnが共通に印加される。
【0069】
図19は、前述したように構成されたMRAMセルアレイの読出し動作時の動作タイミングを示す図である。
【0070】
MRAMセルアレイの読出し動作を、図15に示したMRAMセルの動作に基づき説明する。
【0071】
このような読出し動作は初期区間t0、メモリセル選択区間t1、センスアンプイネーブル区間t2及び読出し終了区間t3に区分される。
【0072】
初期区間t0では、ビットライン等とワードライン等にはデータを読み出さないローレベル電圧が維持され、センスアンプはディスエーブル状態である。
【0073】
メモリセル選択区間t1では、MRAMセルに貯蔵されたデータを読み出すため、選択されたワードラインWLには図5の4−C領域で動作することができるよう大きなワードライン電圧を印加し、非選択ワードラインには図5の4−B領域で動作することができるよう小さいワードライン電圧を印加する。ここで、選択されたワードラインには大きなワードライン電圧が印加されるため電流I1と電流I2が全て発生し、MTJの磁気分極方向に従ってセルに貯蔵されたデータを読み出すことができるようになる。
【0074】
したがって、選択されたワードラインと連結されたMRAMに貯蔵されたデータがビットラインに印加されるようになり、選択されたMRAMセルのデータがビットラインBLに連結されたセンスアンプSAに出力される。このように、該当MRAMセルに貯蔵されたデータに該当する量の電流がビットラインBLに出力される。このように、ビットラインBLにセンシングされるのに十分な量の電流が出力されると、センスアンプイネーブル区間t2に進入する。
【0075】
センスアンプイネーブル区間t2では、センスアンプイネーブル信号SENが一定のレベルでセンスアンプSAに印加されると、センスアンプSAはビットラインBLに印加されたデータをセンシングしてセンシングされたデータSA_OUTを出力する。結局、ビットラインBLに供給される電流の量によりセンスアンプSAは複数のデータをセンシングする。センスアンプSAにはセンスアンプイネーブル信号SENが印加され、設定された出力時間が超過すると終了区間t3に進入する。
【0076】
終了区間t3ではワードラインWLとビットラインBLを選択するための信号と、センスアンプをイネーブルするための信号SENが初期区間t0状態に戻る。したがって、MRAMセルに貯蔵されたデータに対応する電流が該当ビットラインBLに出力されることが中止され、センシングされたデータSA_OUTの出力も中止される。
【0077】
ここで、図16及び図17に示したビットラインバーBLBに連結されるMRAMセルには、ビットラインBLに印加されるデータと逆のデータが印加されることになる。すなわち、ビットラインバーBLBにはビットラインBLに印加されたロジックデータと逆の値の電流が流れ、該当センスアンプSAはビットラインバーBLBに流れる電流を基準にしてデータをセンシングする。
【0078】
図20は、2つの多重データのレベルを検出することができるMRAMセルアレイの書込み動作時の動作タイミングを示す図である。
【0079】
このような書込み動作は初期区間t0、メモリセル選択区間t1及び書込み終了区間t2に区分される。
【0080】
初期区間t0では、選択されるワードラインWLと選択されないワードラインWLには同様にグラウンド電圧が印加され、書込み動作t1に進入するに従って選択されたワードラインWLには一定の電流を印加するための電圧が印加される。
【0081】
すなわち、書込み区間t1では選択されたワードラインWLには書込みに十分なビットライン電流とワードライン電流が流れるよう、大きなワードライン電圧を印加して大きな電流を流すようにする。非選択ワードラインWLには書込みに必要なワードライン電流が流れないようビットライン電流を大きくする。すなわち、ビットラインBLに書込みのための電圧を印加し、セルプレートCPとビットラインBLとの間に流れる電流方向により可変強磁性層の磁気分極方向を決める。このように決められたMTJの磁気分極方向に従いMRAMセルにデータを書き込む。このように、MRAMセルにデータを書き込むための時間は書込み区間t1で保障され、そのあと書込み終了区間t2でワードラインにはグラウンド電圧が印加される。
【0082】
図21は、本発明に係るMRAMセルアレイとMTJの磁気分極方向の差による4つの多重データのレベルを検出する多重データ検出回路を示す図である。
【0083】
先ず、図21に示した磁気抵抗ラムはビットラインBL1とセルプレートCPとの間にNAND型に直列接続され、各々のゲート端子にワードラインWL1〜WLnの信号が印加される複数のMRAMセル5−1〜5−nと、ビットラインBL1に連結された多重データ検出回路100を含む。
【0084】
多重データ検出回路100は、ビットラインBL1に連結された電流−電圧変換器110、電流−電圧変換器110に連結されたセンスアンプ120、130、140、及びセンスアンプ120、130、140に連結されたデータインコーダ150で構成されている。
【0085】
MRAMセル5−1のドレイン端子はビットラインBL1に連結され、そのソース端子はMRAMセル5−2のドレイン端子に連結される方法でn個のMRAMセル5−1〜5−nが互いに直列に接続され、最終のMRAMセル5−nのソース端子はセルプレートCPに連結される。なお、MRAMセル5−1〜5−nのゲート端子は各々別のワードラインWL1〜WLnの信号が印加される。
【0086】
ビットラインBL1に連結された電流−電圧変換器110は、MRAMセル5−1〜5−nに流れる電流を電圧に変換した後、MTJの磁気分極方向の差に従う多重データを検出し各々の別の基準レベルRef_a、Ref_b、Ref_cを有するセンスアンプ120、130、140に伝達する。
【0087】
このように各々の別の基準電圧Ref_a、Ref_b、Ref_cを有するセンスアンプ120、130、140は、磁気分極方向の差による多重データを利用して基準レベルRef_a、Ref_b、Ref_cに伴うデータD1、D2、D3を生成し、データインコーダ150に伝達する。
【0088】
次に、データインコーダ150はセンスアンプ120、130、140から伝達されたデータD1、D2、D3をインコーディングして2ビットデータを出力する。
【0089】
以下、前述のデータインコーダ150で2ビットデータが生成される過程を、図22〜図24を参照しながら説明する。
【0090】
先ず、図22はMTJの磁気分極方向の差による4つの多重データA、B、C、Dと基準電圧Ref_a、Ref_b、Ref_cの関係を示すグラフである。
【0091】
図23は、基準電圧Ref_a、Ref_b、Ref_cに伴う3つのデータD1、D2、D3の値と、データD1、D2、D3をエンコーディングして生成したX、Yの2ビットデータの値を示すテーブルである。
【0092】
図24は、データD1、D2、D3をエンコーディングして2ビットデータX、Yを生成するデータエンコーダ150の回路図である。
【0093】
図24に示したデータエンコーダ150は、データD1、D2を論理和してデータXを出力するANDゲートAND1と、データD1、D2、D3を論理和してデータYを出力する論理回路152で構成されている。
【0094】
論理回路152は、データD1、D2、D3をAND組み合わせるANDゲートAND2と、データD2、D3を反転させるインバータI1及びI2と、データD1とインバータI1、I2の出力信号等をAND組み合わせるANDゲートAND3と、ANDゲートAND2及びAND3の出力信号等をOR組み合わせてデータYを出力するORゲートOR1で構成されている。
【0095】
前述の図24に示したデータエンコーダ150の出力である2ビットデータX、Yの値は、図23に示したテーブルを見ると正確に分かる。
【0096】
次に、図25を参照してMRAMセルアレイと8つの多重データレベルを検出することができる多重データ検出回路を説明する。
【0097】
図25は、8つの多重データのレベルを検出する多重データ検出回路200の構成を除いては、図21に示したMRAMセルアレイと同一である。
【0098】
図25に示した多重データ検出回路200は、ビットラインBL1に連結された電流−電圧変換器210、電流−電圧変換器210に連結された7つのセンスアンプ220〜280、及び7つのセンスアンプ220〜280に連結されたデータエンコーダ290で構成されている。
【0099】
電流−電圧変換器210は、望むMRAMセルに流れる電流を電圧に変換してMTJの磁気分極方向の差による多重データA、B、C、D、E、F、Gを検出し、互いに異なる基準電圧Ref_a〜Ref_gを有するセンスアンプ220〜280に伝達する。
【0100】
このように、各々別の基準電圧Ref_a〜Ref_gを有するセンスアンプ220〜280は、電流−電圧変換器210から伝達される磁気分極方向の差による多重データを利用し、基準レベルRef_a〜Ref_gに伴うデータD1、D2、D3、D4、D5、D6、D7を生成してデータエンコーダ290に伝達する。
【0101】
データエンコーダ290は、センスアンプ220〜280から伝達されたデータD1、D2、D3、D4、D5、D6、D7をエンコーディングし3ビットデータを生成して出力する。
【0102】
以下、前述のデータエンコーダ290で3ビットデータが生成される過程を、図26〜図28を参照しながら説明する。
【0103】
先ず、図26はMTJの磁気分極方向の差による8つの多重データA、B、C、D、E、F、G、Hと、これを検出するための基準電圧Ref_a、Ref_b、Ref_c、Ref_d、Ref_e、Ref_f、Ref_gの関係を示すグラフである。
【0104】
図27は、基準電圧Ref_a、Ref_b、Ref_c、Ref_d、Ref_e、Ref_f、Ref_gに伴うデータD1、D2、D3、D4、D5、D6、D7の値と、データD1、D2、D3、D4、D5、D6、D7をエンコーディングして生成したX、Y、Zの3ビットデータの値を示すテーブルである。
【0105】
図28は、データD1、D2、D3、D4、D5、D6、D7をエンコーディングしX、Y、Zの3ビットデータを生成するためのデータエンコーダ290のロジック回路図である。
【0106】
図28に示したデータエンコーダ290は、データD1、D2、D3、D4、D5、D6、D7をエンコーディングしてデータXを生成する第1のロジック回路292と、データD1、D2、D3、D4、D5、D6、D7をエンコーディングしてデータYを生成する第2のロジック回路294と、データD1、D2、D3、D4、D5、D6、D7をエンコーディングしてデータZを生成する第3のロジック回路296で構成されている。
【0107】
第1のロジック回路292において、ANDゲートAND12はデータD1、D2、D3、D4をAND組み合わせるANDゲートAND11、データD5、D6をAND組み合わせる。インバータI11、I12はデータD6、D7を反転させる。ANDゲートAND13は、インバータI11、I12の出力信号等をAND組み合わせる。ORゲートOR11は、ANDゲートAND12、AND13の出力信号等はOR組み合わせる。ANDゲートAND14は、ANDゲートAND11とORゲートOR11の出力信号等をAND組み合わせてデータXを出力する。
【0108】
第2のロジック回路294において、ANDゲートAND16はデータD1、D2をAND組み合わせるANDゲートAND15、データD3、D4、D5、D6をAND組み合わせる。インバータI13、I14、I15、I16はデータD4、D5、D6、D7を反転させる。ANDゲートAND17は、インバータI13、I14、I15、I16の出力信号等をAND組み合わせる。ORゲートOR12は、ANDゲートAND16、AND17の出力信号等をOR組み合わせる。ANDゲートAND18は、ORゲートOR12とANDゲートAND15の出力信号等を論理和してデータYを出力する。
【0109】
第3のロジック回路296において、ANDゲートAND19は、データD1、D2、D3、D4、D5をAND組み合わせる。インバータI17、I18は、データD6、D7を反転させる。ANDゲートAND20は、インバータI17、I18の出力信号等をAND組み合わせる。ANDゲートAND21は、データD6、D7をAND組み合わせる。ORゲートOR13は、ANDゲートAND20、AND21の出力信号等をOR組み合わせる。ANDゲートAND22は、ORゲートOR13とANDゲートAND19の出力信号等をAND組み合わせる。インバータI19、I20、I21、I22は、データD4、D5、D6、D7を反転させる。ANDゲートAND23は、データD1とインバータI19、I20、I21、I22の出力信号等をAND組み合わせる。インバータI23、I24は、データD2、D3を反転させる。ANDゲートAND24は、インバータI23、I24の出力信号等はAND組み合わせる。ANDゲートAND25は、データD2、D3をAND組み合わせる。ORゲートOR14は、ANDゲートAND24、AND25の出力信号等をOR組み合わせる。ANDゲートAND26は、ANDゲートAND23とORゲートOR26の出力信号等を論理和する。ORゲートOR15は、ANDゲートAND22、AND26の出力信号等を論理和してデータZを出力する。
【0110】
前述の図28に示したデータエンコーダ290の出力であるデータX、Y、Zの値は、図27に示したテーブルを見ると正確に分かる。
【0111】
図29〜図32は、互いに異なるMRAMセルアレイを有する磁気抵抗ラムを示す。
【0112】
図29〜図32に示した磁気抵抗ラムは、図15〜図24に示したセンスアンプの代わりにMTJの磁気分極方向の差による多重データのレベルを検出する多重データ検出回路が連結されている点を除いては、図15〜図18に示した磁気抵抗ラムと同一の構造を有する。したがって、図21〜図24に示した磁気抵抗ラムの詳細な構成の説明は省略する。
【0113】
また、図29〜図32に示した多重データ検出回路は、図21及び図25に示した多重データ検出回路と同一の構成を有する。
【0114】
図33は、4つの多重データA、B、C、Dを検出することができるMRAMセルアレイの読出し動作時の動作タイミングを示す。
【0115】
このような読出し動作は、初期区間t0、メモリセル選択区間t1、センスアンプイネーブル区間t2及び読出し終了区間t3に区分される。
【0116】
初期区間t0では、ビットライン等とワードライン等にはデータを読み出さないようローレベル電圧が維持され、センスアンプはディスエーブル状態にある。
【0117】
メモリセル選択区間t1では、選択されたワードラインWLには図13の5−C領域で動作することができるよう大きなワードライン電圧を印加して磁気分極方向の差を有するようにする。非選択ワードラインWLには、図13の5−B領域で動作することができるよう小さいワードライン電圧を印加する。ここで、選択されたワードラインには大きなワードライン電圧が印加されるため電流I1と電流I2が全て発生し、MTJの磁気分極方向に従いセルに貯蔵されたデータを読み出すことができるようになる。
【0118】
非選択されたワードラインには小さいワードライン電圧が印加されるため、図13の5−B領域の電流I2のみ発生しMTJの磁気分極方向に拘らずMRAMセルがターンオンされた状態になる。したがって、選択されたワードラインWLと連結されたMRAMセルに貯蔵されたデータに該当する量の電流がビットラインに印加されることになる。このように、該当MRAMセルに貯蔵されたデータに該当する量の電流がビットラインBLに印加されると、センスアンプイネーブル区間t2に進入する。
【0119】
センスアンプイネーブル区間t2では、ビットラインBLにデータを読み出すための十分な量の電流が流れると、多重データ検出回路のセンスアンプを活性化するためのセンスアンプ活性化信号SENがt2の開始時点でセンスアンプに印加される。そして、このセンスアンプ活性化信号SENによりセンスアンプSAa、SAb、SAcの出力信号が発生することになり、これにより2ビットデータX、Yが発生する。
【0120】
読出し終了区間t3で次のサイクルを準備する。図34は、4つの多重データA、B、C、Dのレベルを検出することができるMRAMセルアレイの書込み(Write)動作時の動作タイミングを示す。
【0121】
書込み動作は、初期区間t0、メモリセル選択区間t1及び書込み終了区間t2に区分される。
【0122】
初期区間t0では、選択されるワードラインWLと選択されないワードラインWLには同様にグラウンド電圧が印加され、メモリセル選択区間t1に侵入しながら選択されたワードラインWLには電圧が印加される。
【0123】
メモリセル選択区間t1では、選択されたワードラインWLには書込みに十分なビットライン電流とワードライン電流が流れるよう、大きなワードライン電圧を印加して大きな電流を流すようにする。非選択ワードラインWLには書込みに必要なワードライン電流が流れないようビットライン電流を大きくする。すなわち、ビットラインBLに書込みのためのA、B、C、Dの各々異なる電圧を印加し、ビットラインBLとセルプレートCPとの間の電流方向によるMTJの磁気分極方向の差によりMRAMセルにデータを書き込むことになる。
【0124】
その後、書込み終了区間t2でワードラインにはグラウンド電圧が印加される。
【0125】
前述したように、ワードラインWL電流とビットラインBL電流の方向により磁気分極方向が決められることになる。ビットラインBL電流方向は一方向に一定にし、ワードラインWL電流方向を変えて磁気分極方向が決められるようにする。このように、ロジック0のワードラインWL電流方向が決められると、ロジック0を書き込むMRAMセルのビットラインBLのみ電流を送り出して書き込む。逆に、ロジック1のワードラインWL電流方向が決められると、ロジック1を書き込むMRAMセルのビットラインBLにのみ電流を送り出して書き込む。結果的に、ワードラインWLとビットラインBL電流方向により磁気分極方向が少しずつ異なって調節されることにより、各々のMRAMセルには複数のデータが書き込まれることになる。
【0126】
本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものである。当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能であり、このような改良・変更等も、本発明の技術的範囲に属することは言うまでもない。
【符号の説明】
【0127】
2 可変強磁性層
3 トンネル酸化膜
4 固定強磁性層
10、30 半導体基板
12、32 ソース領域
14、34 ドレイン領域
16、36 絶縁層
18、38 固定強磁性層
20、40 トンネル酸化膜
22、42 可変強磁性層
24、44 MTJ
26、46 ゲートメタル電極
【特許請求の範囲】
【請求項1】
1つのビットラインとセルプレートとの間に直列連結され、各々のゲートに複数のワードラインの信号が印加されるMRAMセルグループ、及び前記1つのビットラインに連結されセンスアンプイネーブル信号が印加されると、前記ビットラインに印加されたデータをセンシングするセンスアンプを備えていることを特徴とする磁気抵抗ラム。
【請求項2】
前記MRAMセルグループは、複数のMRAMセルで構成されて複数のビットラインに連結され、前記複数のビットラインの各々は、少なくとも1つ以上のMRAMセルグループと連結されていることを特徴とする請求項1に記載の磁気抵抗ラム。
【請求項3】
スイッチング制御信号により、前記MRAMセルグループの駆動を制御するスイッチング手段をさらに備えていることを特徴とする請求項1に記載の磁気抵抗ラム。
【請求項4】
前記MRAMセルは、半導体基板の活性領域に備えられたソース領域及びドレイン領域、半導体基板のチャネル領域に積層される絶縁層、前記絶縁層の上に積層されたMTJでなるMRAMセルを備え、前記MRAMセルのワードラインに印加される電圧の大きさに従い前記MTJに流れる電流を調節し、前記MRAMセルに/からデータを書き込む/読み出すことを特徴とする請求項1に記載の磁気抵抗ラム。
【請求項5】
前記MTJは、前記絶縁層上に形成される固定強磁性層と、前記固定強磁性層上に繰り返して交互に積層される複数のトンネル酸化膜、及び複数の可変強磁性層で構成されていることを特徴とする請求項4に記載の磁気抵抗ラム。
【請求項6】
ビットラインとセルプレートとの間に直列連結され、各々のゲートに複数のワードラインの信号が印加される第1のMRAMセルグループ、ビットラインバーとセルプレートとの間に各々のドレイン及びソースがNAND型に直列連結され、各々のゲートが前記互いに異なるワードラインに共通に連結された第2のMRAMセルグループ、及び前記ビットラインと前記ビットラインバーに共通に連結されセンスアンプイネーブル信号が印加されると、前記ビットラインと前記ビットラインバーに印加されたデータをセンシングするセンスアンプを備えていることを特徴とする磁気抵抗ラム。
【請求項7】
前記第1及び第2のMRAMセルグループは各々複数のMRAMセルで構成され、前記ビットライン及び前記ビットラインバーは、少なくとも1つ以上の第1及び第2のMRAMセルグループと各々連結されていることを特徴とする請求項6に記載の磁気抵抗ラム。
【請求項8】
第1のスイッチング制御信号により、前記第1のMRAMセルグループの駆動を制御する第1のスイッチング手段、及び第2のスイッチング制御信号により、前記第2のMRAMセルグループの駆動を制御する第2のスイッチング手段をさらに備えていることを特徴とする請求項6に記載の磁気抵抗ラム。
【請求項9】
スイッチング制御信号により、前記第1のMRAMセルグループの駆動を制御する第3のスイッチング手段、及び前記スイッチング制御信号により、前記第2のMRAMセルグループの駆動を制御する第4のスイッチング手段をさらに備えていることを特徴とする請求項6に記載の磁気抵抗ラム。
【請求項10】
前記第1及び第2のMRAMセルグループ内の各々のMRAMセルは、半導体基板の活性領域に備えられたソース領域及びドレイン領域、半導体基板のチャネル領域に積層される絶縁層、前記絶縁層の上に積層されたMTJでなるMRAMセルを備え、前記MRAMセルのワードラインに印加される電圧の大きさに従い前記MTJに流れる電流を調節し、前記MRAMセルに/からデータを書き込む/読み出すことを特徴とする請求項6に記載の磁気抵抗ラム。
【請求項11】
前記MTJは、前記絶縁層上に形成される固定強磁性層と、前記固定強磁性層上に繰り返して交互に積層される複数のトンネル酸化膜、及び複数の可変強磁性層で構成されていることを特徴とする請求項10に記載の磁気抵抗ラム。
【請求項12】
ビットラインとセルプレートとの間にNAND型に直列接続され、各々のゲート端子に複数のワードラインの信号が印加されるMRAMセルグループ、及び前記ビットラインに接続され前記MRAMセルグループから伝達される電流を電圧に変換した後、前記MRAMセルグループ内のMTJの磁気分極方向の差による多重データを検出する多重データ検出回路を備えていることを特徴とする磁気抵抗ラム。
【請求項13】
前記MRAMセルグループは、複数のMRAMセルで構成されて複数のビットラインに連結され、前記複数のビットラインの各々は、少なくとも1つ以上のMRAMセルグループと連結されていることを特徴とする請求項12に記載の磁気抵抗ラム。
【請求項14】
スイッチング制御信号により、前記MRAMセルグループの駆動を制御するスイッチング手段をさらに備えていることを特徴とする請求項12に記載の磁気抵抗ラム。
【請求項15】
前記MRAMセルグループ内の各々のMRAMセルは、半導体基板の活性領域に備えられたソース領域及びドレイン領域、半導体基板のチャネル領域に積層される絶縁層、前記絶縁層の上に積層されたMTJでなるMRAMセルを備え、前記MRAMセルのワードラインに印加される電圧の大きさに従い前記MTJに流れる電流を調節し、前記MRAMセルに/からデータを書き込む/読み出すことを特徴とする請求項12に記載の磁気抵抗ラム。
【請求項16】
前記MTJは、前記絶縁層上に形成される固定強磁性層と、前記固定強磁性層上に繰り返して交互に積層される複数のトンネル酸化膜、及び複数の可変強磁性層で構成されていることを特徴とする請求項15に記載の磁気抵抗ラム。
【請求項17】
前記多重データ検出回路は、前記MRAMセルグループに流れる電流を電圧に変換した後、前記MTJの磁気分極方向の差による多重データを生成する電流−電圧変換部、前記電流−電圧変換部から生成された前記多重データと互いに異なる値を有する基準電圧を利用し、複数のデータを生成して増幅するセンスアンプ、及び前記センスアンプから生成された前記複数のデータをインコーディングし、所定個数のデータを生成するデータインコーダを備えていることを特徴とする請求項12に記載の磁気抵抗ラム。
【請求項18】
前記電流−電圧変換部は、前記MRAMセルグループに流れる電流を電圧に変換した後、前記MTJの磁気分極方向の差による4つの多重データを生成することを特徴とする請求項17に記載の磁気抵抗ラム。
【請求項19】
前記センスアンプは、前記電流−電圧変換部から生成された前記多重データと前記互いに異なる値を有する基準電圧を利用し、3ビットデータを生成して増幅することを特徴とする請求項17に記載の磁気抵抗ラム。
【請求項20】
前記データインコーダは、前記3ビットデータをインコーディングし、最終の2ビットのデータに生成することを特徴とする請求項19に記載の磁気抵抗ラム。
【請求項21】
前記データインコーダは、前記3ビットデータのうち第1及び第2のデータを論理和し、前記最終の2ビットデータのうち1つを生成する論理素子、及び前記3ビットデータを論理和し、前記最終の2ビットデータのうち他の1つを生成する論理回路で構成されていることを特徴とする請求項19に記載の磁気抵抗ラム。
【請求項22】
前記電流−電圧変換部は、前記MRAMセルに流れる電流を電圧に変換した後、前記MTJの磁気分極方向の差による8つの多重データを生成することを特徴とする請求項17に記載の磁気抵抗ラム。
【請求項23】
前記センスアンプは、前記電流−電圧変換部から生成された前記多重データと前記互いに異なる値を有する基準電圧を利用し、7ビットデータを生成して増幅することを特徴とする請求項17に記載の磁気抵抗ラム。
【請求項24】
前記データインコーダは、前記7ビットデータをインコーディングし、最終の3ビットのデータを各々生成する第1〜第3の論理回路で構成されていることを特徴とする請求項23に記載の磁気抵抗ラム。
【請求項25】
ビットラインとセルプレートとの間にNAND型に直列接続され、各々のゲート端子に複数のワードラインの信号が印加される第1のMRAMセルグループ、ビットラインバーとセルプレートとの間にNAND型に直列接続され、各々のゲート端子に複数のワードラインの信号が印加される第2のMRAMセルグループ、前記ビットラインと前記ビットラインバーに共通に接続され、前記第1及び第2のMRAMセルグループに流れる電流を電圧に変換した後、前記第1及び第2のMRAMセルグループ内のMTJの磁気分極方向の差による多重データを検出する多重データ検出回路を備えていることを特徴とする磁気抵抗ラム。
【請求項26】
前記第1及び第2のMRAMセルグループは、各々複数のMRAMセルで構成され、前記ビットライン及び前記ビットラインバーは、少なくとも1つ以上の第1及び第2のMRAMセルグループと各々連結されていることを特徴とする請求項25に記載の磁気抵抗ラム。
【請求項27】
第1のスイッチング制御信号により、前記第1のMRAMセルグループの駆動を制御する第1スイッチング手段、及び第2のスイッチング制御信号により、前記第2のMRAMセルグループの駆動を制御する第2のスイッチング手段をさらに備えていることを特徴とする請求項25に記載の磁気抵抗ラム。
【請求項28】
スイッチング制御信号により、前記第1のMRAMセルグループの駆動を制御する第3のスイッチング手段、及び前記スイッチング制御信号により、前記第2のMRAMセルグループの駆動を制御する第4のスイッチング手段をさらに備えていることを特徴とする請求項25に記載の磁気抵抗ラム。
【請求項29】
前記第1及び第2のMRAMセルグループの各々のMRAMセルは、半導体基板の活性領域に備えられたソース領域及びドレイン領域、半導体基板のチャネル領域に積層される絶縁層、前記絶縁層の上に積層されたMTJでなるMRAMセルを備え、前記MRAMセルのワードラインに印加される電圧の大きさに従い前記MTJに流れる電流を調節し、前記MRAMセルに/からデータを書き込む/読み出すことを特徴とする請求項25に記載の磁気抵抗ラム。
【請求項30】
前記MTJは、前記絶縁層上に形成される固定強磁性層と、前記固定強磁性層上に繰り返して交互に積層される複数のトンネル酸化膜、及び複数の可変強磁性層で構成されていることを特徴とする請求項29に記載の磁気抵抗ラム。
【請求項31】
前記多重データ検出回路は、前記第1及び第2のMRAMセルグループに流れる電流を電圧に変換した後、前記MTJの磁気分極方向の差による多重データを生成する電流−電圧変換部、前記電流−電圧変換部から生成された前記多重データと互いに異なる値を有する基準電圧を利用し、複数のデータを生成して増幅するセンスアンプ、及び前記センスアンプから生成された前記複数のデータをインコーディングし、所定個数のデータを生成するデータインコーダを備えていることを特徴とする請求項25に記載の磁気抵抗ラム。
【請求項32】
前記電流−電圧変換部は、前記第1及び第2のMRAMセルグループに流れる電流を電圧に変換した後、前記MTJの磁気分極方向の差による4つの多重データを生成することを特徴とする請求項31に記載の磁気抵抗ラム。
【請求項33】
前記センスアンプは、前記電流−電圧変換部から生成された前記多重データと前記互いに異なる値を有する基準電圧を利用し、3ビットデータを生成して増幅することを特徴とする請求項31に記載の磁気抵抗ラム。
【請求項34】
前記データインコーダは、前記3ビットデータをインコーディングし、最終の2ビットのデータに生成することを特徴とする請求項33に記載の磁気抵抗ラム。
【請求項35】
前記データインコーダは、前記3ビットデータのうち第1及び第2のデータを論理和し、前記最終の2ビットデータのうち1つを生成する論理素子、及び前記3ビットデータを論理和し、前記最終の2ビットデータのうち他の1つを生成する論理回路で構成されていることを特徴とする請求項33に記載の磁気抵抗ラム。
【請求項36】
前記電流−電圧変換部は、前記第1及び第2のMRAMセルグループに流れる電流を電圧に変換した後、前記MTJの磁気分極方向の差による8つの多重データを生成することを特徴とする請求項31に記載の磁気抵抗ラム。
【請求項37】
前記センスアンプは、前記電流−電圧変換部から出力された前記多重データと前記互いに異なる値を有する基準電圧を利用し、7ビットデータを生成して増幅することを特徴とする請求項31に記載の磁気抵抗ラム。
【請求項38】
前記データインコーダは、前記7ビットデータをインコーディングし、最終の3ビットのデータに生成する第1〜第3の論理回路で構成されていることを特徴とする請求項37に記載の磁気抵抗ラム。
【請求項1】
1つのビットラインとセルプレートとの間に直列連結され、各々のゲートに複数のワードラインの信号が印加されるMRAMセルグループ、及び前記1つのビットラインに連結されセンスアンプイネーブル信号が印加されると、前記ビットラインに印加されたデータをセンシングするセンスアンプを備えていることを特徴とする磁気抵抗ラム。
【請求項2】
前記MRAMセルグループは、複数のMRAMセルで構成されて複数のビットラインに連結され、前記複数のビットラインの各々は、少なくとも1つ以上のMRAMセルグループと連結されていることを特徴とする請求項1に記載の磁気抵抗ラム。
【請求項3】
スイッチング制御信号により、前記MRAMセルグループの駆動を制御するスイッチング手段をさらに備えていることを特徴とする請求項1に記載の磁気抵抗ラム。
【請求項4】
前記MRAMセルは、半導体基板の活性領域に備えられたソース領域及びドレイン領域、半導体基板のチャネル領域に積層される絶縁層、前記絶縁層の上に積層されたMTJでなるMRAMセルを備え、前記MRAMセルのワードラインに印加される電圧の大きさに従い前記MTJに流れる電流を調節し、前記MRAMセルに/からデータを書き込む/読み出すことを特徴とする請求項1に記載の磁気抵抗ラム。
【請求項5】
前記MTJは、前記絶縁層上に形成される固定強磁性層と、前記固定強磁性層上に繰り返して交互に積層される複数のトンネル酸化膜、及び複数の可変強磁性層で構成されていることを特徴とする請求項4に記載の磁気抵抗ラム。
【請求項6】
ビットラインとセルプレートとの間に直列連結され、各々のゲートに複数のワードラインの信号が印加される第1のMRAMセルグループ、ビットラインバーとセルプレートとの間に各々のドレイン及びソースがNAND型に直列連結され、各々のゲートが前記互いに異なるワードラインに共通に連結された第2のMRAMセルグループ、及び前記ビットラインと前記ビットラインバーに共通に連結されセンスアンプイネーブル信号が印加されると、前記ビットラインと前記ビットラインバーに印加されたデータをセンシングするセンスアンプを備えていることを特徴とする磁気抵抗ラム。
【請求項7】
前記第1及び第2のMRAMセルグループは各々複数のMRAMセルで構成され、前記ビットライン及び前記ビットラインバーは、少なくとも1つ以上の第1及び第2のMRAMセルグループと各々連結されていることを特徴とする請求項6に記載の磁気抵抗ラム。
【請求項8】
第1のスイッチング制御信号により、前記第1のMRAMセルグループの駆動を制御する第1のスイッチング手段、及び第2のスイッチング制御信号により、前記第2のMRAMセルグループの駆動を制御する第2のスイッチング手段をさらに備えていることを特徴とする請求項6に記載の磁気抵抗ラム。
【請求項9】
スイッチング制御信号により、前記第1のMRAMセルグループの駆動を制御する第3のスイッチング手段、及び前記スイッチング制御信号により、前記第2のMRAMセルグループの駆動を制御する第4のスイッチング手段をさらに備えていることを特徴とする請求項6に記載の磁気抵抗ラム。
【請求項10】
前記第1及び第2のMRAMセルグループ内の各々のMRAMセルは、半導体基板の活性領域に備えられたソース領域及びドレイン領域、半導体基板のチャネル領域に積層される絶縁層、前記絶縁層の上に積層されたMTJでなるMRAMセルを備え、前記MRAMセルのワードラインに印加される電圧の大きさに従い前記MTJに流れる電流を調節し、前記MRAMセルに/からデータを書き込む/読み出すことを特徴とする請求項6に記載の磁気抵抗ラム。
【請求項11】
前記MTJは、前記絶縁層上に形成される固定強磁性層と、前記固定強磁性層上に繰り返して交互に積層される複数のトンネル酸化膜、及び複数の可変強磁性層で構成されていることを特徴とする請求項10に記載の磁気抵抗ラム。
【請求項12】
ビットラインとセルプレートとの間にNAND型に直列接続され、各々のゲート端子に複数のワードラインの信号が印加されるMRAMセルグループ、及び前記ビットラインに接続され前記MRAMセルグループから伝達される電流を電圧に変換した後、前記MRAMセルグループ内のMTJの磁気分極方向の差による多重データを検出する多重データ検出回路を備えていることを特徴とする磁気抵抗ラム。
【請求項13】
前記MRAMセルグループは、複数のMRAMセルで構成されて複数のビットラインに連結され、前記複数のビットラインの各々は、少なくとも1つ以上のMRAMセルグループと連結されていることを特徴とする請求項12に記載の磁気抵抗ラム。
【請求項14】
スイッチング制御信号により、前記MRAMセルグループの駆動を制御するスイッチング手段をさらに備えていることを特徴とする請求項12に記載の磁気抵抗ラム。
【請求項15】
前記MRAMセルグループ内の各々のMRAMセルは、半導体基板の活性領域に備えられたソース領域及びドレイン領域、半導体基板のチャネル領域に積層される絶縁層、前記絶縁層の上に積層されたMTJでなるMRAMセルを備え、前記MRAMセルのワードラインに印加される電圧の大きさに従い前記MTJに流れる電流を調節し、前記MRAMセルに/からデータを書き込む/読み出すことを特徴とする請求項12に記載の磁気抵抗ラム。
【請求項16】
前記MTJは、前記絶縁層上に形成される固定強磁性層と、前記固定強磁性層上に繰り返して交互に積層される複数のトンネル酸化膜、及び複数の可変強磁性層で構成されていることを特徴とする請求項15に記載の磁気抵抗ラム。
【請求項17】
前記多重データ検出回路は、前記MRAMセルグループに流れる電流を電圧に変換した後、前記MTJの磁気分極方向の差による多重データを生成する電流−電圧変換部、前記電流−電圧変換部から生成された前記多重データと互いに異なる値を有する基準電圧を利用し、複数のデータを生成して増幅するセンスアンプ、及び前記センスアンプから生成された前記複数のデータをインコーディングし、所定個数のデータを生成するデータインコーダを備えていることを特徴とする請求項12に記載の磁気抵抗ラム。
【請求項18】
前記電流−電圧変換部は、前記MRAMセルグループに流れる電流を電圧に変換した後、前記MTJの磁気分極方向の差による4つの多重データを生成することを特徴とする請求項17に記載の磁気抵抗ラム。
【請求項19】
前記センスアンプは、前記電流−電圧変換部から生成された前記多重データと前記互いに異なる値を有する基準電圧を利用し、3ビットデータを生成して増幅することを特徴とする請求項17に記載の磁気抵抗ラム。
【請求項20】
前記データインコーダは、前記3ビットデータをインコーディングし、最終の2ビットのデータに生成することを特徴とする請求項19に記載の磁気抵抗ラム。
【請求項21】
前記データインコーダは、前記3ビットデータのうち第1及び第2のデータを論理和し、前記最終の2ビットデータのうち1つを生成する論理素子、及び前記3ビットデータを論理和し、前記最終の2ビットデータのうち他の1つを生成する論理回路で構成されていることを特徴とする請求項19に記載の磁気抵抗ラム。
【請求項22】
前記電流−電圧変換部は、前記MRAMセルに流れる電流を電圧に変換した後、前記MTJの磁気分極方向の差による8つの多重データを生成することを特徴とする請求項17に記載の磁気抵抗ラム。
【請求項23】
前記センスアンプは、前記電流−電圧変換部から生成された前記多重データと前記互いに異なる値を有する基準電圧を利用し、7ビットデータを生成して増幅することを特徴とする請求項17に記載の磁気抵抗ラム。
【請求項24】
前記データインコーダは、前記7ビットデータをインコーディングし、最終の3ビットのデータを各々生成する第1〜第3の論理回路で構成されていることを特徴とする請求項23に記載の磁気抵抗ラム。
【請求項25】
ビットラインとセルプレートとの間にNAND型に直列接続され、各々のゲート端子に複数のワードラインの信号が印加される第1のMRAMセルグループ、ビットラインバーとセルプレートとの間にNAND型に直列接続され、各々のゲート端子に複数のワードラインの信号が印加される第2のMRAMセルグループ、前記ビットラインと前記ビットラインバーに共通に接続され、前記第1及び第2のMRAMセルグループに流れる電流を電圧に変換した後、前記第1及び第2のMRAMセルグループ内のMTJの磁気分極方向の差による多重データを検出する多重データ検出回路を備えていることを特徴とする磁気抵抗ラム。
【請求項26】
前記第1及び第2のMRAMセルグループは、各々複数のMRAMセルで構成され、前記ビットライン及び前記ビットラインバーは、少なくとも1つ以上の第1及び第2のMRAMセルグループと各々連結されていることを特徴とする請求項25に記載の磁気抵抗ラム。
【請求項27】
第1のスイッチング制御信号により、前記第1のMRAMセルグループの駆動を制御する第1スイッチング手段、及び第2のスイッチング制御信号により、前記第2のMRAMセルグループの駆動を制御する第2のスイッチング手段をさらに備えていることを特徴とする請求項25に記載の磁気抵抗ラム。
【請求項28】
スイッチング制御信号により、前記第1のMRAMセルグループの駆動を制御する第3のスイッチング手段、及び前記スイッチング制御信号により、前記第2のMRAMセルグループの駆動を制御する第4のスイッチング手段をさらに備えていることを特徴とする請求項25に記載の磁気抵抗ラム。
【請求項29】
前記第1及び第2のMRAMセルグループの各々のMRAMセルは、半導体基板の活性領域に備えられたソース領域及びドレイン領域、半導体基板のチャネル領域に積層される絶縁層、前記絶縁層の上に積層されたMTJでなるMRAMセルを備え、前記MRAMセルのワードラインに印加される電圧の大きさに従い前記MTJに流れる電流を調節し、前記MRAMセルに/からデータを書き込む/読み出すことを特徴とする請求項25に記載の磁気抵抗ラム。
【請求項30】
前記MTJは、前記絶縁層上に形成される固定強磁性層と、前記固定強磁性層上に繰り返して交互に積層される複数のトンネル酸化膜、及び複数の可変強磁性層で構成されていることを特徴とする請求項29に記載の磁気抵抗ラム。
【請求項31】
前記多重データ検出回路は、前記第1及び第2のMRAMセルグループに流れる電流を電圧に変換した後、前記MTJの磁気分極方向の差による多重データを生成する電流−電圧変換部、前記電流−電圧変換部から生成された前記多重データと互いに異なる値を有する基準電圧を利用し、複数のデータを生成して増幅するセンスアンプ、及び前記センスアンプから生成された前記複数のデータをインコーディングし、所定個数のデータを生成するデータインコーダを備えていることを特徴とする請求項25に記載の磁気抵抗ラム。
【請求項32】
前記電流−電圧変換部は、前記第1及び第2のMRAMセルグループに流れる電流を電圧に変換した後、前記MTJの磁気分極方向の差による4つの多重データを生成することを特徴とする請求項31に記載の磁気抵抗ラム。
【請求項33】
前記センスアンプは、前記電流−電圧変換部から生成された前記多重データと前記互いに異なる値を有する基準電圧を利用し、3ビットデータを生成して増幅することを特徴とする請求項31に記載の磁気抵抗ラム。
【請求項34】
前記データインコーダは、前記3ビットデータをインコーディングし、最終の2ビットのデータに生成することを特徴とする請求項33に記載の磁気抵抗ラム。
【請求項35】
前記データインコーダは、前記3ビットデータのうち第1及び第2のデータを論理和し、前記最終の2ビットデータのうち1つを生成する論理素子、及び前記3ビットデータを論理和し、前記最終の2ビットデータのうち他の1つを生成する論理回路で構成されていることを特徴とする請求項33に記載の磁気抵抗ラム。
【請求項36】
前記電流−電圧変換部は、前記第1及び第2のMRAMセルグループに流れる電流を電圧に変換した後、前記MTJの磁気分極方向の差による8つの多重データを生成することを特徴とする請求項31に記載の磁気抵抗ラム。
【請求項37】
前記センスアンプは、前記電流−電圧変換部から出力された前記多重データと前記互いに異なる値を有する基準電圧を利用し、7ビットデータを生成して増幅することを特徴とする請求項31に記載の磁気抵抗ラム。
【請求項38】
前記データインコーダは、前記7ビットデータをインコーディングし、最終の3ビットのデータに生成する第1〜第3の論理回路で構成されていることを特徴とする請求項37に記載の磁気抵抗ラム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【公開番号】特開2009−110660(P2009−110660A)
【公開日】平成21年5月21日(2009.5.21)
【国際特許分類】
【出願番号】特願2009−32117(P2009−32117)
【出願日】平成21年2月16日(2009.2.16)
【分割の表示】特願2002−352530(P2002−352530)の分割
【原出願日】平成14年12月4日(2002.12.4)
【出願人】(591024111)株式会社ハイニックスセミコンダクター (1,189)
【氏名又は名称原語表記】HYNIX SEMICONDUCTOR INC.
【住所又は居所原語表記】San 136−1,Ami−Ri,Bubal−Eup,Ichon−Shi,Kyoungki−Do,Korea
【Fターム(参考)】
【公開日】平成21年5月21日(2009.5.21)
【国際特許分類】
【出願日】平成21年2月16日(2009.2.16)
【分割の表示】特願2002−352530(P2002−352530)の分割
【原出願日】平成14年12月4日(2002.12.4)
【出願人】(591024111)株式会社ハイニックスセミコンダクター (1,189)
【氏名又は名称原語表記】HYNIX SEMICONDUCTOR INC.
【住所又は居所原語表記】San 136−1,Ami−Ri,Bubal−Eup,Ichon−Shi,Kyoungki−Do,Korea
【Fターム(参考)】
[ Back to top ]