【課題】 本発明の実施形態によれば、単方向電流で書き込みが可能であり、微細化が可能な磁気メモリ素子、磁気メモリ装置、スピントランジスタ、及び集積回路を提供することができる。
【解決手段】 磁気メモリ素子は、磁化が可変の第１の強磁性層と、第１のバンド及び第２のバンドを有する第２の強磁性層と、前記第１の強磁性層と前記第２の強磁性層との間に設けられた非磁性層と、を備える。 （もっと読む）

【課題】Ｉ_Ｄ^Ｐ／Ｉ_Ｄ^ＡＰ比を高めることのできるスピントランジスタおよびメモリを提供する。
【解決手段】本実施形態によるスピントランジスタは、基板上に形成されたソース／ドレインの一方となる第１磁性層と、前記第１磁性層上に設けられチャネルとなる絶縁膜と、前記絶縁膜上に設けられ前記ソース／ドレインの他方となる第２磁性層と、前記絶縁膜の側面に設けられたゲート電極と、前記ゲート電極と前記絶縁膜の前記側面との間に設けられたゲート絶縁膜と、備えている。 （もっと読む）

【課題】ソース及びドレインにハーフメタルを用いたトランジスタを提供する。
【解決手段】一方のスピンに対し金属的スピンバンド構造を、他方のスピンに対し半導体的スピンバンド構造をとるハーフメタルからなり、スピン偏極した伝導キャリアを注入する強磁性ソースと、注入されたスピン偏極した伝導キャリアを受けるハーフメタルからなる強磁性ドレインと、強磁性ソースと強磁性ドレインとの間に設けられた半導体層と、強磁性ソースと半導体層との間及び強磁性ドレインと半導体層との間に設けられた金属層と、半導体層に対して形成されるゲート電極と、ソース及びドレインに対して形成された非磁性コンタクトと、を有し、金属層は、半導体層との界面において、ショットキー接合を形成し、非磁性コンタクトのフェルミエネルギーは、それぞれ強磁性ソース及び強磁性ドレインの半導体的スピンバンドのバンドギャップ中を横切るトランジスタ。 （もっと読む）

【課題】半導体層と強磁性金属層との間のショットキー障壁による接触抵抗を低減し、かつ高効率のスピン注入を実現するための界面抵抗の最適化を可能とすること。
【解決手段】半導体層１０と、前記半導体層にスピン偏極した電子を注入、または前記半導体層からスピン偏極した電子を受ける強磁性金属層１２と、前記半導体層と前記強磁性金属層との間に設けられ、前記強磁性金属層より小さな仕事関数を有する金属膜１６と、前記金属膜と前記半導体層との間に設けられた絶縁膜１４と、を具備する半導体装置。 （もっと読む）

【課題】磁気記録素子のＭＲ比の向上を図る。
【解決手段】実施形態に係わる磁気記録素子は、磁化が可変で磁化容易軸方向が膜面に垂直となる方向の磁気記録層１１と、磁化が膜面に垂直となる方向に固定される磁気固着層１２と、磁気記録層１１と磁気固着層１２との間の非磁性バリア層１３と、磁気記録層１１と非磁性バリア層１３との間の挿入層１４とを備える。挿入層１４は、軟磁性材料、ホイスラー合金、ハーフメタル酸化物、及び、ハーフメタル窒化物のうちの１つを含む。 （もっと読む）

【課題】チャネルとなるナノワイアの周囲をゲート電極が取り巻いて形成されているＦＥＴが、より容易に高い精度で製造できるようにする。
【解決手段】被覆ナノワイア１０３を配置した基板１２１のゲート電極形成領域の上に、被覆ナノワイア１０３に交差して下部ゲート電極１２２に重なる上部ゲート電極１２４を形成する。上部ゲート電極１２４の形成は、公知のリソグラフィー技術とリフトオフとにより行えばよい。例えば、被覆ナノワイア１０３が下部ゲート電極１２２と交差して配置されている基板１２１の上に、電子ビーム露光により電極形成部に開口を備えるレジストパターンを形成し、この上に、電極材料を堆積する。この後、先に形成してあるレジストパターンを除去すれば、上部ゲート電極１２４が形成できる。 （もっと読む）

【課題】高速、不揮発性、低消費電力のメモリ回路を提供する。
【解決手段】一方のソース／ドレインがノード４０に接続された第１導電型スピンＭＯＳＦＥＴ１０と、一方のソース／ドレインがノード４０に接続された第１導電型スピンＭＯＳＦＥＴもしくは第１導電型のＭＯＳＦＥＴ１２と、ノード４０にゲート電極が接続され一方のソース／ドレイン電極が出力端子３７に接続されたｐチャネルスピンＭＯＳＦＥＴもしくはｐチャネルのＭＯＳＦＥＴ１４と、ノード４０にゲート電極が接続され、一方のソース／ドレイン電極が出力端子３７に接続されたｎチャネルスピンＭＯＳＦＥＴもしくはｎチャネルのＭＯＳＦＥＴ１６と、出力端子３７と、を備え、第３トランジスタ１４と第４トランジスタ１６はインバータ回路を構成し、第３トランジスタ１４および第４トランジスタ１６の少なくとも一方がスピンＭＯＳＦＥＴであり、出力端子３７からインバータ回路が出力される。 （もっと読む）

【課題】 分極率を向上可能なスピン素子、及びこれを用いた磁気センサ及びスピンＦＥＴを提供する。
【解決手段】
このスピン素子は、単結晶のＳｉからなる半導体層３と、半導体層３の表面上に形成された第１トンネル絶縁層Ｔ１と、第１トンネル絶縁層Ｔ１上に形成された第１強磁性金属層１とを備えている。半導体層３と第１トンネル絶縁層Ｔ１との間の界面におけるダングリングボンドの面密度が３×１０^１４／ｃｍ^２以下である。この際の分極率は、著しく向上させることができる。 （もっと読む）

【課題】 低消費電力で、高速に動作可能な連想メモリを提供する。
【解決手段】 本発明の実施形態によれば、記憶データに応じて第１の磁化状態に設定される第１のスピンＭＯＳＦＥＴと前記記憶データに応じて第２の磁化状態に設定される第２のスピンＭＯＳＦＥＴとが並列に接続されたスピンＭＯＳＦＥＴ対と、検索データに応じて、前記第１のスピンＭＯＳＦＥＴおよび第２のスピンＭＯＳＦＥＴのいずれか一方が導通するようゲート電圧を印加する第１の配線と、前記スピンＭＯＳＦＥＴ対に対して電流を印加する第２の配線とを有する。 （もっと読む）

【課題】磁化の相対角度で出力電流が制御可能で、かつ、ゲート層に電圧を印加することでも出力電流が制御可能なスピントランジスタを提供する。また、このスピントランジスタを集積化した磁気メモリや不揮発性論理回路などの磁気デバイスを提供する。
【解決手段】ソース層１４、ゲート層１３およびドレイン層１５が、ハーフメタルホイスラー合金から成る。ソース層１４とゲート層１３との間に介在する第１の絶縁層１６、および、ゲート層１３とドレイン層１５との間に介在する第２の絶縁層１７が、酸化マグネシウム（ＭｇＯ）から成る。ゲート層１３を含み、ゲート層１３に静電容量を介してゲート電圧を印加可能なゲート構造が、クロム／酸化マグネシウム／ハーフメタルホイスラー合金から成る。 （もっと読む）

【課題】動作速度の速いルックアップテーブル回路およびフィールドプログラマブルゲートアレイを提供する。
【解決手段】ルックアップテーブル回路１は、入力信号に基づいて複数の抵抗変化型素子の中から一つの抵抗変化型素子を選択する抵抗変化回路２と、抵抗変化回路２の最大抵抗値と最小抵抗値との間の抵抗値を有する参照回路４と、抵抗変化回路２の他端にソースが接続された第１のｎチャネルＭＯＳＦＥＴ６と、参照回路の他端にソースが接続された第２のｎチャネルＭＯＳＦＥＴ８と、第１のｎチャネルＭＯＳＦＥＴ６のドレインを通して抵抗変化回路２に電流を供給する第１の電流供給回路１０と、第２のｎチャネルＭＯＳＦＥＴ８のドレインを通して参照回路４に電流を供給する第２の電流供給回路１２と、第１のｎチャネルＭＯＳＦＥＴ６のドレイン電位と第２のｎチャネルＭＯＳＦＥＴ８のドレイン電位を比較する比較器１４と、を備える。 （もっと読む）

【課題】スピントランジスタを用いた論理演算を可能とする集積回路を提供する。
【解決手段】実施形態の集積回路１は、磁化方向が互いに同じ方向となるＶ_ｌｏｗノード２２と出力ノード２３を有する第１のスピントランジスタ２と、磁化方向が互いに相反する方向となるＶ_ｈｉｇｈノード３２と出力ノード３３を有する第２のスピントランジスタ３と、を直列に接続した回路を含む。 （もっと読む）

【課題】スピントランジスタを用いた論理演算を可能とする集積回路を提供する。
【解決手段】実施形態の集積回路１は、第１のチャネル長Ｌ_１を有する第１のスピントランジスタ２と、第１のチャネル長Ｌ_１とは異なる第２のチャネル長Ｌ_２を有する第２のスピントランジスタ３と、を直列に接続した回路を含む。 （もっと読む）

【課題】強磁性体をＣＮＴに十分に内包させる。
【解決手段】炭素の供給源である液体又は気体のアルコール５中で基板７の表面に配置された陰極の電極１１により前記基板７との間に強磁性体の金属板１５を挟み、前記金属板１５が備える尖端部１９を前記陰極に対し間隔を置いて前記基板上に配置された陽極に指向させ、前記電極９，１１間で前記基板７を介して通電すると共に前記金属板１５の尖端部１９に可視光又は紫外光を照射し、棒状の磁性体金属２５を内包したＣＮＴ２７を析出させることを特徴とする。 （もっと読む）

【課題】大気に曝した半導体層の表面上にトンネル絶縁膜を形成した場合であっても、半導体層にスピン偏極率の大きなキャリアを注入できるトンネル接合素子を提供すること。
【解決手段】半導体層１０の表面を大気に曝す工程と、前記半導体層１０の前記表面を還元性ガスに曝す工程と、前記表面を還元性ガスに曝す工程の後前記半導体層１０の前記表面を大気に曝すことなく、前記半導体層１０の前記表面上にトンネル絶縁膜１２を形成する工程と、前記トンネル絶縁膜１２上に強磁性体層１４を形成する工程と、を含むトンネル接合素子の製造方法。 （もっと読む）

【課題】スピン偏極装置と他の素子の電気的な接続が、より容易に行えるようにする。
【解決手段】第１オーミック電極１０７の側の電界印加電極１０６の側面１０６ａと同一平面上で第２半導体層１０４に形成された第１側面１０４ａと、第２オーミック電極１０８の側の電界印加電極１０６の側面１０６ｂと同一平面上で第２半導体層１０４に形成された第２側面１０４ｂと、第１オーミック電極１０７の側の電界印加電極１０６の側面１０６ａと同一平面上で第３半導体層１０５に形成された第３側面１０５ａと、第２オーミック電極１０８の側の電界印加電極１０６の側面１０６ｂと同一平面上で第３半導体層１０５に形成された第４側面１０５ｂとを備える。 （もっと読む）

【課題】スピン偏極装置と他の素子の電気的な接続が、より容易に行えるようにする
【解決手段】第３半導体層１０５の上に形成されて第２半導体層１０４に電界を印加する電界印加電極１０６と、基板１０１の平面方向に電界印加電極１０６を挟んで配置されて第２半導体層１０４に接続する第１オーミック電極１０７および第２オーミック電極１０８とを備える。また、第１オーミック電極１０７は、電界印加電極１０６との間の第２半導体層１０４に電界印加電極１０６による電界が印加されない領域が形成される範囲に電界印加電極１０６と離間して形成されている。また、第２半導体層１０４には、電界が印加されると、第２半導体層１０４の層厚方向の中央部に両脇より伝導帯端のポテンシャルが高い領域が形成される構成となっている。 （もっと読む）

【課題】消費電力を抑制し、占有面積の増大を抑制したスピントランジスタ及び集積回路を提供する。
【解決手段】実施形態のスピントランジスタは、第１の入力端子を有し、第１の入力端子から入力される第１の信号により第１の磁化方向に偏極する第１の磁性体領域と、第２の入力端子を有し、第２の入力端子から入力される第１の信号とは異なる第２の信号により第１の磁化方向とは逆向きの第２の磁化方向に偏極する第２の磁性体領域と、第３の入力端子と、第１の出力端子とを有し、第３の入力端子から入力される第３の信号により第１の磁化方向に偏極して第１の磁性体領域から供給される第１の信号を第１の出力端子から出力し、第３の入力端子から入力される第３の信号とは異なる第４の信号により第２の磁化方向に偏極して第２の磁性体領域から供給される第２の信号を第１の出力端子から出力する第３の磁性体領域と、を備える。 （もっと読む）

【課題】スピンＭＯＳＦＥＴのソース／ドレイン領域におけるＭＴＪの強磁性体に垂直磁化膜を用いても、隣接トランジスタへの漏れ磁界による影響を抑制し、シフト調整を可能にし、チャネル領域中のスピン緩和を抑制するスピンＭＯＳＦＥＴを提供する。
【解決手段】下地層６５の上に設けられた磁化の向きが膜面に垂直でかつ不変な第１強磁性層７２と、第１強磁性層７２上に設けられたチャネルとなる半導体層７４と、半導体層７４上に設けられた、磁化の向きが膜面に垂直でかつ可変な第２強磁性層７８と、第２強磁性層７８上に設けられたトンネルバリア８０と、トンネルバリア８０上に設けられた、磁化の向きが膜面に垂直かつ不変で第１強磁性層７２の磁化の向きと反平行な磁化の向きを有する第３強磁性層８２と、半導体層７４の側面に設けられたゲート絶縁膜９０ａと、半導体層７４と反対側に位置するように設けられたゲート電極７６と、を備えている。 （もっと読む）

【課題】単方向電流で書き込みをすることを可能にするとともに回路面積が増大するのを防止することを可能にする。
【解決手段】第１強磁性層２１、第１非磁性層２３、第２強磁性層２５、第２非磁性層２７、および第３強磁性層２９がこの順序または逆の順序で積層された積層構造を有し第３強磁性層と第２強磁性層とが第２非磁性層を介して反強磁性的な交換結合をする強磁性積層膜２０を含むメモリセル１０を備え、第１強磁性層から第３強磁性層に向かう単一方向の電流を強磁性積層膜に流して、電流の大きさに応じて第１強磁性層に異なる磁化状態の書き込みを行うとともに第１強磁性層からの読み出しを行なう。 （もっと読む）