半導体装置およびその製造方法
【課題】生産コストを抑えながら高いスループットが得られる半導体装置の製造方法と半導体装置とを提供する。
【解決手段】ヨークカバーとなる積層膜として、バリアメタル層、磁性体層およびバリアメタル層が順次形成される。次に、積層膜ＭＬに、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスによる反応性イオンエッチング処理、一酸化炭素（ＣＯ）、アンモニア（ＮＨ3）ガスおよびアルゴン（Ａｒ）ガスの混合ガスによる反応性イオンエッチング処理、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスによる反応性イオンエッチング処理を施すことにより、ヨークカバーＹＣが形成される。
【解決手段】ヨークカバーとなる積層膜として、バリアメタル層、磁性体層およびバリアメタル層が順次形成される。次に、積層膜ＭＬに、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスによる反応性イオンエッチング処理、一酸化炭素（ＣＯ）、アンモニア（ＮＨ3）ガスおよびアルゴン（Ａｒ）ガスの混合ガスによる反応性イオンエッチング処理、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスによる反応性イオンエッチング処理を施すことにより、ヨークカバーＹＣが形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特に、磁気抵抗素子を備えた半導体装置と、その製造方法とに関するものである。
【背景技術】
【０００２】
半導体装置の一種に、ＭＴＪ（Magnetic Tunnel Junction）と称される磁気抵抗素子を適用したＭＲＡＭ（Magnetic Random Access Memory）がある。ＭＲＡＭでは、磁気抵抗素子は、一方向に延在するディジット線と、これと略直交する方向に延在するビット線とが交差する部分に配置される態様で、アレイ状に形成されている。個々の磁気抵抗素子には、トンネル絶縁膜を間に介在させて２つの磁性層が積層されている。
【０００３】
近年、ＭＲＡＭでは、消費電力を低減し、かつ、磁気抵抗素子に効率よく磁場を集中させるために、ディジット線およびビット線の構造として、クラッド層を含む配線構造が採用されている。クラッド層は、磁場を遮蔽する機能を有している。このため、磁気抵抗素子の下方に位置するディジット線では、クラッド層は、磁気抵抗素子の直下に位置するディジット線の部分の上面を除いて、ディジット線の側面と下面とを覆うように形成される。一方、磁気抵抗素子の上方に位置するビット線では、クラッド層は、磁気抵抗素子の直上に位置するビット線の部分の下面を除いて、ビット線の側面と上面とを覆うように形成される。
【０００４】
ビット線を覆うクラッド層のうち、ビット線の上面を覆うクラッド層の形成方法として、たとえば、特許文献１では、ビット線を覆う層間絶縁膜にダマシン法によって形成する方法が提案されている。すなわち、まず、ビット線に沿って層間絶縁膜に形成された溝の底面と側面を覆うように、クラッド層となる層が形成される。次に、溝を充填するように、そのクラッド層となる層の上に他の層間絶縁膜が形成される。次に、他の層間絶縁膜および層間絶縁膜に化学的機械研磨処理を施すことにより、クラッド層となる層のうち、他の層間絶縁膜の上面上の位置する部分と溝の側面上に位置する部分とが除去される。こうして、研磨されずに残された、溝の底面上に位置するクラッド層の部分が、ビット線の上面を覆う蓋状のクラッド層として形成されることになる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００６−５１１９５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の半導体装置では、次のような問題点があった。上述したように、ビット線の上面を覆うクラッド層はダマシン法によって形成されるため、スループットを上げにくく、また、生産コストを下げにくいという問題があった。さらに、ウェハ面内において研磨量にばらつきが生じ、この研磨量のばらつきが半導体装置の特性や歩留まりに悪影響を与えるという問題があった。
【０００７】
本発明は上記問題点を解決するためになされたものであり、一つの目的は、生産コストを抑えながら高いスループットが得られる半導体装置の製造方法を提供することであり、他の目的は、そのような製造方法によって製造される半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一実施態様に係る半導体装置の製造方法は以下の工程を備えている。半導体基板の主表面の上方に磁気抵抗素子を形成する。磁気抵抗素子の直上に距離を隔てて、所定の方向に延在するビット線を形成する。ビット線を覆うように所定の積層膜を形成する。積層膜に加工を施すことにより、ビット線を流れる電流によって生じる磁場を遮蔽するヨークカバーを形成する。積層膜を形成する工程は、以下の工程を備えている。ビット線を覆うように第１接着層を形成する。第１接着層の表面に接触するように、磁場を遮蔽する磁性体層を形成する。磁性体層の表面に接触するように第２接着層を形成する。ヨークカバーを形成する工程は、以下の工程を備えている。ビット線の直上に位置する領域を覆うように、レジストマスクを形成する。レジストマスクをエッチングマスクとして、ハロゲン系ガスによる反応性イオンエッチング処理を施すことにより、第２接着層をパターニングする（第１工程）。パターニングされた第２接着層をエッチングマスクとして、アンモニアおよびアルゴン系ガスによる反応性イオンエッチング処理を施す（第２工程）。パターニングされた第２接着層をエッチングマスクとし、元素として炭素を含んだガスによる反応性イオンエッチング処理を施す（第３工程）。
【０００９】
本発明の一実施態様に係る他の半導体装置の製造方法は以下の工程を備えている。半導体基板の主表面の上方に磁気抵抗素子を形成する。磁気抵抗素子の直上に距離を隔てて、所定の方向に延在するビット線を形成する。ビット線の上面に接触するように、ビット線の配線材料が拡散するのを防止する拡散防止膜を形成する。拡散防止膜の表面に接触するように所定の積層膜を形成する。積層膜に加工を施すことにより、ビット線を流れる電流によって生じる磁場を遮蔽するヨークカバーを形成する。拡散防止膜を形成する工程と積層膜を形成する工程との間に、拡散防止膜に金属材料を導入することにより、拡散防止膜の表面から所定の深さにわたり金属材料を含むミキシング層を形成する。積層膜を形成する工程は、以下の工程を備えている。拡散防止膜の表面に接触するように、磁場を遮蔽する磁性体層を形成する。磁性体層の表面に接触するように接着層を形成する。ヨークカバーを形成する工程は、以下の工程を備えている。接着層の表面上における、ビット線の直上に位置する領域を覆うように、レジストマスクを形成する。レジストマスクをエッチングマスクとして、ハロゲン系ガスによる反応性イオンエッチング処理を施すことにより、接着層をパターニングする（第１工程）。パターニングされた接着層をエッチングマスクとして、アンモニアおよびアルゴン系ガスによる反応性イオンエッチング処理を施す（第２工程）。パターニングされた接着層をエッチングマスクとし、元素として炭素を含んだガスによる反応性イオンエッチング処理を施す（第３工程）。
【００１０】
本発明の一実施態様に係る半導体装置は、磁気抵抗素子とビット線とヨークカバーとを備えている。磁気抵抗素子は、半導体基板の主表面の上方に形成されている。ビット線は、磁気抵抗素子の直上に距離を隔てられ、所定の方向に延在するように形成されている。ヨークカバーは、ビット線の上面を覆うように形成され、ビット線に流れる電流によって生じる磁場を遮蔽する。そのヨークカバーは、積層端面が順テーパ状の所定の積層膜を備えている。所定の積層膜は、磁性体層と、その磁性体層の上面に接触するように形成された上層接着層とを含んでいる。
【発明の効果】
【００１１】
本発明の一実施態様に係る半導体装置の製造方法および他の半導体装置の製造方法のそれぞれによれば、ビット線を覆うヨークカバーを、所定の積層膜に反応性イオンエッチング処理を施すことによって形成することで、スループットを上げて生産コストを抑えることができる。
【００１２】
本発明の一実施態様に係る半導体装置によれば、ビット線を覆うヨークカバーを、所定の積層膜に反応性イオンエッチング処理を施すことによって形成することで、ヨークカバーの積層端面が順テーパ状になる。これにより、ヨークカバをパターニングするレジストマスクを形成する際の露光マージンを下げることなく、ビット線とヨークカバーとのオーバラップマージンが上がり、磁場の漏れを抑制して磁場を閉じ込めておくことができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の各実施の形態に係る半導体装置のメモリセルにおける磁気抵抗素子、ディジット線およびビット線の配置関係を模式的に示す斜視図である。
【図２】各実施の形態において、メモリセルのレイアウトを示す平面図である。
【図３】本発明の実施の形態１に係る半導体装置におけるメモリセルを示す断面図であり、図２に示す断面線ＩＩＩａ−ＩＩＩａにおける断面図と、断面線ＩＩＩｂ−ＩＩＩｂにおける断面図である。
【図４】同実施の形態において、半導体装置における周辺回路を示す断面図である。
【図５】同実施の形態において、ビット線とその周辺の構造を示す部分拡大断面図である。
【図６】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。
【図８】同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。
【図９】同実施の形態において、図８に示す工程の後に行われる工程を示す断面図である。
【図１０】同実施の形態において、図９に示す工程の後に行われる工程を示す断面図である。
【図１１】同実施の形態において、図１０に示す工程の後に行われる工程を示す断面図である。
【図１２】同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。
【図１３】同実施の形態において、図１２に示す工程の後に行われる工程を示す断面図である。
【図１４】同実施の形態において、図１３に示す工程の後に行われる工程を示す断面図である。
【図１５】同実施の形態において、図１４に示す工程の後に行われる工程を示す断面図である。
【図１６】同実施の形態において、図１５に示す工程の後に行われる工程を示す断面図である。
【図１７】同実施の形態において、図１６に示す工程の後に行われる工程を示す断面図である。
【図１８】同実施の形態において、図１７に示す工程の後に行われる工程を示す断面図である。
【図１９】同実施の形態において、図１８に示す工程の後に行われる工程を示す断面図である。
【図２０】同実施の形態において、図１９に示す工程の後に行われる工程を示す断面図である。
【図２１】比較例に係る半導体装置の製造方法の一工程を示す断面図である。
【図２２】図２１に示す工程の後に行われる工程を示す断面図である。
【図２３】図２２に示す工程の後に行われる工程を示す断面図である。
【図２４】図２３に示す工程の後に行われる工程を示す断面図である。
【図２５】同実施の形態において、ヨークカバーの膜厚等を説明するための部分拡大断面図である。
【図２６】同実施の形態において、ヨークカバーの膜厚を説明するための、アライメント工程を示す部分拡大平面図である。
【図２７】同実施の形態において、ヨークカバーの膜厚を説明するための、図２６に示す断面線ＸＸＶＩＩ−ＸＸＶＩＩにおける断面図である。
【図２８】同実施の形態において、アライメントのずれ量と積層膜の膜厚との関係を示すグラフである。
【図２９】同実施の形態において、磁束密度と、ヨークカバーと配線上面との距離との関係を示すグラフである。
【図３０】比較例に係る半導体装置におけるビット線とその周辺の構造を示す部分拡大断面図である。
【図３１】同実施の形態において、ヨークカバーによる磁場の閉じ込め効果を説明するためのビット線とその周辺の構造を示す部分拡大断面図である。
【図３２】本発明の実施の形態２に係る半導体装置におけるメモリセルを示す断面図である。
【図３３】同実施の形態において、ビット線とその周辺の構造を示す部分拡大断面図である。
【図３４】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図３５】同実施の形態において、図３４に示す工程の後に行われる工程に使用されるスパッタチャンバーの構造を示す断面図である。
【図３６】同実施の形態において、図３５に示すスパッタチャンバーによる処理が施された後のシリコン窒化膜の状態を示す断面図である。
【図３７】同実施の形態において、図３６に示す工程の後に行われる工程を示す断面図である。
【図３８】同実施の形態において、図３７に示す工程の後に行われる工程を示す断面図である。
【図３９】同実施の形態において、図３８に示す工程の後に行われる工程を示す断面図である。
【図４０】同実施の形態において、図３９に示す工程の後に行われる工程を示す断面図である。
【図４１】同実施の形態において、図４０に示す工程の後に行われる工程を示す断面図である。
【図４２】同実施の形態において、ＸＲＲ解析結果を示す図である。
【図４３】同実施の形態において、ミキシング層等を示す部分拡大断面図である。
【図４４】本発明の実施の形態３に係る半導体装置におけるメモリセルを示す断面図である。
【図４５】同実施の形態において、ビット線とその周辺の構造を示す部分拡大断面図である。
【図４６】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図４７】同実施の形態において、図４６に示す工程の後に行なわれる工程を示す断面図である。
【図４８】同実施の形態において、図４７に示す工程の後に行なわれる工程を示す断面図である。
【図４９】同実施の形態において、図４８に示す工程の後に行なわれる工程を示す断面図である。
【図５０】同実施の形態において、図４９に示す工程の後に行なわれる工程を示す断面図である。
【図５１】同実施の形態において、図５０に示す工程の後に行なわれる工程を示す断面図である。
【図５２】同実施の形態において、図５１に示す工程の後に行なわれる工程を示す断面図である。
【図５３】本発明の実施の形態４に係る半導体装置におけるメモリセルを示す断面図である。
【図５４】同実施の形態において、ビット線とその周辺の構造を示す部分拡大断面図である。
【図５５】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図５６】同実施の形態において、図５５に示す工程の後に行なわれる工程を示す断面図である。
【図５７】同実施の形態において、図５６に示す工程の後に行なわれる工程を示す断面図である。
【図５８】同実施の形態において、図５７に示す工程の後に行なわれる工程を示す断面図である。
【図５９】同実施の形態において、図５８に示す工程の後に行なわれる工程を示す断面図である。
【図６０】各実施の形態において、変形例に係る半導体装置におけるメモリセルを示す断面図である。
【発明を実施するための形態】
【００１４】
はじめに、半導体装置としてのＭＲＡＭの全体構成について説明する。図１に示すように、ＭＲＡＭにおける磁気抵抗素子Ｍは、一方向に延在するディジット線ＤＬと、これと略直交する方向に延在するビット線ＢＬとが交差する部分に配置される態様で、アレイ状に形成されている。
【００１５】
図２および図３に示すように、メモリセル領域ＲＭでは、個々の磁気抵抗素子Ｍの一端側は、トップヴィア１２を介してビット線ＢＬに電気的に接続されている。一方、磁気抵抗素子Ｍの他端側は、タンタル膜８および読み出し用配線３等を介して素子選択用トランジスタＴＭのドレイン領域に電気的に接続されている。読み出し用配線３は、銅膜３ｂにバリアメタル３ａを被覆した配線構造とされる。また、個々の磁気抵抗素子Ｍはシリコン窒化膜１０によって覆われている。なお、図３では、図２に示す断面線のうち、断面線ＩＩＩａ−ＩＩＩａに沿った断面構造が、紙面に向かって左側に示され、断面線ＩＩＩｂ−ＩＩＩｂに沿った断面構造が、紙面に向かって右側に示されている。
【００１６】
図４に示すように、周辺回路領域ＲＰでは、メモリセル（磁気抵抗素子）の動作等を制御するトランジスタＴＰ等の半導体素子と、半導体素子を互いに電気的に接続する配線やヴィアが形成されている。なお、この周辺回路領域については、各実施の形態では説明を繰り返さない。
【００１７】
個々の磁気抵抗素子Ｍには、トンネル絶縁膜を間に介在させて２つの磁性層が積層されている。この２つの磁性層における磁化の向きを同じ向きにするか、互いに逆向きにするかによって磁気抵抗素子Ｍの抵抗値が変化する。磁気抵抗素子Ｍの磁化の向きは、ビット線ＢＬとディジット線ＤＬに所定の電流を流すことにより生じる磁場によって変えられる。ＭＲＡＭでは、この抵抗値の違いが「０」または「１」に対応する情報として利用されることになる。
【００１８】
ディジット線ＤＬは、配線本体となる銅膜４ｂに、磁場を遮蔽する機能を有するクラッド層４ａを被覆した配線構造とされる。磁気抵抗素子Ｍの下方に、シリコン窒化膜５およびシリコン酸化膜６を介在させて位置するディジット線ＤＬでは、クラッド層４ａは、上方に位置する磁気抵抗素子Ｍ以外の領域へ磁気が及ぶのを阻止するように、銅膜４ｂの底面と側壁を覆うように形成されている。
【００１９】
一方、ビット線ＢＬは、銅膜２０ａに、磁場を遮蔽する機能を有するクラッド層１８ａ等を被覆した配線構造とされる。磁気抵抗素子Ｍの上方に位置するビット線ＢＬでは、下方に位置する磁気抵抗素子Ｍ以外の領域へ磁気が及ぶのを阻止するように、クラッド層１８ａは銅膜２０ａの側面を覆うように形成されている。さらに、本半導体装置では、ビット線ＢＬの上面を覆うように、ヨークカバーＹＣが形成されている。各実施の形態では、このヨークカバーＹＣの構造とその製造方法について具体的に説明する。
【００２０】
実施の形態１
ここでは、第１接着層としてのバリアメタル層、磁性体層およびバ第２接着層としてのバリアメタル層の３層からなるヨークカバーを備えたＭＲＡＭについて説明する。
【００２１】
図５に示すように、ビット線ＢＬはシリコン酸化膜１４に形成された配線溝１４ａ内に形成されている。銅膜２０ａの側面には、バリアメタル層１７ａとバリアメタル層１９ａとの間に挟み込まれる態様でクラッド層１８ａが形成されている。その銅膜２０ａの銅が拡散するのを防止する拡散防止膜としてのシリコン窒化膜２２が、ビット線ＢＬの上面に接触するように形成されている。
【００２２】
ヨークカバーＹＣは、シリコン窒化膜２２の上面に接触する態様でビット線ＢＬの上面を覆うように形成されている。ヨークカバーＹＣは、たとえば、タンタル（Ｔａ）等の下層の接着層としてのバリアメタル層２３ａ、ニッケル鉄（ＮｉＦｅ）の磁性体層２４ａおよびタンタル（Ｔａ）等の上層の接着層としてのバリアメタル層２５ａの積層膜から形成されている。そのヨークカバーＹＣの表面に接触するように、キャップ層としてのシリコン窒化膜２８が形成されている。
【００２３】
本半導体装置では、ヨークカバーＹＣを、積層膜に反応性イオンエッチング処理を施すことによって形成することで、化学的機械研磨処理（ＣＭＰ：Chemical Mechanical Polishing）を施すことによって形成する場合と比較して、スループットを上げて生産コストを抑えることができる。また、反応性イオンエッチングによりヨークカバーＹＣを形成することで、ヨークカバーＹＣをなす積層膜の積層端面は順テーパ状になる。これらについては、後で詳しく説明する。
【００２４】
次に、ヨークカバーＹＣに下層の接着層としてのバリアメタル層２３ａと上層の接着層としてのバリアメタル層２５ａとが必要とされる理由について説明する。シリコン窒化膜２８は、ヨークカバーＹＣの磁性体層２４ａから金属が拡散するのを防止するとともに、磁性体層２４ａが酸化するのを防止するために必要とされる。
【００２５】
一般的に、磁性体層と絶縁膜との接着性は極めて悪いとされる。このため、バリアメタル層２５ａがなく、磁性体層２４ａにシリコン窒化膜２８が直接形成されている場合には、磁性体層２４ａとシリコン窒化膜２８との界面において剥がれが生じやすくなる。そこで、シリコン窒化膜２８が剥がれるのを防止するために、磁性体層２４ａとシリコン窒化膜２８との間に上層の接着層としてのバリアメタル層２５ａが必要とされる。
【００２６】
このバリアメタル層２５ａには、シリコン窒化膜２８と磁性体層２４ａとの双方に対して接着性が良好であることが求められる。このような接着性を有する層としては、通常、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）等の高融点金属層（膜）が適しているが、上記接着性を有する層（膜）であれば、高融点金属層に限られない。なお、タンタル（Ｔａ）等の高融点金属層（膜）は、スパッタ法によって形成される。
【００２７】
ところが、高融点金属層（膜）は、酸化されると体積が変動し、膜応力が変動することが知られている。たとえば、フォトレジストを除去する際のアッシングによって上層のバリアメタル層が酸化雰囲気に晒されると、そのバリアメタル層が酸化されて膜応力が変動してしまう。このとき、磁性体層２４ａがシリコン窒化膜２２の表面に直接形成されていると、磁性体層と絶縁膜（シリコン窒化膜）とは接着性が悪いうえに、バリアメタル層の膜応力の変動によって、ヨークカバーが剥がれてしまうことがある。そこで、ヨークカバーＹＣが剥がれるのを防止するために、磁性体層２４ａとシリコン窒化膜２２との間に下層の接着層としてのバリアメタル層２３ａが必要とされる。
【００２８】
本半導体装置では、ヨークカバーＹＣは、所定のレジストマスクをエッチングマスクとして、積層膜に反応性イオンエッチング処理を施すことによって形成される。このレジストマスクを形成する際には、ビット線ＢＬに対する位置合わせ（アライメント）を行う必要がある。
【００２９】
ヨークカバーＹＣとなる積層膜は金属を含む膜であるため、後述するように、積層膜の膜厚が５０ｎｍを越えると、光が透過せずアライメントを行うことができなくなる。このため、積層膜は、各層の厚さの和（積層膜の膜厚）が５０ｎｍ以下となるように形成するのが好ましい。
【００３０】
一方、磁性体層によって磁場を閉じ込めるとともに、バリアメタル層とシリコン窒化膜との接着性を確保しつつ、バリアメタル層にエッチングマスクとしての機能を確保するために、積層膜は、薄くても１０ｎｍ以上になるように形成することが好ましい。
【００３１】
また、後述するように、ビット線ＢＬとヨークカバーＹＣとの間に介在するシリコン窒化膜２２については、磁場を閉じ込めて磁気抵抗素子Ｍに磁場を集中的に作用させるために、約１５０ｎｍ以下になるように形成することが好ましい。
【００３２】
次に、上述したＭＲＡＭの製造方法について説明する。まず、半導体基板１の表面上に、選択用トランジスタＴＭ、配線およびヴィア等（図３参照）が形成された後、図６に示すように、シリコン酸化膜２が形成される。そのシリコン酸化膜２における所定の領域に配線溝２ａ，２ｂが形成される。配線溝２ａ内には、クラッド層３ａと銅膜３ｂからなる読み出し用配線３が形成される。配線溝２ｂ内には、クラッド層４ａと銅膜４ｂからなるディジット線ＤＬが形成される。
【００３３】
次に、ディジット線ＤＬと読み出し用配線３を覆うように、シリコン酸化膜２上にシリコン窒化膜５およびシリコン酸化膜６が形成される。次に、シリコン酸化膜６およびシリコン窒化膜５を貫通して読み出し用配線４を露出する開口部７が形成される。その開口部７の底面および側壁を覆うように、シリコン酸化膜６上に、金属ストラップとなるタンタル（Ｔａ）膜（図示せず）が形成される。
【００３４】
次に、タンタル膜１２にピン層となる所定の膜（図示せず）が形成される。その所定の膜として、たとえば、プラチナ（Ｐｔ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、ボロン（Ｂ）を含む積層膜が形成される。次に、ピン層となる所定の膜上にトンネル絶縁膜（図示せず）が形成される。トンネル絶縁膜として、たとえば、酸化アルミニム（ＡｌＯｘ）膜、または、酸化マグネシウム（ＭｇＯ）膜等が形成される。
【００３５】
次に、トンネル絶縁膜上にフリー層となる所定の膜が形成される。その所定の膜として、たとえば、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）およびボロン（Ｂ）のうち、少なくとも２つの金属を含む合金膜が形成される。次に、フリー層となる所定の膜上にキャップ層となる所定の膜（図示せず）が形成される。キャップ層となる所定の膜として、たとえば、ルテニウム（Ｒｕ）膜が形成される。そのキャップ層となる所定の膜上にタンタル（Ｔａ）膜（図示せず）が形成される。
【００３６】
次に、タンタル（Ｔａ）膜上に、磁気抵抗素子をパターニングするためのレジストパターン（図示せず）が形成される。次に、そのレジストパターンをマスクとして、タンタル（Ｔａ）膜、キャップ層となる所定の膜、フリー層となる所定の膜、トンネル絶縁膜およびピン層となる所定の膜に所定の条件のもとでエッチングを施すことにより、図６に示すように、磁気抵抗素子Ｍが形成される。
【００３７】
次に、磁気抵抗素子Ｍを覆うように、ライナー膜としてシリコン窒化膜（図示せず）が形成される。次に、シリコン窒化膜上に、金属ストラップをパターニングするためのレジストパターン（図示せず）が形成される。次に、そのレジストパターンをマスクとして、シリコン窒化膜およびタンタル（Ｔａ）膜に所定の条件のもとでエッチングを施すことにより、図６に示すように、金属ストラップとしてのタンタル膜８およびライナー膜としてのシリコン窒化膜１０が形成される。
【００３８】
次に、磁気抵抗素子Ｍを覆うように、シリコン酸化膜１１が形成される。そのシリコン酸化膜１１に、磁気抵抗素子Ｍの表面を露出する開口部１１ａが形成され、その開口部１１ａ内にトップヴィア１２が形成される。次に、そのトップヴィア１１ａを覆うように、シリコン酸化膜１４が形成される。次に、図７に示すように、シリコン酸化膜１４に、ビット線を形成するための配線溝１４ａが形成される。次に、図８に示すように、スパッタ法により、配線溝１４ａの底面と側面を覆うように、たとえば、タンタル（Ｔａ）等のバリアメタル層１７が形成される。次に、スパッタ法により、バリアメタル層１７の上に、磁場を遮蔽するクラッド層として、たとえば、ニッケル鉄（ＮｉＦｅ）の磁性体層１８が形成される。
【００３９】
次に、磁性体層１８およびバリアメタル層１７に、エッチングあるいはスパッタエッチングを施すことにより、図９に示すように、配線溝１４ａの側面上に位置する磁性体層１８およびバリアメタル層１７のそれぞれの部分（磁性体層１８ａ、バリアメタル層１７ａ）を残して、配線溝１４ａの底面とシリコン酸化膜１４の上面上に位置する磁性体層１８およびバリアメタル層１７の部分が除去される。なお、このエッチングでは、配線溝１４ａの底に位置するバリアメタル層の部分が残されてもよいが、磁性体層１８の部分を確実に除去する必要がある。
【００４０】
次に、図１０に示すように、スパッタ法により、配線溝１４ａの底面等を覆うように、たとえば、タンタル（Ｔａ）等のバリアメタル層１９が形成される。次に、図１１に示すように、めっきにより、配線溝１４ａを充填するように銅膜２０が形成される。次に、図１２に示すように、化学的機械研磨処理を施して、シリコン酸化膜１４の上面上に位置するバリアメタル層１９および銅膜２０の部分を除去することにより、配線溝１４ａ内に残されたバリアメタル層１９および銅膜２０の部分（バリアメタル層１９ａ、銅膜２０ａ）が、ビット線ＢＬとして形成される。
【００４１】
次に、図１３に示すように、ビット線ＢＬの銅膜２０ａの銅の拡散を防止する配線材料拡散防止膜としてのシリコン窒化膜２２が、ビット線ＢＬの上面に接触するように形成される。次に、ヨークカバーとなる積層膜が順次形成される。まず、図１４に示すように、スパッタ法により、たとえば、タンタル（Ｔａ）等の膜厚約５ｎｍの下層接着層となるバリアメタル層２３が、シリコン窒化膜２２の表面に接触するように形成される。次に、図１５に示すように、スパッタ法により、磁場を遮蔽するニッケル鉄（ＮｉＦｅ）等の膜厚約１５ｎｍの磁性体層２４が、バリアメタル層２３の表面に接触するように形成される。次に、図１６に示すように、スパッタ法により、たとえば、タンタル（Ｔａ）等の膜厚約１５ｎｍの上層接着層となるバリアメタル層２５が、磁性体層２４の表面に接触するように形成される。こうして、ヨークカバーとなる積層膜ＭＬが形成される。
【００４２】
次に、積層膜ＭＬ（２３，２４，２５）をパターニングするための写真製版処理を施す。図１７に示すように、バリアメタル層２５の表面に、有機系の反射防止膜２６が形成される。次に、図１８に示すように、反射防止膜２６の表面上にフォトレジスト２７が塗布される。次に、フォトレジスト２７に写真製版処理を施すことにより、図１９に示すように、ヨークカバーをパターニングするためのレジストマスク２７ａが形成される。レジストマスク２７ａは、ビット線ＢＬに沿ってビット線ＢＬを覆うように形成される。
【００４３】
次に、積層膜ＭＬ（２３，２４，２５）をパターニングする。まず、レジストマスク２７ａをエッチングマスクとして、たとえば、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスの雰囲気のもとで、反射防止膜２６およびバリアメタル層２５に反応性イオンエッチング処理を施すことにより、バリアメタル層２５のマスク（図示せず）が形成される（ステップ１）。次に、レジストマスク２７ａを除去し、バリアメタル層２５のマスクをエッチングマスクとして、たとえば、一酸化炭素（ＣＯ）、アンモニア（ＮＨ3）ガスおよびアルゴン（Ａｒ）ガスの混合ガスの雰囲気のもとで、磁性体層２４に反応性イオンエッチング処理を施すことにより、磁性体層２４をパターニングする（ステップ２）。次に、バリアメタル層２５のマスクをエッチングマスクとして、たとえば、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスの雰囲気のもとで、バリアメタル層２３に反応性イオンエッチング処理を施すことにより、バリアメタル層２３をパターニングする（ステップ３）。
【００４４】
こうして、積層膜ＭＬ（２３，２４，２５）をパターニングすることにより、図２０に示すように、バリアメタル層２３ａ、磁性体層２４ａおよびバリアメタル層２５ａからなるヨークカバーＹＣが形成される。その後、ヨークカバーＹＣの表面に接触するようにシリコン窒化膜２８を形成することにより、図５に示すように、ＭＲＡＭの主要部分が形成される。
【００４５】
上述したＭＲＡＭの製造方法では、ヨークカバーＹＣを、磁性体層を含む所定の積層膜に反応性イオンエッチング処理を施すことによって形成することで、スループットを上げながら生産コストを抑えることができる。このことについて、比較例を交えて説明する。
【００４６】
図２１に示すように、ビット線ＣＢＬの上面に接触するように拡散防止膜としてのシリコン窒化膜１２２が形成された後、高密度プラズマ法（ＨＤＰ：High Density Plasma）により、シリコン酸化膜１３０が形成される。次に、図２２に示すように、そのシリコン酸化膜１３０に、ビット線ＣＢＬに沿ってシリコン窒化膜１１２の表面を露出する溝１３０ａが形成される。次に、図２３に示すように、溝１３０ａの底面および側面を覆うように、シリコン酸化膜１３０の表面上に、バリアメタル層１３２、磁性体層１３３およびバリアメタル層１３４が順次形成される。こうして、ヨークカバーとなる積層膜ＣＭＬが形成される。次に、溝１３０ａを充填するように、積層膜ＣＭＬの表面上に、高密度プラズマ法により、シリコン酸化膜１３５が形成される。
【００４７】
次に、化学的機械研磨処理を施すことにより、溝１３０ａ内の底面と、底面近傍の側面に位置する積層膜ＣＭＬの部分（１３２ａ、１３３ａ、１３４ａ）を残して、他の積層膜ＣＭＬの部分およびシリコン酸化膜１３５の部分が除去される（図２４参照）。こうして、図２４に示すように、ヨークカバーＣＹＣが形成される。
【００４８】
比較例に係る半導体装置では、ヨークカバーＣＹＣを形成するために、高密度プラズマ法によってシリコン酸化膜（シリコン酸化膜１３０，１３５）を形成する工程が２工程必要とされ、さらに、ヨークカバーとなる積層膜ＣＭＬとシリコン酸化膜１３５に化学的機械研磨処理を施す工程が必要とされる。このため、上述したＭＲＡＭにおけるヨークカバーの形成工程に比べて工程数が多く、生産コストの低減を阻害する要因となる。
【００４９】
また、化学的機械研磨処理では、ウェハ（半導体基板）面内における研磨量にばらつきがあるため、このばらつきによる影響を低減するために、シリコン酸化膜として相応の膜厚のシリコン酸化膜を形成する必要があり、また、溝として相応の深さの溝を形成する必要があり、これらは、スループットを低下させてしまう要因となる。
【００５０】
これに対して上述したＭＲＡＭでは、ヨークカバーＹＣは、シリコン窒化膜２２を形成した後、所定の積層膜ＭＬを形成し、その積層膜ＭＬに反応性イオンエッチング処理を施すことによって形成される。このため、比較例に比べて工程数が少なく、生産コストの低減に寄与することができる。また、ヨークカバーＹＣは、反応性イオンエッチングによる積層膜のパターニングによって実質的に形成されるため、ヨークカバーを形成する工程として工程がシンプルであり、スループットの向上を図ることができる。
【００５１】
次に、図２５に示すように、ヨークカバーＹＣの膜厚ＴＨ、下地のシリコン窒化膜２２の膜厚ＴＳ、ヨークカバーＹＣの積層端面の形状（点線枠内）について説明する。まず、ヨークカバーＹＣの膜厚について説明する。
【００５２】
反応性イオンエッチングによって積層膜をパターニングするためには、レジストマスクを形成する必要がある。レジストマスクを形成する際の写真製版処理（図１９参照）では、アライメントマークに基づいて下地のパターンとの位置合わせを行う必要がある。このＭＲＡＭでは、アライメントマークは、ビット線を形成する際に同時にダマシン法によって形成される。このため、アライメントマークとしては段差がないため、積層膜を形成した後に、光を透過させてアライメントマークを検知することになる。
【００５３】
ところが、積層膜はバリアメタル（Ｔａ）層と磁性体層（ＮｉＦｅ）からなり、不透明な膜であるため、積層膜の膜厚が厚くなると、積層膜の下地に形成されているアライメントマークを検知することが困難になることがある。このため、アライメントマークを誤検知するなどして、フォトレジストマスクの写真製版処理を良好に行うことができなくなるおそれがある。
【００５４】
そこで、発明者らは、ヨークカバーとなる積層膜の膜厚と、アライメントのずれとの関係について評価を行った。図２６および図２７に示すように、評価用の試料として、銅膜による矩形状のアライメントマークＡＭをダイシングライン領域に形成した試料を用意して、積層膜ＭＬの膜厚ＴＨを振り分けた。また、積層膜ＭＬ上に塗布したフォトレジスト３１には、フォーカスを合わせるための矩形状の抜きのパターン３１ａを形成した。フォトレジスト３１にフォーカスを合わせた状態で、積層膜ＭＬの下に位置するアライメントマークＡＭによる位置合わせを行って、アライメントのずれを評価した。その結果を図２８に示す。
【００５５】
図２８は、アライメントのずれ量（縦軸）と積層膜の膜厚（横軸）との関係を示すグラフである。同グラフに示されるように、積層膜の膜厚が約５０ｎｍ以下では、アライメントを合わせる光が積層膜を透過することができ、アライメントのずれ量は比較的小さいことがわかった。一方、積層膜の膜厚が約５０ｎｍを越えると、光が積層膜を透過することができなくなり、アライメントのずれ量が急激に増加することがわかった。この評価結果から、積層膜の膜厚は５０ｎｍ以下に設定することが好ましいことが判明した。
【００５６】
また、発明者らの評価により、ヨークカバーＹＣでは、磁性体層２４ａの膜厚が５ｎｍよりも薄いと磁場を閉じ込め難いことがわかった。このため、ＭＲＡＭとしての所望の特性を得るには、磁性体層２４ａの膜厚を５ｎｍ以上に設定することが好ましいことが判明した。また、バリアメタル層２３ａでは、膜厚が１ｎｍ以上あれば、下地のシリコン窒化膜との接着性を確保できることがわかった。さらに、バリアメタル層２５ａでは、反応性イオンエッチングを施す際のエッチングマスクとしての機能を確保するために、磁性体層２４ａと同程度の膜厚が好ましいことがわかった。この評価結果から、積層膜は、薄くても１０ｎｍ以上になるように形成することが好ましいことが判明した。
【００５７】
以上の評価結果から、積層膜をパターニングすることによって形成されるヨークカバーＹＣでは、その膜厚ＴＨは１０ｎｍ以上５０ｎｍ以下になる。
【００５８】
次に、シリコン窒化膜２２の膜厚ＴＳについて説明する。ビット線ＢＬとヨークカバーＹＣとの間に介在するシリコン窒化膜２２では、その膜厚が薄い方が、ヨークカバーＹＣをビット線ＢＬの上面に接近させることができて、ビット線ＢＬとヨークカバーＹＣとの間から漏れる磁場を少なくすることができる。
【００５９】
図２９は、発明者らによって評価された、磁束密度（保磁力）とシリコン窒化膜の膜厚との関係を示すグラフである。横軸は、シリコン窒化膜の膜厚に相当する、ヨークカバーとビット線の上面との距離を示す。縦軸は、磁気抵抗素子とビット線間の距離を１００ｎｍとした場合の磁束密度（保磁力）を示す。グラフに示される規格値は、安定して磁気抵抗素子を磁化（保磁）できる磁束密度（保磁力）の下限値を示す。このグラフから、ヨークカバーとビット線の上面との距離、すなわち、シリコン窒化膜の膜厚が１５０ｎｍ以下であれば、磁場を閉じ込めて、磁気抵抗素子Ｍに磁場を集中的に作用させることができることがわかった。なお、上述したＭＲＡＭでは、シリコン窒化膜２２の標準的な膜厚を約６０ｎｍとした。
【００６０】
次に、ヨークカバーＹＣの積層膜の積層端面に形状について説明する。上述したＭＲＡＭでは、ヨークカバーＹＣは、積層膜ＭＬに対し、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスによる反応性イオンエッチング（ステップ１）、一酸化炭素（ＣＯ）、アンモニア（ＮＨ3）ガスおよびアルゴン（Ａｒ）ガスの混合ガスによる反応性イオンエッチング（ステップ２）および四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスによる反応性イオンエッチング（ステップ３）の３つのステップのエッチング処理を施すことによって形成される。
【００６１】
発明者らの評価によれば、この３つのステップの反応性イオンエッチングによってパターニングされたヨークカバーＹＣの端面は、順テーパ状になることが確認された。すなわち、図２５（点線枠Ａ内）に示すように、積層膜ＭＬの対向する２つの積層端面が、上方に向かって互いに近づく態様で、下地のシリコン窒化膜２２の表面に交差するようにヨークカバーＹＣが形成されることがわかった。一方、比較例に係るＭＲＡＭでは、図２４に示すように、化学的機械研磨処理によってヨークカバーを形成するため、ヨークカバーの積層端面は、シリコン酸化膜１３０の上面と同じ面に位置し、下地のシリコン窒化膜１２２の表面と交差することはない。
【００６２】
図２５に示すように、ヨークカバーＹＣの積層端面が順テーパ状になることで、ヨークカバーＹＣを覆う拡散防止膜としてのシリコン窒化膜２８のカバレッジもよくなる。一般に、積層膜のうち、磁性体層はバリアメタル層よりもエッチングされやすい傾向にある。このため、図３０に示すように、ヨークカバーＣＹＣの積層端面には、磁性体層１２４ａの端面がバリアメタル層１２３ａ，１２５ａの端面よりも後退することによってサイドエッチが発生することがある。ヨークカバーＣＹＣの積層端面にサイドエッチが生じた状態でシリコン窒化膜１２８が形成されると、シリコン窒化膜によって、互いに隣接するヨークカバーＣＹＣとヨークカバーＣＹＣとの間に位置する領域を良好に埋め込むことができず、ボイド１２８ａが形成されることがある。このため、矢印ＣＪに示すように、磁場が漏れてしまうおそれがある。
【００６３】
一方、図３１に示すように、積層端面が順テーパ状のヨークカバーＹＣでは、シリコン窒化膜２８によって、互いに隣接するヨークカバーＹＣとヨークカバーＹＣとの間に位置する領域（点線枠Ｂ）を良好に埋め込むことができ、シリコン窒化膜２８にボイドが生じるのを抑制することができる。しかも、積層端面が順テーパ状に形成されることで、レジストマスクを形成する際の露光マージンを下げることなく、ヨークカバーＹＣの寸法を長くすることができる。すなわち、ビット線が延在する方向と直交する方向（ディジット線が延在する方向）に互いに隣接するレジストマスク間の間隔を狭めることなく、ヨークカバーＹＣの幅を広げることができる。これにより、ビット線ＢＬとヨークカバーＹＣとのオーバラップマージンが上がり、矢印Ｊに示すように、磁場の漏れを効果的に抑制して磁場を閉じ込めておくことができる。
【００６４】
実施の形態２
ここでは、磁性体層と上層のバリアメタル層の２層からなるヨークカバーを備えたＭＲＡＭについて説明する。図３２および図３３に示すように、ビット線ＢＬの上面を覆うヨークカバーＹＣは、たとえば、ニッケル鉄（ＮｉＦｅ）の磁性体層２４ａおよびタンタル（Ｔａ）等のバリアメタル層２５ａの積層膜からなる。ヨークカバーＹＣとビット線ＢＬとの間に介在するシリコン窒化膜２２には、リスパッタ法により、表面から所定の深さにわたり、たとえば、タンタル（Ｔａ）を導入することにより、金属材料と絶縁性材料とが混合されたミキシング層４１が形成されている。ミキシング層４１は、ヨークカバーＹＣの磁性体層２４ａのシリコン窒化膜２２への接着性を高める機能を有する。なお、これ以外の構成については、図３〜図５に示すＭＲＡＭと同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
【００６５】
次に、上述したＭＲＡＭの製造方法について説明する。まず、前述した図６〜図１３に示す工程と同様の工程を経て、図３４に示すように、ビット線ＢＬの上面に接触するように、配線材料の拡散防止膜としてのシリコン窒化膜２２が形成される。次に、所定のスパッタチャンバー内にてシリコン窒化膜２２に対しリスパッタ処理を施すことにより、シリコン窒化膜２２の表面から所定の深さにわたり、絶縁材料としてのシリコン窒化膜に金属材料を混合させたミキシング層が形成される。
【００６６】
図３５に示すように、スパッタチャンバー４２内の下部には、ステージ４６が設けられ、そのステージを取り囲むようにコイル４５が配置されている。ステージの４６の上方には、金属材料として、たとえば、ニッケル鉄（ＮｉＦｅ）またはタンタル（Ｔａ）のターゲット４４が配置されている。そのターゲット４４の上方には、マグネット４３が配置されている。ステージ４６には、交流電源が接続され、コイル４５には、高周波電源と直流電源が接続されている。また、ターゲット４４には、直流電源が接続されている。
【００６７】
ステージ４６上に半導体基板（ウェハ）が載置されて、ステージ４６には相対的に高いバイアス電圧を印加し、ターゲット４４には相対的に低いバアイス電圧を印加する。スパッタチャンバー４２内にアルゴンガスを導入してプラズマを生成する。プラズマが生成されることによって、アルゴンは相対的にバイアス電圧の高いステージ４６側に引き寄せられ、その引き寄せられたアルゴンによって、ウェハ表面のシリコン窒化膜２２がスパッタされる（スパッタエッチ）。
【００６８】
一方、相対的に低いバイアス電圧が印加されているターゲット４４側にも、一部のアルゴンが引き寄せられて、ニッケル鉄（ＮｉＦｅ）がスパッタされる。スパッタされたニッケル鉄（ＮｉＦｅ）はイオン化しているために、相対的にバイアス電圧の高いステージ４６側に引き寄せられて、シリコン窒化膜２２にニッケル鉄（ＮｉＦｅ）が打ち込まれる。こうして、図３６に示すように、シリコン窒化膜２２の表面から所定の深さにわたり、ニッケル鉄（ＮｉＦｅ）が導入されて、シリコン窒化膜２２にニッケル鉄が混合されたミキシング層４１が形成される。
【００６９】
次に、ヨークカバーとなる積層膜が順次形成される。まず、図３７に示すように、スパッタ法により、磁場を遮蔽するニッケル鉄（ＮｉＦｅ）等の膜厚約１５ｎｍの磁性体層２４が、ミキシング層４１（シリコン窒化膜２２）の表面に接触するように形成される。次に、図３８に示すように、スパッタ法により、たとえば、タンタル（Ｔａ）等の膜厚約１５ｎｍの上層接着層となるバリアメタル層２５が、磁性体層２４の表面に接触するように形成される。こうして、ヨークカバーとなる積層膜ＭＬが形成される。
【００７０】
次に、積層膜ＭＬ（２４，２５）をパターニングするための写真製版処理を施す。図３９に示すように、バリアメタル層２５の表面に、有機系の反射防止膜２６が形成される。次に、反射防止膜２６の表面上にフォトレジスト（図示せず）が塗布される。次に、フォトレジストに写真製版処理を施すことにより、図４０に示すように、ヨークカバーをパターニングするためのレジストマスク２７ａが形成される。
【００７１】
次に、積層膜ＭＬ（２４，２５）をパターニングする。まず、レジストマスク２７ａをエッチングマスクとして、たとえば、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスの雰囲気のもとで、反射防止膜２６およびバリアメタル層２５に反応性イオンエッチング処理を施すことにより、バリアメタル層２５のマスク（図示せず）が形成される（ステップ１）。次に、レジストマスク２７ａを除去し、バリアメタル層２５のマスクをエッチングマスクとして、たとえば、一酸化炭素（ＣＯ）、アンモニア（ＮＨ3）ガスおよびアルゴン（Ａｒ）ガスの混合ガスの雰囲気のもとで反応性イオンエッチング処理（ステップ２）を施し、さらに、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスの雰囲気のもとで反応性イオンエッチング処理（ステップ３）を施すことにより、磁性体層２４をパターニングする。
【００７２】
こうして、積層膜ＭＬ（２４，２５）をパターニングすることにより、図４１に示すように、磁性体層２４ａおよびバリアメタル層２５ａからなるヨークカバーＹＣが形成される。その後、ヨークカバーＹＣの表面に接触するようにシリコン窒化膜２８を形成することにより、図３２に示すように、ＭＲＡＭの主要部分が形成される。
【００７３】
上述したＭＲＡＭでは、ヨークカバーＹＣは、磁性体層２４ａとバリアメタル層２５ａの積層膜からなり、磁性体層２４ａがシリコン窒化膜２２の表面に接触する態様で形成されている。磁性体層をなすニッケル鉄（ＮｉＦｅ）は、一般的に耐食性に優れており、反応性が低く安定な物質であるため、磁性体とは異なる異種の物質、とりわけ、絶縁膜との接着性が悪いとされる。このため、磁性体層が絶縁膜に直接形成された構造では、磁性体層が剥がれやすくなってしまう。
【００７４】
発明者らは、種々の評価を行うことによって、ヨークカバーとなる磁性体層を形成する前に、絶縁膜であるシリコン窒化膜２２の表面にリスパッタ処理を施すことで、ヨークカバーＹＣとシリコン窒化膜２２との接着性を向上することができることを見出した。
【００７５】
ここで、発明者らが行ったＸ線反射率測定（ＸＲＲ：X-Ray Reflectivity）による評価について説明する。試料として、まず、膜厚約１００ｎｍのシリコン酸化膜を形成したウェハ（半導体基板）を用意した。次に、そのウェハをスパッタチャンバー内のステージに載置し、シリコン酸化膜にリスパッタ処理を約５秒間施した。ターゲットの材料として、タンタル（Ｔａ）とニッケル鉄（ＮｉＦｅ）との２種類を用いた。その結果を図４２に示す。
【００７６】
図４２に示すように、ターゲットの材料として、タンタル（Ｔａ）を適用した場合では、シリコン酸化膜の表面から約６．８ｎｍの深さにまで、タンタル（Ｔａ）が打ち込まれていることが判明した。一方、ターゲットの材料として、ニッケル鉄（ＮｉＦｅ）を適用した場合では、シリコン酸化膜の表面から約４．６ｎｍの深さにまで、ニッケル鉄（ＮｉＦｅ）が打ち込まれていることが判明した。
【００７７】
また、タンタルが打ち込まれたシリコン酸化膜の密度（膜厚平均）は、３．８ｇ／ｃｍ3となり、また、ニッケル鉄が打ち込まれたシリコン酸化膜の密度（膜厚平均）は約２．８８ｇ／ｃｍ3となり、リスパッタ処理が施されたシリコン酸化膜では、シリコン酸化膜の密度とは異なる密度の領域が形成されていることが実証された。この領域では、絶縁膜をなす絶縁材料と、打ち込まれたニッケル鉄（ＮｉＦｅ）等の金属材料とが混合しており、発明者らは、この領域を「ミキシング層」と称した。
【００７８】
上述したＭＲＡＭでは、図４３に示すように、シリコン窒化膜２２の表面から所定の深さＴＳＭにわたりミキシング層４１が形成されて、このミキシング層４１が、ヨークカバーＹＣの磁性体層２４ａをシリコン窒化膜２２に接着させる接着層としての機能を有していると、発明者らは考えた。このような接着層としての機能を持たせる金属材料としては、ニッケル鉄（ＮｉＦｅ）あるいはタンタル（Ｔａ）の他に、不活性な金属（Ａｕ等）以外の金属が望ましいと考えられる。
【００７９】
なお、上述したＭＲＡＭでは、図３等に示されるＭＲＡＭと同様に、磁性体層を含む所定の積層膜に反応性イオンエッチング処理を施すことによって形成することで、スループットを上げながら生産コストを抑えることができる。また、レジストマスクを形成する際のアライメントのずれを抑制するとともに、磁場を効果的に閉じ込めておくために、ヨークカバーＹＣの膜厚（磁性体層＋バリアメタル層）ＴＨは、１０ｎｍ以上５０ｎｍ以下であることが望ましい（図４３参照）。
【００８０】
さらに、反応性イオンエッチングによってパターニングされるヨークカバーＹＣの端面（積層端面）が順テーパ状になることで、レジストマスクを形成する際の露光マージンを下げることなく、ビット線ＢＬとヨークカバーＹＣとのオーバラップマージンが上がり、磁場の漏れを抑制して磁場を閉じ込めておくことができる。また、ヨークカバーＹＣを覆う拡散防止膜としてのシリコン窒化膜２８のカバレッジもよくなる。
【００８１】
実施の形態３
ここでは、比較的厚い磁性体層を含むヨークカバーを備えたＭＲＡＭについて説明する。図３等に示されるＭＲＡＭでは、ヨークカバーＹＣをなす積層膜のうち、磁性体層２４ａの膜厚が約１５ｎｍである場合を例に挙げた。ＭＲＡＭのスペックによっては、膜厚が約２５ｎｍ以上の磁性体層が要求される場合がある。
【００８２】
この場合、上層のバリアメタル層２５ａと磁性体層２４ａを同程度の膜厚にすることを考慮すると、下層のバリアメタル層２３ａの膜厚を１ｎｍとしても、上層のバリアメタル層２５ａの膜厚は２４ｎｍが上限値となって、上層のバリアメタル層２５ａの膜厚（最大膜厚２４ｎｍ）を磁性体層２４ａの膜厚（２５ｎｍ以上）と同じ膜厚にすることができなくなる。
【００８３】
本実施の形態に係るＭＲＡＭでは、そのような場合を想定して、上層のバリアメタル層の膜厚を補完させるハードマスク絶縁膜が形成されている。図４４および図４５に示すように、ヨークカバーＹＣのバリアメタル層２５ａの表面に接触するように、反射防止膜を兼ねたハードマスクとしてのシリコン窒化膜５１ａが形成されている。バリアメタル層２５ａとシリコン窒化膜５１ａとを合わせた膜厚が、磁性体層２４ａの膜厚とほぼ同じ膜厚になる。なお、これ以外の構成については、図３〜図５に示すＭＲＡＭと同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
【００８４】
次に、上述したＭＲＡＭの製造方法について説明する。まず、前述した図６〜図１３に示す工程と同様の工程を経て、図４６に示すように、ビット線ＢＬの上面に接触するように、配線材料の拡散防止膜としてのシリコン窒化膜２２が形成される。
【００８５】
次に、ヨークカバーとなる積層膜が順次形成される。まず、スパッタ法により、たとえば、タンタル（Ｔａ）等の膜厚約１ｎｍの下層接着層となるバリアメタル層２３が、シリコン窒化膜２２の表面に接触するように形成される。次に、図４７に示すように、スパッタ法により、磁場を遮蔽するニッケル鉄（ＮｉＦｅ）等の膜厚約２５ｎｍ以上の磁性体層２４が、バリアメタル層２３の表面に接触するように形成される。次に、図４８に示すように、スパッタ法により、たとえば、タンタル（Ｔａ）等の膜厚約１５ｎｍの上層接着層となるバリアメタル層２５が、磁性体層２４の表面に接触するように形成される。こうして、ヨークカバーとなる積層膜ＭＬが形成される。
【００８６】
次に、図４９に示すように、バリアメタル層２５の表面に接触するように、反射防止膜を兼ねたハードマスクとなるシリコン窒化膜５１が形成される。シリコン窒化膜５１の膜厚は、シリコン窒化膜５１とバリアメタル層２５とを合わせた膜厚が、磁性体層２４の膜厚と同程度になるような膜厚とされる。
【００８７】
次に、積層膜ＭＬ（２３，２４，２５）をパターニングするための写真製版処理を施す。まず、図５０に示すように、反射防止膜としてのシリコン窒化膜５１の表面上にフォトレジスト２７が塗布される。次に、フォトレジスト２７に写真製版処理を施すことにより、図５１に示すように、ヨークカバーをパターニングするためのレジストマスク２７ａが形成される。
【００８８】
次に、積層膜ＭＬ（２３，２４，２５）をパターニングする。まず、レジストマスク２７ａをエッチングマスクとして、たとえば、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスの雰囲気のもとで、シリコン窒化膜５１およびバリアメタル層２５に反応性イオンエッチング処理を施すことにより、シリコン窒化膜５１とバリアメタル層２５のマスク（図示せず）が形成される（ステップ１）。次に、レジストマスク２７ａを除去し、反射防止膜２６とバリアメタル層２５のマスクをエッチングマスクとして、たとえば、一酸化炭素（ＣＯ）、アンモニア（ＮＨ3）ガスおよびアルゴン（Ａｒ）ガスの混合ガスの雰囲気のもとで、磁性体層２４に反応性イオンエッチング処理を施すことにより、磁性体層２４をパターニングする（ステップ２）。次に、バリアメタル層２５のマスクをエッチングマスクとして、たとえば、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスの雰囲気のもとで、バリアメタル層２３に反応性イオンエッチング処理を施すことにより、バリアメタル層２３をパターニングする（ステップ３）。
【００８９】
こうして、反応性イオンエッチングによって積層膜ＭＬ（２３，２４，２５）をパターニングすることにより、図５２に示すように、バリアメタル層２３ａ、磁性体層２４ａおよびバリアメタル層２５ａからなるヨークカバーＹＣが形成される。そのヨークカバーＹＣのバリアメタル層２５ａの表面上には、ハードマスクとしてのシリコン窒化膜５１ａが残されている。その後、ヨークカバーＹＣの積層端面およびシリコン窒化膜５１ａの表面に接触するようにシリコン窒化膜２８を形成することにより、図４５に示すように、ＭＲＡＭの主要部分が形成される。
【００９０】
上述したＭＲＡＭでは、次のような効果が得られる。まず、ＭＲＡＭでは、磁場を外部に漏らさないようにするために、ＭＲＡＭのスペックによってはヨークカバーＹＣの磁性体層２４ａとして、約２５ｎｍ以上の比較的厚い膜厚が要求される場合がある。一方、すでに説明したように、アライメントのずれを抑制する観点からヨークカバーＹＣの膜厚ＴＨには上限値（約５０ｎｍ）がある。また、上層のバリアメタル層２５には、反応性イオンエッチングを施す際のエッチングマスクとしての機能を確保するために、磁性体層２４と同程度の膜厚が要求される。
【００９１】
そうすると、ヨークカバーＹＣの膜厚の上限値の制約から、バリアメタル層２５の膜厚を磁性体層２４の膜厚と同程度に厚くすることができず、バリアメタル層２５だけではハードマスクとしての膜厚を確保できないような場合が想定される。上述したＭＲＡＭでは、ハードマスクとして不足する膜厚分のシリコン窒化膜５１をバリアメタル層２５の表面に形成することで、ハードマスクとしての膜厚が確保されて、ヨークカバーＹＣを確実にパターニングすることができる。
【００９２】
また、シリコン窒化膜５１は透明であるため、シリコン窒化膜５１によってアライメントに支障を来たすこともない。さらに、シリコン窒化膜５１は、反射防止膜としての機能を備えていることで、有機系の反射防止膜を形成する工程を省くことができる。
【００９３】
また、上層のバリアメタル層２５はシリコン窒化膜５１によって覆われるため、反応性イオンエッチング処理を施す際に、バリアメタル層が酸化されて応力が変動するのを防止することができる。このため、ヨークカバーＹＣとシリコン窒化膜２２との接着性を確保するための下層のバリアメタル層を省くことも可能になる。
【００９４】
下層のバリアメタル層を省く場合においては、酸素を含んだガスを使用してシリコン窒化膜を形成しようとすると、上層のバリアメタル層２５が酸化されて応力変動を引き起こし、シリコン窒化膜２２と磁性体層２４との界面において剥離が生じることがある。このため、下層のバリアメタル層を省く場合には、このような剥離を避けるために、酸素を含まない雰囲気のもとでシリコン窒化膜５１を形成することが必須条件となる。このため、シリコン窒化膜５１は、たとえば、モノシラン（ＳｉＨ4）とアンモニア（ＮＨ3）ガスとを反応させることによって形成することが望ましい。
【００９５】
なお、上述したＭＲＡＭでは、図３等に示されるＭＲＡＭと同様に、磁性体層を含む所定の積層膜に反応性イオンエッチング処理を施すことによって形成することで、スループットを上げながら生産コストを抑えることができる。また、レジストマスクを形成する際のアライメントのずれを抑制するとともに、磁場を効果的に閉じ込めておくために、ヨークカバーＹＣの膜厚（バリアメタル層２３ａ＋磁性体層２４ａ＋バリアメタル層２５ａ）ＴＨは、１０ｎｍ以上５０ｎｍ以下であることが望ましい。
【００９６】
さらに、反応性イオンエッチングによってパターニングされるヨークカバーの端面（積層端面）が順テーパ状になることで、レジストマスクを形成する際の露光マージンを下げることなく、ビット線ＢＬとヨークカバーＹＣとのオーバラップマージンが上がり、磁場の漏れを抑制して磁場を閉じ込めておくことができる。また、ヨークカバーＹＣを覆う拡散防止膜としてのシリコン窒化膜２８のカバレッジもよくなる。
【００９７】
実施の形態４
前述した各ＭＲＡＭでは、ビット線ＢＬの材料が拡散するのを防止するために、ヨークカバーＹＣとビット線ＢＬとの間に拡散防止膜としてのシリコン窒化膜が形成された場合を例に挙げて説明した。ここでは、ヨークカバーＹＣとビット線ＢＬとの間に拡散防止膜を介在させていないＭＲＡＭについて説明する。
【００９８】
図５３および図５４に示すように、ヨークカバーＹＣの下層のバリアメタル層２３ａは、ビット線ＢＬの上面に接触するように形成されている。なお、これ以外の構成については、図３〜図５に示すＭＲＡＭと同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
【００９９】
次に、上述したＭＲＡＭの製造方法について説明する。まず、前述した図６〜図１２に示す工程と同様の工程を経て、図５５に示すように、ビット線ＢＬが形成される。次に、ヨークカバーとなる積層膜が順次形成される。まず、図５６に示すように、スパッタ法により、たとえば、タンタル（Ｔａ）等の下層接着層となる膜厚約１ｎｍのバリアメタル層２３が、ビット線ＢＬの上面に接触するように形成される。
【０１００】
次に、スパッタ法により、磁場を遮蔽するニッケル鉄（ＮｉＦｅ）等の磁性体層２４が、バリアメタル層２３の表面に接触するように形成される。次に、スパッタ法により、たとえば、タンタル（Ｔａ）等の上層接着層となるバリアメタル層２５が、磁性体層２４の表面に接触するように形成される。こうして、ヨークカバーとなる積層膜ＭＬが形成される。
【０１０１】
次に、積層膜ＭＬ（２３，２４，２５）をパターニングするための写真製版処理を施す。まず、図５７に示すように、バリアメタル層２５の表面に接触するように、有機系の反射防止膜２６が形成される。次に、反射防止膜２６の表面上にフォトレジスト（図示せず）が塗布される。次に、フォトレジストに写真製版処理を施すことにより、図５８に示すように、ヨークカバーをパターニングするためのレジストマスク２７ａが形成される。
【０１０２】
次に、積層膜ＭＬ（２３，２４，２５）をパターニングする。まず、レジストマスク２７ａをエッチングマスクとして、たとえば、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスの雰囲気のもとで、反射防止膜２６およびバリアメタル層２５に反応性イオンエッチング処理を施すことにより、バリアメタル層２５のマスク（図示せず）が形成される（ステップ１）。次に、レジストマスク２７ａを除去し、バリアメタル層２５のマスクをエッチングマスクとして、たとえば、一酸化炭素（ＣＯ）、アンモニア（ＮＨ3）ガスおよびアルゴン（Ａｒ）ガスの混合ガスの雰囲気のもとで、磁性体層２４に反応性イオンエッチング処理を施すことにより、磁性体層２４をパターニングする（ステップ２）。次に、バリアメタル層２５のマスクをエッチングマスクとして、たとえば、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスの雰囲気のもとで、バリアメタル層２３に反応性イオンエッチング処理を施すことにより、バリアメタル層２３をパターニングする（ステップ３）。
【０１０３】
こうして、積層膜ＭＬ（２３，２４，２５）をパターニングすることにより、図５９に示すように、バリアメタル層２３ａ、磁性体層２４ａおよびバリアメタル層２５ａからなるヨークカバーＹＣが形成される。その後、ヨークカバーＹＣの表面に接触するようにシリコン窒化膜２８を形成することにより、図５４に示すように、ＭＲＡＭの主要部分が形成される。
【０１０４】
上述したＭＲＡＭでは、ヨークカバーＹＣは、ビット線ＢＬの表面に接触する態様でビット線ＢＬを覆うように形成されている。発明者らは、種々の評価を行うことによって、ヨークカバーＹＣのバリアメタル層２３ａの膜厚が約１ｎｍ以上あれば、バリアメタル層２３ａによってビット線ＢＬの配線材料が拡散するのを防止することができることを見出した。拡散防止膜としてのシリコン窒化膜を省くことで、生産コストの削減に寄与することができる。
【０１０５】
なお、上述したＭＲＡＭでは、図３等に示されるＭＲＡＭと同様に、磁性体層を含む所定の積層膜に反応性イオンエッチング処理を施すことによって形成することで、スループットを上げながら生産コストを抑えることができる。また、レジストマスクを形成する際のアライメントのずれを抑制するとともに、磁場を効果的に閉じ込めておくために、ヨークカバーＹＣの膜厚（バリアメタル層２３ａ＋磁性体層２４ａ＋バリアメタル層２５ａ）ＴＨは、１０ｎｍ以上５０ｎｍ以下であることが望ましい。
【０１０６】
さらに、反応性イオンエッチングによってパターニングされるヨークカバーの端面（積層端面）が順テーパ状になることで、レジストマスクを形成する際の露光マージンを下げることなく、ビット線ＢＬとヨークカバーＹＣとのオーバラップマージンが上がり、磁場の漏れを抑制して磁場を閉じ込めておくことができる。また、ヨークカバーＹＣを覆う拡散防止膜としてのシリコン窒化膜２８のカバレッジもよくなる。
【０１０７】
各実施の形態に係る半導体装置（ＭＲＡＭ）では、ヨークカバーＹＣは、所定の積層膜に３ステップの反応性イオンエッチング処理を施すことによってパターニングされる点に特徴がある。その第１ステップにおけるガス種として、四フッ化炭素（ＣＦ4）ガスおよびアルゴン（Ａｒ）ガスの混合ガスを例に挙げたが、ガス種としてはこれに限られず、ハロゲン系のガスおよびアルゴン（Ａｒ）ガスの混合ガスを用いることができる。
【０１０８】
また、第２ステップにおけるガス種として、一酸化炭素（ＣＯ）、アンモニア（ＮＨ3）ガスおよびアルゴン（Ａｒ）ガスの混合ガスを例に挙げたが、ガス種としてはこれに限られず、たとえば、トリフルオロメタン（ＣＨＦ3）ガス、アンモニア（ＮＨ3）ガスおよび酸素（Ｏ2）の混合ガスでもよく、また、塩素（Ｃｌ2）ガスおよびアルゴン（Ａｒ）ガスの混合ガスでもよい。
【０１０９】
さらに、第３ステップにおけるガス種として、四フッ化炭素（ＣＦ4）ガスおよびアルゴン（Ａｒ）ガスの混合ガスを例に挙げたが、ガス種としてはこれに限られず、たとえば、ＣｘＦｙ（ｘ＝１〜６、ｙ＝１〜８（ｘ＝１、ｙ＝４を除く））ガスおよびアルゴン（Ａｒ）ガスの混合ガス、トリフルオロメタン（ＣＨＦ3）ガスおよびアルゴン（Ａｒ）ガスの混合ガス、ジフルオロメタン（ＣＨ2Ｆ2）ガスおよびアルゴン（Ａｒ）ガスの混合ガス、一酸化炭素（ＣＯ）およびアルゴン（Ａｒ）ガスの混合ガス等の、元素として炭素を含むガスとアルゴン（Ａｒ）ガスとの混合ガスを用いることができる。また、アンモニア（ＮＨ3）とアルゴンガス（Ａｒ）との混合ガスも、第３ステップのエッチングに適用することが可能である。
【０１１０】
また、ビット線の配線材料の拡散を防止する膜として、シリコン窒化膜を例に挙げて説明したが、拡散防止効果のある絶縁膜であればよく、たとえば、シリコン炭化窒化（ＳｉＣＮ）膜、あるいは、シリコン酸窒化（ＳｉＯＮ）膜等も適用することができる。下層の接着層として、タンタル（Ｔａ）膜を例に挙げて説明したが、下方の絶縁膜と上方の磁性体膜の双方と密着性がある材料であればよく、たとえば、タンタルナイトライド（ＴａＮ）膜、チタン（Ｔｉ）膜、チタンナイトライド（ＴｉＮ）膜、ニッケル（Ｎｉ）膜、鉄（Ｆｅ）膜、タングステン（Ｗ）膜等も適用することができる。上層の接着層として、タンタル（Ｔａ）膜を例に挙げて説明したが、ハードマスクとしても適用可能な膜であればよく、タンタルナイトライド（ＴａＮ）膜、チタンナイトライド（ＴｉＮ）膜、あるいは、チタン（Ｔｉ）膜等を適用することができる。
【０１１１】
反射防止膜として、シリコン窒化膜を例に挙げて説明したが、ＢＡＲＣ（Bottom Antｉ Reflective Coating）、あるいは、シリコン酸窒化（ＳｉＯＮ）膜等を適用することができる。磁性体層としてニッケル鉄（ＮｉＦｅ）を例に挙げて説明したが、鉄（Ｆｅ）を含む磁性体合金であればよく、たとえば、コバルト鉄（ＣｏＦｅ）等でもよい。ビット線としては、ダマシン法によって形成される銅配線を例に挙げて説明したが、アルミニウム（Ａｌ）配線でもよい。
【０１１２】
また、上述した各ＭＲＡＭでは、図３等に示されるように、磁気抵抗素子Ｍとビット線ＢＬとがトップヴィア１２を介して電気的に接続されている構造を例に挙げて説明したが、図６０に示すように、トップヴィアを備えずに、磁気抵抗素子Ｍにビット線ＢＬが直接接続されているＭＲＡＭにおいても、上述したヨークカバーＹＣを適用することができる。なお、図６０では、図３に示す構造と同一部材については、同一符号を付している。
【０１１３】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１１４】
本発明は、記憶素子として磁気抵抗素子を備えたＭＲＡＭに有効に利用される。
【符号の説明】
【０１１５】
１ 半導体基板、２ シリコン酸化膜、２ａ，２ｂ 配線溝、３ 読み出し用配線、３ａ クラッド層、３ｂ 銅膜、ＤＬ ディジット線、４ａ クラッド層、４ｂ 銅膜、５ シリコン窒化膜、６ シリコン酸化膜、７ 開口部、８ タンタル膜、Ｍ 磁気抵抗素子、１０ シリコン窒化膜、１１ シリコン酸化膜、１１ａ 開口部、１２ トップヴィア、１４ シリコン酸化膜、１４ａ 配線溝、１７，１７ａ バリアメタル層、１８，１８ａ クラッド層、１９，１９ａ バリアメタル層、２０，２０ａ 銅膜、ＢＬ ビット線、２２ シリコン窒化膜、２３，２３ａ バリアメタル層、２４，２４ａ 磁性体層、２５，２５ａ バリアメタル層、ＭＬ 積層膜、ＹＣ ヨークカバー、２６ 反射防止膜、２７ フォトレジスト、２７ａ フォトレジストマスク、２８ シリコン窒化膜、ＡＭ 銅アライメントマーク、３１ フォトレジスト、３１ａ 開口部、４１ ミキシング層、４２ チャンバー、４３ マグネット、４４ ニッケル鉄ターゲット、４５ コイル、４６ ステージ、５１ シリコン窒化膜、５１ａ シリコン窒化膜、ＴＭ 素子選択用トランジスタ、ＴＰ トランジスタ。
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特に、磁気抵抗素子を備えた半導体装置と、その製造方法とに関するものである。
【背景技術】
【０００２】
半導体装置の一種に、ＭＴＪ（Magnetic Tunnel Junction）と称される磁気抵抗素子を適用したＭＲＡＭ（Magnetic Random Access Memory）がある。ＭＲＡＭでは、磁気抵抗素子は、一方向に延在するディジット線と、これと略直交する方向に延在するビット線とが交差する部分に配置される態様で、アレイ状に形成されている。個々の磁気抵抗素子には、トンネル絶縁膜を間に介在させて２つの磁性層が積層されている。
【０００３】
近年、ＭＲＡＭでは、消費電力を低減し、かつ、磁気抵抗素子に効率よく磁場を集中させるために、ディジット線およびビット線の構造として、クラッド層を含む配線構造が採用されている。クラッド層は、磁場を遮蔽する機能を有している。このため、磁気抵抗素子の下方に位置するディジット線では、クラッド層は、磁気抵抗素子の直下に位置するディジット線の部分の上面を除いて、ディジット線の側面と下面とを覆うように形成される。一方、磁気抵抗素子の上方に位置するビット線では、クラッド層は、磁気抵抗素子の直上に位置するビット線の部分の下面を除いて、ビット線の側面と上面とを覆うように形成される。
【０００４】
ビット線を覆うクラッド層のうち、ビット線の上面を覆うクラッド層の形成方法として、たとえば、特許文献１では、ビット線を覆う層間絶縁膜にダマシン法によって形成する方法が提案されている。すなわち、まず、ビット線に沿って層間絶縁膜に形成された溝の底面と側面を覆うように、クラッド層となる層が形成される。次に、溝を充填するように、そのクラッド層となる層の上に他の層間絶縁膜が形成される。次に、他の層間絶縁膜および層間絶縁膜に化学的機械研磨処理を施すことにより、クラッド層となる層のうち、他の層間絶縁膜の上面上の位置する部分と溝の側面上に位置する部分とが除去される。こうして、研磨されずに残された、溝の底面上に位置するクラッド層の部分が、ビット線の上面を覆う蓋状のクラッド層として形成されることになる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００６−５１１９５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の半導体装置では、次のような問題点があった。上述したように、ビット線の上面を覆うクラッド層はダマシン法によって形成されるため、スループットを上げにくく、また、生産コストを下げにくいという問題があった。さらに、ウェハ面内において研磨量にばらつきが生じ、この研磨量のばらつきが半導体装置の特性や歩留まりに悪影響を与えるという問題があった。
【０００７】
本発明は上記問題点を解決するためになされたものであり、一つの目的は、生産コストを抑えながら高いスループットが得られる半導体装置の製造方法を提供することであり、他の目的は、そのような製造方法によって製造される半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一実施態様に係る半導体装置の製造方法は以下の工程を備えている。半導体基板の主表面の上方に磁気抵抗素子を形成する。磁気抵抗素子の直上に距離を隔てて、所定の方向に延在するビット線を形成する。ビット線を覆うように所定の積層膜を形成する。積層膜に加工を施すことにより、ビット線を流れる電流によって生じる磁場を遮蔽するヨークカバーを形成する。積層膜を形成する工程は、以下の工程を備えている。ビット線を覆うように第１接着層を形成する。第１接着層の表面に接触するように、磁場を遮蔽する磁性体層を形成する。磁性体層の表面に接触するように第２接着層を形成する。ヨークカバーを形成する工程は、以下の工程を備えている。ビット線の直上に位置する領域を覆うように、レジストマスクを形成する。レジストマスクをエッチングマスクとして、ハロゲン系ガスによる反応性イオンエッチング処理を施すことにより、第２接着層をパターニングする（第１工程）。パターニングされた第２接着層をエッチングマスクとして、アンモニアおよびアルゴン系ガスによる反応性イオンエッチング処理を施す（第２工程）。パターニングされた第２接着層をエッチングマスクとし、元素として炭素を含んだガスによる反応性イオンエッチング処理を施す（第３工程）。
【０００９】
本発明の一実施態様に係る他の半導体装置の製造方法は以下の工程を備えている。半導体基板の主表面の上方に磁気抵抗素子を形成する。磁気抵抗素子の直上に距離を隔てて、所定の方向に延在するビット線を形成する。ビット線の上面に接触するように、ビット線の配線材料が拡散するのを防止する拡散防止膜を形成する。拡散防止膜の表面に接触するように所定の積層膜を形成する。積層膜に加工を施すことにより、ビット線を流れる電流によって生じる磁場を遮蔽するヨークカバーを形成する。拡散防止膜を形成する工程と積層膜を形成する工程との間に、拡散防止膜に金属材料を導入することにより、拡散防止膜の表面から所定の深さにわたり金属材料を含むミキシング層を形成する。積層膜を形成する工程は、以下の工程を備えている。拡散防止膜の表面に接触するように、磁場を遮蔽する磁性体層を形成する。磁性体層の表面に接触するように接着層を形成する。ヨークカバーを形成する工程は、以下の工程を備えている。接着層の表面上における、ビット線の直上に位置する領域を覆うように、レジストマスクを形成する。レジストマスクをエッチングマスクとして、ハロゲン系ガスによる反応性イオンエッチング処理を施すことにより、接着層をパターニングする（第１工程）。パターニングされた接着層をエッチングマスクとして、アンモニアおよびアルゴン系ガスによる反応性イオンエッチング処理を施す（第２工程）。パターニングされた接着層をエッチングマスクとし、元素として炭素を含んだガスによる反応性イオンエッチング処理を施す（第３工程）。
【００１０】
本発明の一実施態様に係る半導体装置は、磁気抵抗素子とビット線とヨークカバーとを備えている。磁気抵抗素子は、半導体基板の主表面の上方に形成されている。ビット線は、磁気抵抗素子の直上に距離を隔てられ、所定の方向に延在するように形成されている。ヨークカバーは、ビット線の上面を覆うように形成され、ビット線に流れる電流によって生じる磁場を遮蔽する。そのヨークカバーは、積層端面が順テーパ状の所定の積層膜を備えている。所定の積層膜は、磁性体層と、その磁性体層の上面に接触するように形成された上層接着層とを含んでいる。
【発明の効果】
【００１１】
本発明の一実施態様に係る半導体装置の製造方法および他の半導体装置の製造方法のそれぞれによれば、ビット線を覆うヨークカバーを、所定の積層膜に反応性イオンエッチング処理を施すことによって形成することで、スループットを上げて生産コストを抑えることができる。
【００１２】
本発明の一実施態様に係る半導体装置によれば、ビット線を覆うヨークカバーを、所定の積層膜に反応性イオンエッチング処理を施すことによって形成することで、ヨークカバーの積層端面が順テーパ状になる。これにより、ヨークカバをパターニングするレジストマスクを形成する際の露光マージンを下げることなく、ビット線とヨークカバーとのオーバラップマージンが上がり、磁場の漏れを抑制して磁場を閉じ込めておくことができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の各実施の形態に係る半導体装置のメモリセルにおける磁気抵抗素子、ディジット線およびビット線の配置関係を模式的に示す斜視図である。
【図２】各実施の形態において、メモリセルのレイアウトを示す平面図である。
【図３】本発明の実施の形態１に係る半導体装置におけるメモリセルを示す断面図であり、図２に示す断面線ＩＩＩａ−ＩＩＩａにおける断面図と、断面線ＩＩＩｂ−ＩＩＩｂにおける断面図である。
【図４】同実施の形態において、半導体装置における周辺回路を示す断面図である。
【図５】同実施の形態において、ビット線とその周辺の構造を示す部分拡大断面図である。
【図６】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。
【図８】同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。
【図９】同実施の形態において、図８に示す工程の後に行われる工程を示す断面図である。
【図１０】同実施の形態において、図９に示す工程の後に行われる工程を示す断面図である。
【図１１】同実施の形態において、図１０に示す工程の後に行われる工程を示す断面図である。
【図１２】同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。
【図１３】同実施の形態において、図１２に示す工程の後に行われる工程を示す断面図である。
【図１４】同実施の形態において、図１３に示す工程の後に行われる工程を示す断面図である。
【図１５】同実施の形態において、図１４に示す工程の後に行われる工程を示す断面図である。
【図１６】同実施の形態において、図１５に示す工程の後に行われる工程を示す断面図である。
【図１７】同実施の形態において、図１６に示す工程の後に行われる工程を示す断面図である。
【図１８】同実施の形態において、図１７に示す工程の後に行われる工程を示す断面図である。
【図１９】同実施の形態において、図１８に示す工程の後に行われる工程を示す断面図である。
【図２０】同実施の形態において、図１９に示す工程の後に行われる工程を示す断面図である。
【図２１】比較例に係る半導体装置の製造方法の一工程を示す断面図である。
【図２２】図２１に示す工程の後に行われる工程を示す断面図である。
【図２３】図２２に示す工程の後に行われる工程を示す断面図である。
【図２４】図２３に示す工程の後に行われる工程を示す断面図である。
【図２５】同実施の形態において、ヨークカバーの膜厚等を説明するための部分拡大断面図である。
【図２６】同実施の形態において、ヨークカバーの膜厚を説明するための、アライメント工程を示す部分拡大平面図である。
【図２７】同実施の形態において、ヨークカバーの膜厚を説明するための、図２６に示す断面線ＸＸＶＩＩ−ＸＸＶＩＩにおける断面図である。
【図２８】同実施の形態において、アライメントのずれ量と積層膜の膜厚との関係を示すグラフである。
【図２９】同実施の形態において、磁束密度と、ヨークカバーと配線上面との距離との関係を示すグラフである。
【図３０】比較例に係る半導体装置におけるビット線とその周辺の構造を示す部分拡大断面図である。
【図３１】同実施の形態において、ヨークカバーによる磁場の閉じ込め効果を説明するためのビット線とその周辺の構造を示す部分拡大断面図である。
【図３２】本発明の実施の形態２に係る半導体装置におけるメモリセルを示す断面図である。
【図３３】同実施の形態において、ビット線とその周辺の構造を示す部分拡大断面図である。
【図３４】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図３５】同実施の形態において、図３４に示す工程の後に行われる工程に使用されるスパッタチャンバーの構造を示す断面図である。
【図３６】同実施の形態において、図３５に示すスパッタチャンバーによる処理が施された後のシリコン窒化膜の状態を示す断面図である。
【図３７】同実施の形態において、図３６に示す工程の後に行われる工程を示す断面図である。
【図３８】同実施の形態において、図３７に示す工程の後に行われる工程を示す断面図である。
【図３９】同実施の形態において、図３８に示す工程の後に行われる工程を示す断面図である。
【図４０】同実施の形態において、図３９に示す工程の後に行われる工程を示す断面図である。
【図４１】同実施の形態において、図４０に示す工程の後に行われる工程を示す断面図である。
【図４２】同実施の形態において、ＸＲＲ解析結果を示す図である。
【図４３】同実施の形態において、ミキシング層等を示す部分拡大断面図である。
【図４４】本発明の実施の形態３に係る半導体装置におけるメモリセルを示す断面図である。
【図４５】同実施の形態において、ビット線とその周辺の構造を示す部分拡大断面図である。
【図４６】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図４７】同実施の形態において、図４６に示す工程の後に行なわれる工程を示す断面図である。
【図４８】同実施の形態において、図４７に示す工程の後に行なわれる工程を示す断面図である。
【図４９】同実施の形態において、図４８に示す工程の後に行なわれる工程を示す断面図である。
【図５０】同実施の形態において、図４９に示す工程の後に行なわれる工程を示す断面図である。
【図５１】同実施の形態において、図５０に示す工程の後に行なわれる工程を示す断面図である。
【図５２】同実施の形態において、図５１に示す工程の後に行なわれる工程を示す断面図である。
【図５３】本発明の実施の形態４に係る半導体装置におけるメモリセルを示す断面図である。
【図５４】同実施の形態において、ビット線とその周辺の構造を示す部分拡大断面図である。
【図５５】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図５６】同実施の形態において、図５５に示す工程の後に行なわれる工程を示す断面図である。
【図５７】同実施の形態において、図５６に示す工程の後に行なわれる工程を示す断面図である。
【図５８】同実施の形態において、図５７に示す工程の後に行なわれる工程を示す断面図である。
【図５９】同実施の形態において、図５８に示す工程の後に行なわれる工程を示す断面図である。
【図６０】各実施の形態において、変形例に係る半導体装置におけるメモリセルを示す断面図である。
【発明を実施するための形態】
【００１４】
はじめに、半導体装置としてのＭＲＡＭの全体構成について説明する。図１に示すように、ＭＲＡＭにおける磁気抵抗素子Ｍは、一方向に延在するディジット線ＤＬと、これと略直交する方向に延在するビット線ＢＬとが交差する部分に配置される態様で、アレイ状に形成されている。
【００１５】
図２および図３に示すように、メモリセル領域ＲＭでは、個々の磁気抵抗素子Ｍの一端側は、トップヴィア１２を介してビット線ＢＬに電気的に接続されている。一方、磁気抵抗素子Ｍの他端側は、タンタル膜８および読み出し用配線３等を介して素子選択用トランジスタＴＭのドレイン領域に電気的に接続されている。読み出し用配線３は、銅膜３ｂにバリアメタル３ａを被覆した配線構造とされる。また、個々の磁気抵抗素子Ｍはシリコン窒化膜１０によって覆われている。なお、図３では、図２に示す断面線のうち、断面線ＩＩＩａ−ＩＩＩａに沿った断面構造が、紙面に向かって左側に示され、断面線ＩＩＩｂ−ＩＩＩｂに沿った断面構造が、紙面に向かって右側に示されている。
【００１６】
図４に示すように、周辺回路領域ＲＰでは、メモリセル（磁気抵抗素子）の動作等を制御するトランジスタＴＰ等の半導体素子と、半導体素子を互いに電気的に接続する配線やヴィアが形成されている。なお、この周辺回路領域については、各実施の形態では説明を繰り返さない。
【００１７】
個々の磁気抵抗素子Ｍには、トンネル絶縁膜を間に介在させて２つの磁性層が積層されている。この２つの磁性層における磁化の向きを同じ向きにするか、互いに逆向きにするかによって磁気抵抗素子Ｍの抵抗値が変化する。磁気抵抗素子Ｍの磁化の向きは、ビット線ＢＬとディジット線ＤＬに所定の電流を流すことにより生じる磁場によって変えられる。ＭＲＡＭでは、この抵抗値の違いが「０」または「１」に対応する情報として利用されることになる。
【００１８】
ディジット線ＤＬは、配線本体となる銅膜４ｂに、磁場を遮蔽する機能を有するクラッド層４ａを被覆した配線構造とされる。磁気抵抗素子Ｍの下方に、シリコン窒化膜５およびシリコン酸化膜６を介在させて位置するディジット線ＤＬでは、クラッド層４ａは、上方に位置する磁気抵抗素子Ｍ以外の領域へ磁気が及ぶのを阻止するように、銅膜４ｂの底面と側壁を覆うように形成されている。
【００１９】
一方、ビット線ＢＬは、銅膜２０ａに、磁場を遮蔽する機能を有するクラッド層１８ａ等を被覆した配線構造とされる。磁気抵抗素子Ｍの上方に位置するビット線ＢＬでは、下方に位置する磁気抵抗素子Ｍ以外の領域へ磁気が及ぶのを阻止するように、クラッド層１８ａは銅膜２０ａの側面を覆うように形成されている。さらに、本半導体装置では、ビット線ＢＬの上面を覆うように、ヨークカバーＹＣが形成されている。各実施の形態では、このヨークカバーＹＣの構造とその製造方法について具体的に説明する。
【００２０】
実施の形態１
ここでは、第１接着層としてのバリアメタル層、磁性体層およびバ第２接着層としてのバリアメタル層の３層からなるヨークカバーを備えたＭＲＡＭについて説明する。
【００２１】
図５に示すように、ビット線ＢＬはシリコン酸化膜１４に形成された配線溝１４ａ内に形成されている。銅膜２０ａの側面には、バリアメタル層１７ａとバリアメタル層１９ａとの間に挟み込まれる態様でクラッド層１８ａが形成されている。その銅膜２０ａの銅が拡散するのを防止する拡散防止膜としてのシリコン窒化膜２２が、ビット線ＢＬの上面に接触するように形成されている。
【００２２】
ヨークカバーＹＣは、シリコン窒化膜２２の上面に接触する態様でビット線ＢＬの上面を覆うように形成されている。ヨークカバーＹＣは、たとえば、タンタル（Ｔａ）等の下層の接着層としてのバリアメタル層２３ａ、ニッケル鉄（ＮｉＦｅ）の磁性体層２４ａおよびタンタル（Ｔａ）等の上層の接着層としてのバリアメタル層２５ａの積層膜から形成されている。そのヨークカバーＹＣの表面に接触するように、キャップ層としてのシリコン窒化膜２８が形成されている。
【００２３】
本半導体装置では、ヨークカバーＹＣを、積層膜に反応性イオンエッチング処理を施すことによって形成することで、化学的機械研磨処理（ＣＭＰ：Chemical Mechanical Polishing）を施すことによって形成する場合と比較して、スループットを上げて生産コストを抑えることができる。また、反応性イオンエッチングによりヨークカバーＹＣを形成することで、ヨークカバーＹＣをなす積層膜の積層端面は順テーパ状になる。これらについては、後で詳しく説明する。
【００２４】
次に、ヨークカバーＹＣに下層の接着層としてのバリアメタル層２３ａと上層の接着層としてのバリアメタル層２５ａとが必要とされる理由について説明する。シリコン窒化膜２８は、ヨークカバーＹＣの磁性体層２４ａから金属が拡散するのを防止するとともに、磁性体層２４ａが酸化するのを防止するために必要とされる。
【００２５】
一般的に、磁性体層と絶縁膜との接着性は極めて悪いとされる。このため、バリアメタル層２５ａがなく、磁性体層２４ａにシリコン窒化膜２８が直接形成されている場合には、磁性体層２４ａとシリコン窒化膜２８との界面において剥がれが生じやすくなる。そこで、シリコン窒化膜２８が剥がれるのを防止するために、磁性体層２４ａとシリコン窒化膜２８との間に上層の接着層としてのバリアメタル層２５ａが必要とされる。
【００２６】
このバリアメタル層２５ａには、シリコン窒化膜２８と磁性体層２４ａとの双方に対して接着性が良好であることが求められる。このような接着性を有する層としては、通常、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）等の高融点金属層（膜）が適しているが、上記接着性を有する層（膜）であれば、高融点金属層に限られない。なお、タンタル（Ｔａ）等の高融点金属層（膜）は、スパッタ法によって形成される。
【００２７】
ところが、高融点金属層（膜）は、酸化されると体積が変動し、膜応力が変動することが知られている。たとえば、フォトレジストを除去する際のアッシングによって上層のバリアメタル層が酸化雰囲気に晒されると、そのバリアメタル層が酸化されて膜応力が変動してしまう。このとき、磁性体層２４ａがシリコン窒化膜２２の表面に直接形成されていると、磁性体層と絶縁膜（シリコン窒化膜）とは接着性が悪いうえに、バリアメタル層の膜応力の変動によって、ヨークカバーが剥がれてしまうことがある。そこで、ヨークカバーＹＣが剥がれるのを防止するために、磁性体層２４ａとシリコン窒化膜２２との間に下層の接着層としてのバリアメタル層２３ａが必要とされる。
【００２８】
本半導体装置では、ヨークカバーＹＣは、所定のレジストマスクをエッチングマスクとして、積層膜に反応性イオンエッチング処理を施すことによって形成される。このレジストマスクを形成する際には、ビット線ＢＬに対する位置合わせ（アライメント）を行う必要がある。
【００２９】
ヨークカバーＹＣとなる積層膜は金属を含む膜であるため、後述するように、積層膜の膜厚が５０ｎｍを越えると、光が透過せずアライメントを行うことができなくなる。このため、積層膜は、各層の厚さの和（積層膜の膜厚）が５０ｎｍ以下となるように形成するのが好ましい。
【００３０】
一方、磁性体層によって磁場を閉じ込めるとともに、バリアメタル層とシリコン窒化膜との接着性を確保しつつ、バリアメタル層にエッチングマスクとしての機能を確保するために、積層膜は、薄くても１０ｎｍ以上になるように形成することが好ましい。
【００３１】
また、後述するように、ビット線ＢＬとヨークカバーＹＣとの間に介在するシリコン窒化膜２２については、磁場を閉じ込めて磁気抵抗素子Ｍに磁場を集中的に作用させるために、約１５０ｎｍ以下になるように形成することが好ましい。
【００３２】
次に、上述したＭＲＡＭの製造方法について説明する。まず、半導体基板１の表面上に、選択用トランジスタＴＭ、配線およびヴィア等（図３参照）が形成された後、図６に示すように、シリコン酸化膜２が形成される。そのシリコン酸化膜２における所定の領域に配線溝２ａ，２ｂが形成される。配線溝２ａ内には、クラッド層３ａと銅膜３ｂからなる読み出し用配線３が形成される。配線溝２ｂ内には、クラッド層４ａと銅膜４ｂからなるディジット線ＤＬが形成される。
【００３３】
次に、ディジット線ＤＬと読み出し用配線３を覆うように、シリコン酸化膜２上にシリコン窒化膜５およびシリコン酸化膜６が形成される。次に、シリコン酸化膜６およびシリコン窒化膜５を貫通して読み出し用配線４を露出する開口部７が形成される。その開口部７の底面および側壁を覆うように、シリコン酸化膜６上に、金属ストラップとなるタンタル（Ｔａ）膜（図示せず）が形成される。
【００３４】
次に、タンタル膜１２にピン層となる所定の膜（図示せず）が形成される。その所定の膜として、たとえば、プラチナ（Ｐｔ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、ボロン（Ｂ）を含む積層膜が形成される。次に、ピン層となる所定の膜上にトンネル絶縁膜（図示せず）が形成される。トンネル絶縁膜として、たとえば、酸化アルミニム（ＡｌＯｘ）膜、または、酸化マグネシウム（ＭｇＯ）膜等が形成される。
【００３５】
次に、トンネル絶縁膜上にフリー層となる所定の膜が形成される。その所定の膜として、たとえば、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）およびボロン（Ｂ）のうち、少なくとも２つの金属を含む合金膜が形成される。次に、フリー層となる所定の膜上にキャップ層となる所定の膜（図示せず）が形成される。キャップ層となる所定の膜として、たとえば、ルテニウム（Ｒｕ）膜が形成される。そのキャップ層となる所定の膜上にタンタル（Ｔａ）膜（図示せず）が形成される。
【００３６】
次に、タンタル（Ｔａ）膜上に、磁気抵抗素子をパターニングするためのレジストパターン（図示せず）が形成される。次に、そのレジストパターンをマスクとして、タンタル（Ｔａ）膜、キャップ層となる所定の膜、フリー層となる所定の膜、トンネル絶縁膜およびピン層となる所定の膜に所定の条件のもとでエッチングを施すことにより、図６に示すように、磁気抵抗素子Ｍが形成される。
【００３７】
次に、磁気抵抗素子Ｍを覆うように、ライナー膜としてシリコン窒化膜（図示せず）が形成される。次に、シリコン窒化膜上に、金属ストラップをパターニングするためのレジストパターン（図示せず）が形成される。次に、そのレジストパターンをマスクとして、シリコン窒化膜およびタンタル（Ｔａ）膜に所定の条件のもとでエッチングを施すことにより、図６に示すように、金属ストラップとしてのタンタル膜８およびライナー膜としてのシリコン窒化膜１０が形成される。
【００３８】
次に、磁気抵抗素子Ｍを覆うように、シリコン酸化膜１１が形成される。そのシリコン酸化膜１１に、磁気抵抗素子Ｍの表面を露出する開口部１１ａが形成され、その開口部１１ａ内にトップヴィア１２が形成される。次に、そのトップヴィア１１ａを覆うように、シリコン酸化膜１４が形成される。次に、図７に示すように、シリコン酸化膜１４に、ビット線を形成するための配線溝１４ａが形成される。次に、図８に示すように、スパッタ法により、配線溝１４ａの底面と側面を覆うように、たとえば、タンタル（Ｔａ）等のバリアメタル層１７が形成される。次に、スパッタ法により、バリアメタル層１７の上に、磁場を遮蔽するクラッド層として、たとえば、ニッケル鉄（ＮｉＦｅ）の磁性体層１８が形成される。
【００３９】
次に、磁性体層１８およびバリアメタル層１７に、エッチングあるいはスパッタエッチングを施すことにより、図９に示すように、配線溝１４ａの側面上に位置する磁性体層１８およびバリアメタル層１７のそれぞれの部分（磁性体層１８ａ、バリアメタル層１７ａ）を残して、配線溝１４ａの底面とシリコン酸化膜１４の上面上に位置する磁性体層１８およびバリアメタル層１７の部分が除去される。なお、このエッチングでは、配線溝１４ａの底に位置するバリアメタル層の部分が残されてもよいが、磁性体層１８の部分を確実に除去する必要がある。
【００４０】
次に、図１０に示すように、スパッタ法により、配線溝１４ａの底面等を覆うように、たとえば、タンタル（Ｔａ）等のバリアメタル層１９が形成される。次に、図１１に示すように、めっきにより、配線溝１４ａを充填するように銅膜２０が形成される。次に、図１２に示すように、化学的機械研磨処理を施して、シリコン酸化膜１４の上面上に位置するバリアメタル層１９および銅膜２０の部分を除去することにより、配線溝１４ａ内に残されたバリアメタル層１９および銅膜２０の部分（バリアメタル層１９ａ、銅膜２０ａ）が、ビット線ＢＬとして形成される。
【００４１】
次に、図１３に示すように、ビット線ＢＬの銅膜２０ａの銅の拡散を防止する配線材料拡散防止膜としてのシリコン窒化膜２２が、ビット線ＢＬの上面に接触するように形成される。次に、ヨークカバーとなる積層膜が順次形成される。まず、図１４に示すように、スパッタ法により、たとえば、タンタル（Ｔａ）等の膜厚約５ｎｍの下層接着層となるバリアメタル層２３が、シリコン窒化膜２２の表面に接触するように形成される。次に、図１５に示すように、スパッタ法により、磁場を遮蔽するニッケル鉄（ＮｉＦｅ）等の膜厚約１５ｎｍの磁性体層２４が、バリアメタル層２３の表面に接触するように形成される。次に、図１６に示すように、スパッタ法により、たとえば、タンタル（Ｔａ）等の膜厚約１５ｎｍの上層接着層となるバリアメタル層２５が、磁性体層２４の表面に接触するように形成される。こうして、ヨークカバーとなる積層膜ＭＬが形成される。
【００４２】
次に、積層膜ＭＬ（２３，２４，２５）をパターニングするための写真製版処理を施す。図１７に示すように、バリアメタル層２５の表面に、有機系の反射防止膜２６が形成される。次に、図１８に示すように、反射防止膜２６の表面上にフォトレジスト２７が塗布される。次に、フォトレジスト２７に写真製版処理を施すことにより、図１９に示すように、ヨークカバーをパターニングするためのレジストマスク２７ａが形成される。レジストマスク２７ａは、ビット線ＢＬに沿ってビット線ＢＬを覆うように形成される。
【００４３】
次に、積層膜ＭＬ（２３，２４，２５）をパターニングする。まず、レジストマスク２７ａをエッチングマスクとして、たとえば、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスの雰囲気のもとで、反射防止膜２６およびバリアメタル層２５に反応性イオンエッチング処理を施すことにより、バリアメタル層２５のマスク（図示せず）が形成される（ステップ１）。次に、レジストマスク２７ａを除去し、バリアメタル層２５のマスクをエッチングマスクとして、たとえば、一酸化炭素（ＣＯ）、アンモニア（ＮＨ3）ガスおよびアルゴン（Ａｒ）ガスの混合ガスの雰囲気のもとで、磁性体層２４に反応性イオンエッチング処理を施すことにより、磁性体層２４をパターニングする（ステップ２）。次に、バリアメタル層２５のマスクをエッチングマスクとして、たとえば、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスの雰囲気のもとで、バリアメタル層２３に反応性イオンエッチング処理を施すことにより、バリアメタル層２３をパターニングする（ステップ３）。
【００４４】
こうして、積層膜ＭＬ（２３，２４，２５）をパターニングすることにより、図２０に示すように、バリアメタル層２３ａ、磁性体層２４ａおよびバリアメタル層２５ａからなるヨークカバーＹＣが形成される。その後、ヨークカバーＹＣの表面に接触するようにシリコン窒化膜２８を形成することにより、図５に示すように、ＭＲＡＭの主要部分が形成される。
【００４５】
上述したＭＲＡＭの製造方法では、ヨークカバーＹＣを、磁性体層を含む所定の積層膜に反応性イオンエッチング処理を施すことによって形成することで、スループットを上げながら生産コストを抑えることができる。このことについて、比較例を交えて説明する。
【００４６】
図２１に示すように、ビット線ＣＢＬの上面に接触するように拡散防止膜としてのシリコン窒化膜１２２が形成された後、高密度プラズマ法（ＨＤＰ：High Density Plasma）により、シリコン酸化膜１３０が形成される。次に、図２２に示すように、そのシリコン酸化膜１３０に、ビット線ＣＢＬに沿ってシリコン窒化膜１１２の表面を露出する溝１３０ａが形成される。次に、図２３に示すように、溝１３０ａの底面および側面を覆うように、シリコン酸化膜１３０の表面上に、バリアメタル層１３２、磁性体層１３３およびバリアメタル層１３４が順次形成される。こうして、ヨークカバーとなる積層膜ＣＭＬが形成される。次に、溝１３０ａを充填するように、積層膜ＣＭＬの表面上に、高密度プラズマ法により、シリコン酸化膜１３５が形成される。
【００４７】
次に、化学的機械研磨処理を施すことにより、溝１３０ａ内の底面と、底面近傍の側面に位置する積層膜ＣＭＬの部分（１３２ａ、１３３ａ、１３４ａ）を残して、他の積層膜ＣＭＬの部分およびシリコン酸化膜１３５の部分が除去される（図２４参照）。こうして、図２４に示すように、ヨークカバーＣＹＣが形成される。
【００４８】
比較例に係る半導体装置では、ヨークカバーＣＹＣを形成するために、高密度プラズマ法によってシリコン酸化膜（シリコン酸化膜１３０，１３５）を形成する工程が２工程必要とされ、さらに、ヨークカバーとなる積層膜ＣＭＬとシリコン酸化膜１３５に化学的機械研磨処理を施す工程が必要とされる。このため、上述したＭＲＡＭにおけるヨークカバーの形成工程に比べて工程数が多く、生産コストの低減を阻害する要因となる。
【００４９】
また、化学的機械研磨処理では、ウェハ（半導体基板）面内における研磨量にばらつきがあるため、このばらつきによる影響を低減するために、シリコン酸化膜として相応の膜厚のシリコン酸化膜を形成する必要があり、また、溝として相応の深さの溝を形成する必要があり、これらは、スループットを低下させてしまう要因となる。
【００５０】
これに対して上述したＭＲＡＭでは、ヨークカバーＹＣは、シリコン窒化膜２２を形成した後、所定の積層膜ＭＬを形成し、その積層膜ＭＬに反応性イオンエッチング処理を施すことによって形成される。このため、比較例に比べて工程数が少なく、生産コストの低減に寄与することができる。また、ヨークカバーＹＣは、反応性イオンエッチングによる積層膜のパターニングによって実質的に形成されるため、ヨークカバーを形成する工程として工程がシンプルであり、スループットの向上を図ることができる。
【００５１】
次に、図２５に示すように、ヨークカバーＹＣの膜厚ＴＨ、下地のシリコン窒化膜２２の膜厚ＴＳ、ヨークカバーＹＣの積層端面の形状（点線枠内）について説明する。まず、ヨークカバーＹＣの膜厚について説明する。
【００５２】
反応性イオンエッチングによって積層膜をパターニングするためには、レジストマスクを形成する必要がある。レジストマスクを形成する際の写真製版処理（図１９参照）では、アライメントマークに基づいて下地のパターンとの位置合わせを行う必要がある。このＭＲＡＭでは、アライメントマークは、ビット線を形成する際に同時にダマシン法によって形成される。このため、アライメントマークとしては段差がないため、積層膜を形成した後に、光を透過させてアライメントマークを検知することになる。
【００５３】
ところが、積層膜はバリアメタル（Ｔａ）層と磁性体層（ＮｉＦｅ）からなり、不透明な膜であるため、積層膜の膜厚が厚くなると、積層膜の下地に形成されているアライメントマークを検知することが困難になることがある。このため、アライメントマークを誤検知するなどして、フォトレジストマスクの写真製版処理を良好に行うことができなくなるおそれがある。
【００５４】
そこで、発明者らは、ヨークカバーとなる積層膜の膜厚と、アライメントのずれとの関係について評価を行った。図２６および図２７に示すように、評価用の試料として、銅膜による矩形状のアライメントマークＡＭをダイシングライン領域に形成した試料を用意して、積層膜ＭＬの膜厚ＴＨを振り分けた。また、積層膜ＭＬ上に塗布したフォトレジスト３１には、フォーカスを合わせるための矩形状の抜きのパターン３１ａを形成した。フォトレジスト３１にフォーカスを合わせた状態で、積層膜ＭＬの下に位置するアライメントマークＡＭによる位置合わせを行って、アライメントのずれを評価した。その結果を図２８に示す。
【００５５】
図２８は、アライメントのずれ量（縦軸）と積層膜の膜厚（横軸）との関係を示すグラフである。同グラフに示されるように、積層膜の膜厚が約５０ｎｍ以下では、アライメントを合わせる光が積層膜を透過することができ、アライメントのずれ量は比較的小さいことがわかった。一方、積層膜の膜厚が約５０ｎｍを越えると、光が積層膜を透過することができなくなり、アライメントのずれ量が急激に増加することがわかった。この評価結果から、積層膜の膜厚は５０ｎｍ以下に設定することが好ましいことが判明した。
【００５６】
また、発明者らの評価により、ヨークカバーＹＣでは、磁性体層２４ａの膜厚が５ｎｍよりも薄いと磁場を閉じ込め難いことがわかった。このため、ＭＲＡＭとしての所望の特性を得るには、磁性体層２４ａの膜厚を５ｎｍ以上に設定することが好ましいことが判明した。また、バリアメタル層２３ａでは、膜厚が１ｎｍ以上あれば、下地のシリコン窒化膜との接着性を確保できることがわかった。さらに、バリアメタル層２５ａでは、反応性イオンエッチングを施す際のエッチングマスクとしての機能を確保するために、磁性体層２４ａと同程度の膜厚が好ましいことがわかった。この評価結果から、積層膜は、薄くても１０ｎｍ以上になるように形成することが好ましいことが判明した。
【００５７】
以上の評価結果から、積層膜をパターニングすることによって形成されるヨークカバーＹＣでは、その膜厚ＴＨは１０ｎｍ以上５０ｎｍ以下になる。
【００５８】
次に、シリコン窒化膜２２の膜厚ＴＳについて説明する。ビット線ＢＬとヨークカバーＹＣとの間に介在するシリコン窒化膜２２では、その膜厚が薄い方が、ヨークカバーＹＣをビット線ＢＬの上面に接近させることができて、ビット線ＢＬとヨークカバーＹＣとの間から漏れる磁場を少なくすることができる。
【００５９】
図２９は、発明者らによって評価された、磁束密度（保磁力）とシリコン窒化膜の膜厚との関係を示すグラフである。横軸は、シリコン窒化膜の膜厚に相当する、ヨークカバーとビット線の上面との距離を示す。縦軸は、磁気抵抗素子とビット線間の距離を１００ｎｍとした場合の磁束密度（保磁力）を示す。グラフに示される規格値は、安定して磁気抵抗素子を磁化（保磁）できる磁束密度（保磁力）の下限値を示す。このグラフから、ヨークカバーとビット線の上面との距離、すなわち、シリコン窒化膜の膜厚が１５０ｎｍ以下であれば、磁場を閉じ込めて、磁気抵抗素子Ｍに磁場を集中的に作用させることができることがわかった。なお、上述したＭＲＡＭでは、シリコン窒化膜２２の標準的な膜厚を約６０ｎｍとした。
【００６０】
次に、ヨークカバーＹＣの積層膜の積層端面に形状について説明する。上述したＭＲＡＭでは、ヨークカバーＹＣは、積層膜ＭＬに対し、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスによる反応性イオンエッチング（ステップ１）、一酸化炭素（ＣＯ）、アンモニア（ＮＨ3）ガスおよびアルゴン（Ａｒ）ガスの混合ガスによる反応性イオンエッチング（ステップ２）および四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスによる反応性イオンエッチング（ステップ３）の３つのステップのエッチング処理を施すことによって形成される。
【００６１】
発明者らの評価によれば、この３つのステップの反応性イオンエッチングによってパターニングされたヨークカバーＹＣの端面は、順テーパ状になることが確認された。すなわち、図２５（点線枠Ａ内）に示すように、積層膜ＭＬの対向する２つの積層端面が、上方に向かって互いに近づく態様で、下地のシリコン窒化膜２２の表面に交差するようにヨークカバーＹＣが形成されることがわかった。一方、比較例に係るＭＲＡＭでは、図２４に示すように、化学的機械研磨処理によってヨークカバーを形成するため、ヨークカバーの積層端面は、シリコン酸化膜１３０の上面と同じ面に位置し、下地のシリコン窒化膜１２２の表面と交差することはない。
【００６２】
図２５に示すように、ヨークカバーＹＣの積層端面が順テーパ状になることで、ヨークカバーＹＣを覆う拡散防止膜としてのシリコン窒化膜２８のカバレッジもよくなる。一般に、積層膜のうち、磁性体層はバリアメタル層よりもエッチングされやすい傾向にある。このため、図３０に示すように、ヨークカバーＣＹＣの積層端面には、磁性体層１２４ａの端面がバリアメタル層１２３ａ，１２５ａの端面よりも後退することによってサイドエッチが発生することがある。ヨークカバーＣＹＣの積層端面にサイドエッチが生じた状態でシリコン窒化膜１２８が形成されると、シリコン窒化膜によって、互いに隣接するヨークカバーＣＹＣとヨークカバーＣＹＣとの間に位置する領域を良好に埋め込むことができず、ボイド１２８ａが形成されることがある。このため、矢印ＣＪに示すように、磁場が漏れてしまうおそれがある。
【００６３】
一方、図３１に示すように、積層端面が順テーパ状のヨークカバーＹＣでは、シリコン窒化膜２８によって、互いに隣接するヨークカバーＹＣとヨークカバーＹＣとの間に位置する領域（点線枠Ｂ）を良好に埋め込むことができ、シリコン窒化膜２８にボイドが生じるのを抑制することができる。しかも、積層端面が順テーパ状に形成されることで、レジストマスクを形成する際の露光マージンを下げることなく、ヨークカバーＹＣの寸法を長くすることができる。すなわち、ビット線が延在する方向と直交する方向（ディジット線が延在する方向）に互いに隣接するレジストマスク間の間隔を狭めることなく、ヨークカバーＹＣの幅を広げることができる。これにより、ビット線ＢＬとヨークカバーＹＣとのオーバラップマージンが上がり、矢印Ｊに示すように、磁場の漏れを効果的に抑制して磁場を閉じ込めておくことができる。
【００６４】
実施の形態２
ここでは、磁性体層と上層のバリアメタル層の２層からなるヨークカバーを備えたＭＲＡＭについて説明する。図３２および図３３に示すように、ビット線ＢＬの上面を覆うヨークカバーＹＣは、たとえば、ニッケル鉄（ＮｉＦｅ）の磁性体層２４ａおよびタンタル（Ｔａ）等のバリアメタル層２５ａの積層膜からなる。ヨークカバーＹＣとビット線ＢＬとの間に介在するシリコン窒化膜２２には、リスパッタ法により、表面から所定の深さにわたり、たとえば、タンタル（Ｔａ）を導入することにより、金属材料と絶縁性材料とが混合されたミキシング層４１が形成されている。ミキシング層４１は、ヨークカバーＹＣの磁性体層２４ａのシリコン窒化膜２２への接着性を高める機能を有する。なお、これ以外の構成については、図３〜図５に示すＭＲＡＭと同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
【００６５】
次に、上述したＭＲＡＭの製造方法について説明する。まず、前述した図６〜図１３に示す工程と同様の工程を経て、図３４に示すように、ビット線ＢＬの上面に接触するように、配線材料の拡散防止膜としてのシリコン窒化膜２２が形成される。次に、所定のスパッタチャンバー内にてシリコン窒化膜２２に対しリスパッタ処理を施すことにより、シリコン窒化膜２２の表面から所定の深さにわたり、絶縁材料としてのシリコン窒化膜に金属材料を混合させたミキシング層が形成される。
【００６６】
図３５に示すように、スパッタチャンバー４２内の下部には、ステージ４６が設けられ、そのステージを取り囲むようにコイル４５が配置されている。ステージの４６の上方には、金属材料として、たとえば、ニッケル鉄（ＮｉＦｅ）またはタンタル（Ｔａ）のターゲット４４が配置されている。そのターゲット４４の上方には、マグネット４３が配置されている。ステージ４６には、交流電源が接続され、コイル４５には、高周波電源と直流電源が接続されている。また、ターゲット４４には、直流電源が接続されている。
【００６７】
ステージ４６上に半導体基板（ウェハ）が載置されて、ステージ４６には相対的に高いバイアス電圧を印加し、ターゲット４４には相対的に低いバアイス電圧を印加する。スパッタチャンバー４２内にアルゴンガスを導入してプラズマを生成する。プラズマが生成されることによって、アルゴンは相対的にバイアス電圧の高いステージ４６側に引き寄せられ、その引き寄せられたアルゴンによって、ウェハ表面のシリコン窒化膜２２がスパッタされる（スパッタエッチ）。
【００６８】
一方、相対的に低いバイアス電圧が印加されているターゲット４４側にも、一部のアルゴンが引き寄せられて、ニッケル鉄（ＮｉＦｅ）がスパッタされる。スパッタされたニッケル鉄（ＮｉＦｅ）はイオン化しているために、相対的にバイアス電圧の高いステージ４６側に引き寄せられて、シリコン窒化膜２２にニッケル鉄（ＮｉＦｅ）が打ち込まれる。こうして、図３６に示すように、シリコン窒化膜２２の表面から所定の深さにわたり、ニッケル鉄（ＮｉＦｅ）が導入されて、シリコン窒化膜２２にニッケル鉄が混合されたミキシング層４１が形成される。
【００６９】
次に、ヨークカバーとなる積層膜が順次形成される。まず、図３７に示すように、スパッタ法により、磁場を遮蔽するニッケル鉄（ＮｉＦｅ）等の膜厚約１５ｎｍの磁性体層２４が、ミキシング層４１（シリコン窒化膜２２）の表面に接触するように形成される。次に、図３８に示すように、スパッタ法により、たとえば、タンタル（Ｔａ）等の膜厚約１５ｎｍの上層接着層となるバリアメタル層２５が、磁性体層２４の表面に接触するように形成される。こうして、ヨークカバーとなる積層膜ＭＬが形成される。
【００７０】
次に、積層膜ＭＬ（２４，２５）をパターニングするための写真製版処理を施す。図３９に示すように、バリアメタル層２５の表面に、有機系の反射防止膜２６が形成される。次に、反射防止膜２６の表面上にフォトレジスト（図示せず）が塗布される。次に、フォトレジストに写真製版処理を施すことにより、図４０に示すように、ヨークカバーをパターニングするためのレジストマスク２７ａが形成される。
【００７１】
次に、積層膜ＭＬ（２４，２５）をパターニングする。まず、レジストマスク２７ａをエッチングマスクとして、たとえば、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスの雰囲気のもとで、反射防止膜２６およびバリアメタル層２５に反応性イオンエッチング処理を施すことにより、バリアメタル層２５のマスク（図示せず）が形成される（ステップ１）。次に、レジストマスク２７ａを除去し、バリアメタル層２５のマスクをエッチングマスクとして、たとえば、一酸化炭素（ＣＯ）、アンモニア（ＮＨ3）ガスおよびアルゴン（Ａｒ）ガスの混合ガスの雰囲気のもとで反応性イオンエッチング処理（ステップ２）を施し、さらに、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスの雰囲気のもとで反応性イオンエッチング処理（ステップ３）を施すことにより、磁性体層２４をパターニングする。
【００７２】
こうして、積層膜ＭＬ（２４，２５）をパターニングすることにより、図４１に示すように、磁性体層２４ａおよびバリアメタル層２５ａからなるヨークカバーＹＣが形成される。その後、ヨークカバーＹＣの表面に接触するようにシリコン窒化膜２８を形成することにより、図３２に示すように、ＭＲＡＭの主要部分が形成される。
【００７３】
上述したＭＲＡＭでは、ヨークカバーＹＣは、磁性体層２４ａとバリアメタル層２５ａの積層膜からなり、磁性体層２４ａがシリコン窒化膜２２の表面に接触する態様で形成されている。磁性体層をなすニッケル鉄（ＮｉＦｅ）は、一般的に耐食性に優れており、反応性が低く安定な物質であるため、磁性体とは異なる異種の物質、とりわけ、絶縁膜との接着性が悪いとされる。このため、磁性体層が絶縁膜に直接形成された構造では、磁性体層が剥がれやすくなってしまう。
【００７４】
発明者らは、種々の評価を行うことによって、ヨークカバーとなる磁性体層を形成する前に、絶縁膜であるシリコン窒化膜２２の表面にリスパッタ処理を施すことで、ヨークカバーＹＣとシリコン窒化膜２２との接着性を向上することができることを見出した。
【００７５】
ここで、発明者らが行ったＸ線反射率測定（ＸＲＲ：X-Ray Reflectivity）による評価について説明する。試料として、まず、膜厚約１００ｎｍのシリコン酸化膜を形成したウェハ（半導体基板）を用意した。次に、そのウェハをスパッタチャンバー内のステージに載置し、シリコン酸化膜にリスパッタ処理を約５秒間施した。ターゲットの材料として、タンタル（Ｔａ）とニッケル鉄（ＮｉＦｅ）との２種類を用いた。その結果を図４２に示す。
【００７６】
図４２に示すように、ターゲットの材料として、タンタル（Ｔａ）を適用した場合では、シリコン酸化膜の表面から約６．８ｎｍの深さにまで、タンタル（Ｔａ）が打ち込まれていることが判明した。一方、ターゲットの材料として、ニッケル鉄（ＮｉＦｅ）を適用した場合では、シリコン酸化膜の表面から約４．６ｎｍの深さにまで、ニッケル鉄（ＮｉＦｅ）が打ち込まれていることが判明した。
【００７７】
また、タンタルが打ち込まれたシリコン酸化膜の密度（膜厚平均）は、３．８ｇ／ｃｍ3となり、また、ニッケル鉄が打ち込まれたシリコン酸化膜の密度（膜厚平均）は約２．８８ｇ／ｃｍ3となり、リスパッタ処理が施されたシリコン酸化膜では、シリコン酸化膜の密度とは異なる密度の領域が形成されていることが実証された。この領域では、絶縁膜をなす絶縁材料と、打ち込まれたニッケル鉄（ＮｉＦｅ）等の金属材料とが混合しており、発明者らは、この領域を「ミキシング層」と称した。
【００７８】
上述したＭＲＡＭでは、図４３に示すように、シリコン窒化膜２２の表面から所定の深さＴＳＭにわたりミキシング層４１が形成されて、このミキシング層４１が、ヨークカバーＹＣの磁性体層２４ａをシリコン窒化膜２２に接着させる接着層としての機能を有していると、発明者らは考えた。このような接着層としての機能を持たせる金属材料としては、ニッケル鉄（ＮｉＦｅ）あるいはタンタル（Ｔａ）の他に、不活性な金属（Ａｕ等）以外の金属が望ましいと考えられる。
【００７９】
なお、上述したＭＲＡＭでは、図３等に示されるＭＲＡＭと同様に、磁性体層を含む所定の積層膜に反応性イオンエッチング処理を施すことによって形成することで、スループットを上げながら生産コストを抑えることができる。また、レジストマスクを形成する際のアライメントのずれを抑制するとともに、磁場を効果的に閉じ込めておくために、ヨークカバーＹＣの膜厚（磁性体層＋バリアメタル層）ＴＨは、１０ｎｍ以上５０ｎｍ以下であることが望ましい（図４３参照）。
【００８０】
さらに、反応性イオンエッチングによってパターニングされるヨークカバーＹＣの端面（積層端面）が順テーパ状になることで、レジストマスクを形成する際の露光マージンを下げることなく、ビット線ＢＬとヨークカバーＹＣとのオーバラップマージンが上がり、磁場の漏れを抑制して磁場を閉じ込めておくことができる。また、ヨークカバーＹＣを覆う拡散防止膜としてのシリコン窒化膜２８のカバレッジもよくなる。
【００８１】
実施の形態３
ここでは、比較的厚い磁性体層を含むヨークカバーを備えたＭＲＡＭについて説明する。図３等に示されるＭＲＡＭでは、ヨークカバーＹＣをなす積層膜のうち、磁性体層２４ａの膜厚が約１５ｎｍである場合を例に挙げた。ＭＲＡＭのスペックによっては、膜厚が約２５ｎｍ以上の磁性体層が要求される場合がある。
【００８２】
この場合、上層のバリアメタル層２５ａと磁性体層２４ａを同程度の膜厚にすることを考慮すると、下層のバリアメタル層２３ａの膜厚を１ｎｍとしても、上層のバリアメタル層２５ａの膜厚は２４ｎｍが上限値となって、上層のバリアメタル層２５ａの膜厚（最大膜厚２４ｎｍ）を磁性体層２４ａの膜厚（２５ｎｍ以上）と同じ膜厚にすることができなくなる。
【００８３】
本実施の形態に係るＭＲＡＭでは、そのような場合を想定して、上層のバリアメタル層の膜厚を補完させるハードマスク絶縁膜が形成されている。図４４および図４５に示すように、ヨークカバーＹＣのバリアメタル層２５ａの表面に接触するように、反射防止膜を兼ねたハードマスクとしてのシリコン窒化膜５１ａが形成されている。バリアメタル層２５ａとシリコン窒化膜５１ａとを合わせた膜厚が、磁性体層２４ａの膜厚とほぼ同じ膜厚になる。なお、これ以外の構成については、図３〜図５に示すＭＲＡＭと同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
【００８４】
次に、上述したＭＲＡＭの製造方法について説明する。まず、前述した図６〜図１３に示す工程と同様の工程を経て、図４６に示すように、ビット線ＢＬの上面に接触するように、配線材料の拡散防止膜としてのシリコン窒化膜２２が形成される。
【００８５】
次に、ヨークカバーとなる積層膜が順次形成される。まず、スパッタ法により、たとえば、タンタル（Ｔａ）等の膜厚約１ｎｍの下層接着層となるバリアメタル層２３が、シリコン窒化膜２２の表面に接触するように形成される。次に、図４７に示すように、スパッタ法により、磁場を遮蔽するニッケル鉄（ＮｉＦｅ）等の膜厚約２５ｎｍ以上の磁性体層２４が、バリアメタル層２３の表面に接触するように形成される。次に、図４８に示すように、スパッタ法により、たとえば、タンタル（Ｔａ）等の膜厚約１５ｎｍの上層接着層となるバリアメタル層２５が、磁性体層２４の表面に接触するように形成される。こうして、ヨークカバーとなる積層膜ＭＬが形成される。
【００８６】
次に、図４９に示すように、バリアメタル層２５の表面に接触するように、反射防止膜を兼ねたハードマスクとなるシリコン窒化膜５１が形成される。シリコン窒化膜５１の膜厚は、シリコン窒化膜５１とバリアメタル層２５とを合わせた膜厚が、磁性体層２４の膜厚と同程度になるような膜厚とされる。
【００８７】
次に、積層膜ＭＬ（２３，２４，２５）をパターニングするための写真製版処理を施す。まず、図５０に示すように、反射防止膜としてのシリコン窒化膜５１の表面上にフォトレジスト２７が塗布される。次に、フォトレジスト２７に写真製版処理を施すことにより、図５１に示すように、ヨークカバーをパターニングするためのレジストマスク２７ａが形成される。
【００８８】
次に、積層膜ＭＬ（２３，２４，２５）をパターニングする。まず、レジストマスク２７ａをエッチングマスクとして、たとえば、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスの雰囲気のもとで、シリコン窒化膜５１およびバリアメタル層２５に反応性イオンエッチング処理を施すことにより、シリコン窒化膜５１とバリアメタル層２５のマスク（図示せず）が形成される（ステップ１）。次に、レジストマスク２７ａを除去し、反射防止膜２６とバリアメタル層２５のマスクをエッチングマスクとして、たとえば、一酸化炭素（ＣＯ）、アンモニア（ＮＨ3）ガスおよびアルゴン（Ａｒ）ガスの混合ガスの雰囲気のもとで、磁性体層２４に反応性イオンエッチング処理を施すことにより、磁性体層２４をパターニングする（ステップ２）。次に、バリアメタル層２５のマスクをエッチングマスクとして、たとえば、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスの雰囲気のもとで、バリアメタル層２３に反応性イオンエッチング処理を施すことにより、バリアメタル層２３をパターニングする（ステップ３）。
【００８９】
こうして、反応性イオンエッチングによって積層膜ＭＬ（２３，２４，２５）をパターニングすることにより、図５２に示すように、バリアメタル層２３ａ、磁性体層２４ａおよびバリアメタル層２５ａからなるヨークカバーＹＣが形成される。そのヨークカバーＹＣのバリアメタル層２５ａの表面上には、ハードマスクとしてのシリコン窒化膜５１ａが残されている。その後、ヨークカバーＹＣの積層端面およびシリコン窒化膜５１ａの表面に接触するようにシリコン窒化膜２８を形成することにより、図４５に示すように、ＭＲＡＭの主要部分が形成される。
【００９０】
上述したＭＲＡＭでは、次のような効果が得られる。まず、ＭＲＡＭでは、磁場を外部に漏らさないようにするために、ＭＲＡＭのスペックによってはヨークカバーＹＣの磁性体層２４ａとして、約２５ｎｍ以上の比較的厚い膜厚が要求される場合がある。一方、すでに説明したように、アライメントのずれを抑制する観点からヨークカバーＹＣの膜厚ＴＨには上限値（約５０ｎｍ）がある。また、上層のバリアメタル層２５には、反応性イオンエッチングを施す際のエッチングマスクとしての機能を確保するために、磁性体層２４と同程度の膜厚が要求される。
【００９１】
そうすると、ヨークカバーＹＣの膜厚の上限値の制約から、バリアメタル層２５の膜厚を磁性体層２４の膜厚と同程度に厚くすることができず、バリアメタル層２５だけではハードマスクとしての膜厚を確保できないような場合が想定される。上述したＭＲＡＭでは、ハードマスクとして不足する膜厚分のシリコン窒化膜５１をバリアメタル層２５の表面に形成することで、ハードマスクとしての膜厚が確保されて、ヨークカバーＹＣを確実にパターニングすることができる。
【００９２】
また、シリコン窒化膜５１は透明であるため、シリコン窒化膜５１によってアライメントに支障を来たすこともない。さらに、シリコン窒化膜５１は、反射防止膜としての機能を備えていることで、有機系の反射防止膜を形成する工程を省くことができる。
【００９３】
また、上層のバリアメタル層２５はシリコン窒化膜５１によって覆われるため、反応性イオンエッチング処理を施す際に、バリアメタル層が酸化されて応力が変動するのを防止することができる。このため、ヨークカバーＹＣとシリコン窒化膜２２との接着性を確保するための下層のバリアメタル層を省くことも可能になる。
【００９４】
下層のバリアメタル層を省く場合においては、酸素を含んだガスを使用してシリコン窒化膜を形成しようとすると、上層のバリアメタル層２５が酸化されて応力変動を引き起こし、シリコン窒化膜２２と磁性体層２４との界面において剥離が生じることがある。このため、下層のバリアメタル層を省く場合には、このような剥離を避けるために、酸素を含まない雰囲気のもとでシリコン窒化膜５１を形成することが必須条件となる。このため、シリコン窒化膜５１は、たとえば、モノシラン（ＳｉＨ4）とアンモニア（ＮＨ3）ガスとを反応させることによって形成することが望ましい。
【００９５】
なお、上述したＭＲＡＭでは、図３等に示されるＭＲＡＭと同様に、磁性体層を含む所定の積層膜に反応性イオンエッチング処理を施すことによって形成することで、スループットを上げながら生産コストを抑えることができる。また、レジストマスクを形成する際のアライメントのずれを抑制するとともに、磁場を効果的に閉じ込めておくために、ヨークカバーＹＣの膜厚（バリアメタル層２３ａ＋磁性体層２４ａ＋バリアメタル層２５ａ）ＴＨは、１０ｎｍ以上５０ｎｍ以下であることが望ましい。
【００９６】
さらに、反応性イオンエッチングによってパターニングされるヨークカバーの端面（積層端面）が順テーパ状になることで、レジストマスクを形成する際の露光マージンを下げることなく、ビット線ＢＬとヨークカバーＹＣとのオーバラップマージンが上がり、磁場の漏れを抑制して磁場を閉じ込めておくことができる。また、ヨークカバーＹＣを覆う拡散防止膜としてのシリコン窒化膜２８のカバレッジもよくなる。
【００９７】
実施の形態４
前述した各ＭＲＡＭでは、ビット線ＢＬの材料が拡散するのを防止するために、ヨークカバーＹＣとビット線ＢＬとの間に拡散防止膜としてのシリコン窒化膜が形成された場合を例に挙げて説明した。ここでは、ヨークカバーＹＣとビット線ＢＬとの間に拡散防止膜を介在させていないＭＲＡＭについて説明する。
【００９８】
図５３および図５４に示すように、ヨークカバーＹＣの下層のバリアメタル層２３ａは、ビット線ＢＬの上面に接触するように形成されている。なお、これ以外の構成については、図３〜図５に示すＭＲＡＭと同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
【００９９】
次に、上述したＭＲＡＭの製造方法について説明する。まず、前述した図６〜図１２に示す工程と同様の工程を経て、図５５に示すように、ビット線ＢＬが形成される。次に、ヨークカバーとなる積層膜が順次形成される。まず、図５６に示すように、スパッタ法により、たとえば、タンタル（Ｔａ）等の下層接着層となる膜厚約１ｎｍのバリアメタル層２３が、ビット線ＢＬの上面に接触するように形成される。
【０１００】
次に、スパッタ法により、磁場を遮蔽するニッケル鉄（ＮｉＦｅ）等の磁性体層２４が、バリアメタル層２３の表面に接触するように形成される。次に、スパッタ法により、たとえば、タンタル（Ｔａ）等の上層接着層となるバリアメタル層２５が、磁性体層２４の表面に接触するように形成される。こうして、ヨークカバーとなる積層膜ＭＬが形成される。
【０１０１】
次に、積層膜ＭＬ（２３，２４，２５）をパターニングするための写真製版処理を施す。まず、図５７に示すように、バリアメタル層２５の表面に接触するように、有機系の反射防止膜２６が形成される。次に、反射防止膜２６の表面上にフォトレジスト（図示せず）が塗布される。次に、フォトレジストに写真製版処理を施すことにより、図５８に示すように、ヨークカバーをパターニングするためのレジストマスク２７ａが形成される。
【０１０２】
次に、積層膜ＭＬ（２３，２４，２５）をパターニングする。まず、レジストマスク２７ａをエッチングマスクとして、たとえば、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスの雰囲気のもとで、反射防止膜２６およびバリアメタル層２５に反応性イオンエッチング処理を施すことにより、バリアメタル層２５のマスク（図示せず）が形成される（ステップ１）。次に、レジストマスク２７ａを除去し、バリアメタル層２５のマスクをエッチングマスクとして、たとえば、一酸化炭素（ＣＯ）、アンモニア（ＮＨ3）ガスおよびアルゴン（Ａｒ）ガスの混合ガスの雰囲気のもとで、磁性体層２４に反応性イオンエッチング処理を施すことにより、磁性体層２４をパターニングする（ステップ２）。次に、バリアメタル層２５のマスクをエッチングマスクとして、たとえば、四フッ化炭素（ＣＦ4）ガスとアルゴン（Ａｒ）ガスとの混合ガスの雰囲気のもとで、バリアメタル層２３に反応性イオンエッチング処理を施すことにより、バリアメタル層２３をパターニングする（ステップ３）。
【０１０３】
こうして、積層膜ＭＬ（２３，２４，２５）をパターニングすることにより、図５９に示すように、バリアメタル層２３ａ、磁性体層２４ａおよびバリアメタル層２５ａからなるヨークカバーＹＣが形成される。その後、ヨークカバーＹＣの表面に接触するようにシリコン窒化膜２８を形成することにより、図５４に示すように、ＭＲＡＭの主要部分が形成される。
【０１０４】
上述したＭＲＡＭでは、ヨークカバーＹＣは、ビット線ＢＬの表面に接触する態様でビット線ＢＬを覆うように形成されている。発明者らは、種々の評価を行うことによって、ヨークカバーＹＣのバリアメタル層２３ａの膜厚が約１ｎｍ以上あれば、バリアメタル層２３ａによってビット線ＢＬの配線材料が拡散するのを防止することができることを見出した。拡散防止膜としてのシリコン窒化膜を省くことで、生産コストの削減に寄与することができる。
【０１０５】
なお、上述したＭＲＡＭでは、図３等に示されるＭＲＡＭと同様に、磁性体層を含む所定の積層膜に反応性イオンエッチング処理を施すことによって形成することで、スループットを上げながら生産コストを抑えることができる。また、レジストマスクを形成する際のアライメントのずれを抑制するとともに、磁場を効果的に閉じ込めておくために、ヨークカバーＹＣの膜厚（バリアメタル層２３ａ＋磁性体層２４ａ＋バリアメタル層２５ａ）ＴＨは、１０ｎｍ以上５０ｎｍ以下であることが望ましい。
【０１０６】
さらに、反応性イオンエッチングによってパターニングされるヨークカバーの端面（積層端面）が順テーパ状になることで、レジストマスクを形成する際の露光マージンを下げることなく、ビット線ＢＬとヨークカバーＹＣとのオーバラップマージンが上がり、磁場の漏れを抑制して磁場を閉じ込めておくことができる。また、ヨークカバーＹＣを覆う拡散防止膜としてのシリコン窒化膜２８のカバレッジもよくなる。
【０１０７】
各実施の形態に係る半導体装置（ＭＲＡＭ）では、ヨークカバーＹＣは、所定の積層膜に３ステップの反応性イオンエッチング処理を施すことによってパターニングされる点に特徴がある。その第１ステップにおけるガス種として、四フッ化炭素（ＣＦ4）ガスおよびアルゴン（Ａｒ）ガスの混合ガスを例に挙げたが、ガス種としてはこれに限られず、ハロゲン系のガスおよびアルゴン（Ａｒ）ガスの混合ガスを用いることができる。
【０１０８】
また、第２ステップにおけるガス種として、一酸化炭素（ＣＯ）、アンモニア（ＮＨ3）ガスおよびアルゴン（Ａｒ）ガスの混合ガスを例に挙げたが、ガス種としてはこれに限られず、たとえば、トリフルオロメタン（ＣＨＦ3）ガス、アンモニア（ＮＨ3）ガスおよび酸素（Ｏ2）の混合ガスでもよく、また、塩素（Ｃｌ2）ガスおよびアルゴン（Ａｒ）ガスの混合ガスでもよい。
【０１０９】
さらに、第３ステップにおけるガス種として、四フッ化炭素（ＣＦ4）ガスおよびアルゴン（Ａｒ）ガスの混合ガスを例に挙げたが、ガス種としてはこれに限られず、たとえば、ＣｘＦｙ（ｘ＝１〜６、ｙ＝１〜８（ｘ＝１、ｙ＝４を除く））ガスおよびアルゴン（Ａｒ）ガスの混合ガス、トリフルオロメタン（ＣＨＦ3）ガスおよびアルゴン（Ａｒ）ガスの混合ガス、ジフルオロメタン（ＣＨ2Ｆ2）ガスおよびアルゴン（Ａｒ）ガスの混合ガス、一酸化炭素（ＣＯ）およびアルゴン（Ａｒ）ガスの混合ガス等の、元素として炭素を含むガスとアルゴン（Ａｒ）ガスとの混合ガスを用いることができる。また、アンモニア（ＮＨ3）とアルゴンガス（Ａｒ）との混合ガスも、第３ステップのエッチングに適用することが可能である。
【０１１０】
また、ビット線の配線材料の拡散を防止する膜として、シリコン窒化膜を例に挙げて説明したが、拡散防止効果のある絶縁膜であればよく、たとえば、シリコン炭化窒化（ＳｉＣＮ）膜、あるいは、シリコン酸窒化（ＳｉＯＮ）膜等も適用することができる。下層の接着層として、タンタル（Ｔａ）膜を例に挙げて説明したが、下方の絶縁膜と上方の磁性体膜の双方と密着性がある材料であればよく、たとえば、タンタルナイトライド（ＴａＮ）膜、チタン（Ｔｉ）膜、チタンナイトライド（ＴｉＮ）膜、ニッケル（Ｎｉ）膜、鉄（Ｆｅ）膜、タングステン（Ｗ）膜等も適用することができる。上層の接着層として、タンタル（Ｔａ）膜を例に挙げて説明したが、ハードマスクとしても適用可能な膜であればよく、タンタルナイトライド（ＴａＮ）膜、チタンナイトライド（ＴｉＮ）膜、あるいは、チタン（Ｔｉ）膜等を適用することができる。
【０１１１】
反射防止膜として、シリコン窒化膜を例に挙げて説明したが、ＢＡＲＣ（Bottom Antｉ Reflective Coating）、あるいは、シリコン酸窒化（ＳｉＯＮ）膜等を適用することができる。磁性体層としてニッケル鉄（ＮｉＦｅ）を例に挙げて説明したが、鉄（Ｆｅ）を含む磁性体合金であればよく、たとえば、コバルト鉄（ＣｏＦｅ）等でもよい。ビット線としては、ダマシン法によって形成される銅配線を例に挙げて説明したが、アルミニウム（Ａｌ）配線でもよい。
【０１１２】
また、上述した各ＭＲＡＭでは、図３等に示されるように、磁気抵抗素子Ｍとビット線ＢＬとがトップヴィア１２を介して電気的に接続されている構造を例に挙げて説明したが、図６０に示すように、トップヴィアを備えずに、磁気抵抗素子Ｍにビット線ＢＬが直接接続されているＭＲＡＭにおいても、上述したヨークカバーＹＣを適用することができる。なお、図６０では、図３に示す構造と同一部材については、同一符号を付している。
【０１１３】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１１４】
本発明は、記憶素子として磁気抵抗素子を備えたＭＲＡＭに有効に利用される。
【符号の説明】
【０１１５】
１ 半導体基板、２ シリコン酸化膜、２ａ，２ｂ 配線溝、３ 読み出し用配線、３ａ クラッド層、３ｂ 銅膜、ＤＬ ディジット線、４ａ クラッド層、４ｂ 銅膜、５ シリコン窒化膜、６ シリコン酸化膜、７ 開口部、８ タンタル膜、Ｍ 磁気抵抗素子、１０ シリコン窒化膜、１１ シリコン酸化膜、１１ａ 開口部、１２ トップヴィア、１４ シリコン酸化膜、１４ａ 配線溝、１７，１７ａ バリアメタル層、１８，１８ａ クラッド層、１９，１９ａ バリアメタル層、２０，２０ａ 銅膜、ＢＬ ビット線、２２ シリコン窒化膜、２３，２３ａ バリアメタル層、２４，２４ａ 磁性体層、２５，２５ａ バリアメタル層、ＭＬ 積層膜、ＹＣ ヨークカバー、２６ 反射防止膜、２７ フォトレジスト、２７ａ フォトレジストマスク、２８ シリコン窒化膜、ＡＭ 銅アライメントマーク、３１ フォトレジスト、３１ａ 開口部、４１ ミキシング層、４２ チャンバー、４３ マグネット、４４ ニッケル鉄ターゲット、４５ コイル、４６ ステージ、５１ シリコン窒化膜、５１ａ シリコン窒化膜、ＴＭ 素子選択用トランジスタ、ＴＰ トランジスタ。
【特許請求の範囲】
【請求項１】
半導体基板の主表面の上方に磁気抵抗素子を形成する工程と、
前記磁気抵抗素子の直上に距離を隔てて、所定の方向に延在するビット線を形成する工程と、
前記ビット線を覆うように所定の積層膜を形成する工程と、
前記積層膜に加工を施すことにより、前記ビット線を流れる電流によって生じる磁場を遮蔽するヨークカバーを形成する工程と
を有し、
前記積層膜を形成する工程は、
前記ビット線を覆うように第１接着層を形成する工程と、
前記第１接着層の表面に接触するように、磁場を遮蔽する磁性体層を形成する工程と、
前記磁性体層の表面に接触するように第２接着層を形成する工程と
を備え、
前記ヨークカバーを形成する工程は、
前記ビット線の直上に位置する領域を覆うように、レジストマスクを形成する工程と、
前記レジストマスクをエッチングマスクとして、ハロゲン系ガスによる反応性イオンエッチング処理を施すことにより、前記第２接着層をパターニングする第１工程と、
パターニングされた前記第２接着層をエッチングマスクとして、アンモニアおよびアルゴン系ガスによる反応性イオンエッチング処理を施す第２工程と、
パターニングされた前記第２接着層をエッチングマスクとし、元素として炭素を含んだガスによる反応性イオンエッチング処理を施す第３工程と
を備えた、半導体装置の製造方法。
【請求項２】
前記積層膜を形成する工程の前に、前記ビット線の上面に接触するように、前記ビット線の配線材料が拡散するのを防止する拡散防止膜を形成する工程を備え、
前記積層膜を形成する工程では、前記第１接着層は前記拡散防止膜の表面に接触するように形成される、請求項１記載の半導体装置の製造方法。
【請求項３】
前記積層膜を形成する工程の後、前記第２接着層の表面に接触するように絶縁膜を形成する工程を備え、
前記ヨークカバーを形成する工程における前記第１工程では、前記絶縁膜および前記第２接着層がパターニングされ、
前記ヨークカバーを形成する工程における前記第２工程および前記第３工程のそれぞれでは、パターニングされた前記絶縁膜および前記第２接着層がエッチングマスクとされる、請求項２記載の半導体装置の製造方法。
【請求項４】
前記積層膜を形成する工程では、前記第１接着層は、前記ビット線の上面に接触するように形成される、請求項１記載の半導体装置の製造方法。
【請求項５】
半導体基板の主表面の上方に磁気抵抗素子を形成する工程と、
前記磁気抵抗素子の直上に距離を隔てて、所定の方向に延在するビット線を形成する工程と、
前記ビット線の上面に接触するように、前記ビット線の配線材料が拡散するのを防止する拡散防止膜を形成する工程と、
前記拡散防止膜の表面に接触するように所定の積層膜を形成する工程と、
前記積層膜に加工を施すことにより、前記ビット線を流れる電流によって生じる磁場を遮蔽するヨークカバーを形成する工程と
を有し、
前記拡散防止膜を形成する工程と前記積層膜を形成する工程との間に、前記拡散防止膜に金属材料を導入することにより、前記拡散防止膜の表面から所定の深さにわたり前記金属材料を含むミキシング層を形成する工程を備え、
前記積層膜を形成する工程は、
前記拡散防止膜の表面に接触するように、磁場を遮蔽する磁性体層を形成する工程と、
前記磁性体層の表面に接触するように接着層を形成する工程と
を備え、
前記ヨークカバーを形成する工程は、
前記接着層の表面上における、前記ビット線の直上に位置する領域を覆うように、レジストマスクを形成する工程と、
前記レジストマスクをエッチングマスクとして、ハロゲン系ガスによる反応性イオンエッチング処理を施すことにより、前記接着層をパターニングする第１工程と、
パターニングされた前記接着層をエッチングマスクとして、アンモニアおよびアルゴン系ガスによる反応性イオンエッチング処理を施す第２工程と、
パターニングされた前記接着層をエッチングマスクとし、元素として炭素を含んだガスによる反応性イオンエッチング処理を施す第３工程と
を備えた、半導体装置の製造方法。
【請求項６】
前記ミキシング層を形成する工程では、リスパッタ法により前記金属材料が導入される、請求項５記載の半導体装置の製造方法。
【請求項７】
半導体基板の主表面の上方に形成された磁気抵抗素子と、
前記磁気抵抗素子の直上に距離を隔てられ、所定の方向に延在するように形成されたビット線と、
前記ビット線の上面を覆うように形成され、前記ビット線に流れる電流によって生じる磁場を遮蔽するヨークカバーと
を備え、
前記ヨークカバーは、積層端面が順テーパ状の所定の積層膜を備え、
所定の前記積層膜は、
磁性体層と、
前記磁性体層の上面に接触するように形成された上層接着層と
を含む、半導体装置。
【請求項８】
前記ヨークカバーは、所定の前記積層膜として、前記磁性体層の下面に接触するように形成された下層接着層をさらに含む、請求項７記載の半導体装置。
【請求項９】
前記下層接着層の下面に接触するとともに、前記ビット線の上面に接触するように形成され、前記ビット線の配線材料の拡散を防止する拡散防止膜を備えた、請求項８記載の半導体装置。
【請求項１０】
前記上層接着層の表面に接触するように形成された絶縁膜を備え、
前記絶縁膜の端面は、順テーパ状の前記積層端面に繋がるように順テーパ状にされた、請求項９記載の半導体装置。
【請求項１１】
前記下層接着層は前記ビット線の上面に接触するように形成された、請求項８記載の半導体装置。
【請求項１２】
前記磁性体層の下面に接触するとともに、前記ビット線の上面に接触するように形成され、前記ビット線の配線材料の拡散を阻止する拡散防止膜を備え、
前記拡散防止膜は、表面から所定の深さにわたり、前記ヨークカバーを接着するための金属材料を含んだミキシング層を備えた、請求項７記載の半導体装置。
【請求項１３】
前記ヨークカバーの厚みは１０ｎｍ以上５０ｎｍ以下である、請求項７〜１２のいずれかに記載の半導体装置。
【請求項１４】
前記ヨークカバーの表面に接触するように形成されたキャップ層を備えた、請求項７〜１３のいずれかに記載の半導体装置。
【請求項１】
半導体基板の主表面の上方に磁気抵抗素子を形成する工程と、
前記磁気抵抗素子の直上に距離を隔てて、所定の方向に延在するビット線を形成する工程と、
前記ビット線を覆うように所定の積層膜を形成する工程と、
前記積層膜に加工を施すことにより、前記ビット線を流れる電流によって生じる磁場を遮蔽するヨークカバーを形成する工程と
を有し、
前記積層膜を形成する工程は、
前記ビット線を覆うように第１接着層を形成する工程と、
前記第１接着層の表面に接触するように、磁場を遮蔽する磁性体層を形成する工程と、
前記磁性体層の表面に接触するように第２接着層を形成する工程と
を備え、
前記ヨークカバーを形成する工程は、
前記ビット線の直上に位置する領域を覆うように、レジストマスクを形成する工程と、
前記レジストマスクをエッチングマスクとして、ハロゲン系ガスによる反応性イオンエッチング処理を施すことにより、前記第２接着層をパターニングする第１工程と、
パターニングされた前記第２接着層をエッチングマスクとして、アンモニアおよびアルゴン系ガスによる反応性イオンエッチング処理を施す第２工程と、
パターニングされた前記第２接着層をエッチングマスクとし、元素として炭素を含んだガスによる反応性イオンエッチング処理を施す第３工程と
を備えた、半導体装置の製造方法。
【請求項２】
前記積層膜を形成する工程の前に、前記ビット線の上面に接触するように、前記ビット線の配線材料が拡散するのを防止する拡散防止膜を形成する工程を備え、
前記積層膜を形成する工程では、前記第１接着層は前記拡散防止膜の表面に接触するように形成される、請求項１記載の半導体装置の製造方法。
【請求項３】
前記積層膜を形成する工程の後、前記第２接着層の表面に接触するように絶縁膜を形成する工程を備え、
前記ヨークカバーを形成する工程における前記第１工程では、前記絶縁膜および前記第２接着層がパターニングされ、
前記ヨークカバーを形成する工程における前記第２工程および前記第３工程のそれぞれでは、パターニングされた前記絶縁膜および前記第２接着層がエッチングマスクとされる、請求項２記載の半導体装置の製造方法。
【請求項４】
前記積層膜を形成する工程では、前記第１接着層は、前記ビット線の上面に接触するように形成される、請求項１記載の半導体装置の製造方法。
【請求項５】
半導体基板の主表面の上方に磁気抵抗素子を形成する工程と、
前記磁気抵抗素子の直上に距離を隔てて、所定の方向に延在するビット線を形成する工程と、
前記ビット線の上面に接触するように、前記ビット線の配線材料が拡散するのを防止する拡散防止膜を形成する工程と、
前記拡散防止膜の表面に接触するように所定の積層膜を形成する工程と、
前記積層膜に加工を施すことにより、前記ビット線を流れる電流によって生じる磁場を遮蔽するヨークカバーを形成する工程と
を有し、
前記拡散防止膜を形成する工程と前記積層膜を形成する工程との間に、前記拡散防止膜に金属材料を導入することにより、前記拡散防止膜の表面から所定の深さにわたり前記金属材料を含むミキシング層を形成する工程を備え、
前記積層膜を形成する工程は、
前記拡散防止膜の表面に接触するように、磁場を遮蔽する磁性体層を形成する工程と、
前記磁性体層の表面に接触するように接着層を形成する工程と
を備え、
前記ヨークカバーを形成する工程は、
前記接着層の表面上における、前記ビット線の直上に位置する領域を覆うように、レジストマスクを形成する工程と、
前記レジストマスクをエッチングマスクとして、ハロゲン系ガスによる反応性イオンエッチング処理を施すことにより、前記接着層をパターニングする第１工程と、
パターニングされた前記接着層をエッチングマスクとして、アンモニアおよびアルゴン系ガスによる反応性イオンエッチング処理を施す第２工程と、
パターニングされた前記接着層をエッチングマスクとし、元素として炭素を含んだガスによる反応性イオンエッチング処理を施す第３工程と
を備えた、半導体装置の製造方法。
【請求項６】
前記ミキシング層を形成する工程では、リスパッタ法により前記金属材料が導入される、請求項５記載の半導体装置の製造方法。
【請求項７】
半導体基板の主表面の上方に形成された磁気抵抗素子と、
前記磁気抵抗素子の直上に距離を隔てられ、所定の方向に延在するように形成されたビット線と、
前記ビット線の上面を覆うように形成され、前記ビット線に流れる電流によって生じる磁場を遮蔽するヨークカバーと
を備え、
前記ヨークカバーは、積層端面が順テーパ状の所定の積層膜を備え、
所定の前記積層膜は、
磁性体層と、
前記磁性体層の上面に接触するように形成された上層接着層と
を含む、半導体装置。
【請求項８】
前記ヨークカバーは、所定の前記積層膜として、前記磁性体層の下面に接触するように形成された下層接着層をさらに含む、請求項７記載の半導体装置。
【請求項９】
前記下層接着層の下面に接触するとともに、前記ビット線の上面に接触するように形成され、前記ビット線の配線材料の拡散を防止する拡散防止膜を備えた、請求項８記載の半導体装置。
【請求項１０】
前記上層接着層の表面に接触するように形成された絶縁膜を備え、
前記絶縁膜の端面は、順テーパ状の前記積層端面に繋がるように順テーパ状にされた、請求項９記載の半導体装置。
【請求項１１】
前記下層接着層は前記ビット線の上面に接触するように形成された、請求項８記載の半導体装置。
【請求項１２】
前記磁性体層の下面に接触するとともに、前記ビット線の上面に接触するように形成され、前記ビット線の配線材料の拡散を阻止する拡散防止膜を備え、
前記拡散防止膜は、表面から所定の深さにわたり、前記ヨークカバーを接着するための金属材料を含んだミキシング層を備えた、請求項７記載の半導体装置。
【請求項１３】
前記ヨークカバーの厚みは１０ｎｍ以上５０ｎｍ以下である、請求項７〜１２のいずれかに記載の半導体装置。
【請求項１４】
前記ヨークカバーの表面に接触するように形成されたキャップ層を備えた、請求項７〜１３のいずれかに記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【図５８】
【図５９】
【図６０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【図５８】
【図５９】
【図６０】
【公開番号】特開２０１１−２５３９８５（Ｐ２０１１−２５３９８５Ａ）
【公開日】平成２３年１２月１５日（２０１１．１２．１５）
【国際特許分類】
【出願番号】特願２０１０−１２７７６６（Ｐ２０１０−１２７７６６）
【出願日】平成２２年６月３日（２０１０．６．３）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年１２月１５日（２０１１．１２．１５）
【国際特許分類】
【出願日】平成２２年６月３日（２０１０．６．３）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]