【課題】増加された集積度を有し且つ高密度で高速の３次元（抵抗性）半導体（メモリ）装置を、最小限のマスク工程数で提供する。
【解決手段】チャンネル領域によって分離された第１及び第２不純物領域を含む基板、前記第１不純物領域に接続するビットライン、前記第２不純物領域に接続する垂直電極、前記基板と前記ビットラインとの間に配置される水平電極の積層体、及び、前記積層体と前記基板との間に配置される選択ラインを含む。この時，前記選択ラインは平面形状及び平面位置において、前記水平電極の各々と実質的に同一であり得る。 （もっと読む）

【課題】記憶層に印加される漏れ磁界を低減する。
【解決手段】磁気記憶素子１０は、膜面に垂直方向の磁気異方性を有し、かつ磁化方向が可変である記憶層１１と、記憶層１１上に設けられた非磁性層１２と、非磁性層１２上に設けられ、かつ膜面に垂直方向の磁気異方性を有し、かつ磁化方向が不変である参照層１３と、参照層１３上に設けられた非磁性層１４と、非磁性層１４上に設けられ、かつ参照層１３からの漏れ磁界を低減する調整層１５とを含む。調整層１５は、界面層１６と、膜面に垂直方向の磁気異方性を有する磁性層１７とが積層されて構成され、界面層１６の飽和磁化は、磁性層１７の飽和磁化より大きい。 （もっと読む）

【課題】半導体集積回路の内蔵メモリとしてのＭＲＡＭへの不正アクセスに対する保護を改善すること。
【解決手段】半導体集積回路(１０)は、プロセッサ(１)と不揮発性メモリ(３)とを具備する。不揮発性メモリ(３)は、複数の磁気ランダムアクセスメモリセルと、複数の磁気リードオンリーメモリセルとを含む。複数の磁気ランダムアクセスメモリセルはプロセッサ(１)による通常書き込みによって書き換えが可能とされ、複数の磁気リードオンリーメモリセルはプロセッサ(１)による通常書き込みによって書き換えが不可能とされる。不揮発性メモリ(３)と接続された感知回路(２)は、不揮発性メモリ(３)の不正アクセスによる複数の磁気リードオンリーメモリセルの状態遷移を感知する。状態遷移に応答して、感知回路(２)は不正アクセスの検出結果をプロセッサ(１)に通知する。 （もっと読む）

【課題】直流電源配線に電流が流れたか否かを検出可能な回路を備えた半導体装置を提供する。
【解決手段】半導体装置において、駆動回路ＢＬＤＵ，ＢＬＤＤ，ＢＬＢＤＵ，ＢＬＢＤＤは、電流磁界またはスピン注入によってトンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢを第１の磁化状態に初期設定するために、制御信号線ＢＬ，ＢＬＢに直流電流を流す。電源配線ＤＬは、トンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢに近接して設けられる。ここで、トンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢは、電源配線ＤＬに直流電流が流れるときに生じる電流磁界によって第２の磁化状態に変化する。センスアンプ１０は、トンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢが第１の磁化状態から第２の磁化状態に変化したか否かを判定するために、制御信号線ＢＬ，ＢＬＢを介してトンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢに流れる電流を検出する。 （もっと読む）

【課題】磁気トンネル接合素子のＭＲ比を向上させることが可能なスパッタリングターゲット、及びそれを用いた磁気メモリの製造方法を提供する。
【解決手段】ＭｇＯを主成分とし、厚さが３ｍｍ以下であるターゲット本体１０を備えることを特徴とするスパッタリングターゲット、及びそれを用いた、ＭＲ比を向上させることができる磁気メモリの製造方法である。 （もっと読む）

【課題】界面磁化膜を固定磁化層及び自由磁化層として有するＭＴＪを積層し、エッチング工程のダメージのない所期の多値化を確実に実現することのできる信頼性の高い磁気抵抗素子及び磁気記憶装置を提供する。
【解決手段】多値メモリ１０Ａは、ＭＴＪ１０ａと、ＭＴＪ１０ａの上方に設けられたＭＴＪ１０ｂと、ＭＴＪ１０ａ，１０ｂ間に設けられた接続層１３とを含み、ＭＴＪ１０ａ，１０ｂは、夫々、Ｔａからなる挿入層１ａ，１ｂと、挿入層１ａ，１ｂ上で当該挿入層１ａ，１ｂに接し、主面に垂直方向の磁気異方性を有する下部磁化層２ａ，２ｂと、主面に垂直方向の磁気異方性を有する上部磁化層４ａ，４ｂと、下部磁化層２ａ，２ｂと上部磁化層４ａ，４ｂとの間に設けられたトンネルバリア層３ａ，３ｂとを有しており、上部磁化層２ａ，２ｂ及び下部磁化層４ａ，４ｂは、一方が固定磁化層であり、他方が自由磁化層である． （もっと読む）

【課題】小さいバンドギャップを持つ障壁膜を岩塩構造の（００１）方向に高配向させて、低抵抗かつ高効率なスピン注入素子を提供する。
【解決手段】下地膜３００、非磁性シード膜３１０、強磁性膜３０５、障壁膜３０７、強磁性膜３０８、保護膜３０９を積層してトンネル磁気抵抗効果素子１を形成する。非磁性シード膜３１０として、格子定数が強磁性膜３０５の格子定数の√２倍よりも小さい面心立方格子の物質を用いる。 （もっと読む）

【課題】選択されない磁気抵抗素子の磁化状態が誤って書き換えられる現象の発生が確実に抑制される半導体装置の制御方法を提供する。
【解決手段】当該制御方法は、半導体基板と、半導体基板の主表面上に位置する、固定層ＭＰＬと、トンネル絶縁層と、磁化容易軸を有する自由層ＭＦＬとを含む磁気抵抗素子と、磁気抵抗素子に隣接する第１の配線とを備える半導体装置における磁化状態を書き換える制御方法である。上記制御方法は以下の工程を備えている。まず上記自由層ＭＦＬの磁化状態を変更する前の初期磁化状態が判定される。上記判定する工程において、自由層ＭＦＬの磁化状態を変更する必要があると判定された場合に、第１の配線にパルス電流が流される。上記パルス電流により、自由層ＭＦＬの磁化容易軸と交差する方向に発生するパルス磁場を磁気抵抗素子に印加することにより自由層ＭＦＬの磁化状態が変更される。 （もっと読む）

【課題】微細化されても、ＭＴＪ素子がコンタクトプラグ内のシームまたはボイドの影響を受けることなく、ＭＴＪ素子の特性の劣化を抑制した半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体基板を備える。複数のセルトランジスタは、半導体基板上に設けられている。コンタクトプラグは、隣接するセルトランジスタ間に埋め込まれ、該隣接するセルトランジスタ間にある拡散層に電気的に接続されている。層間絶縁膜は、複数のコンタクトプラグ間を埋め込む。記憶素子は、コンタクトプラグの上方に設けられておらず、層間絶縁膜の上方に設けられている。側壁膜は、記憶素子の側面の少なくとも一部を被覆し、半導体基板の表面上方から見たときに、コンタクトプラグに重複するように設けられている。下部電極は、記憶素子の底面と層間絶縁膜との間、および、側壁膜とコンタクトプラグとの間に設けられ、記憶素子とコンタクトプラグとを電気的に接続する。 （もっと読む）

【課題】難エッチング材料を、高速、高精度及び低ダメージでエッチングする。
【解決手段】実施形態に係わるエッチング装置は、上面側に披処理基板１９が搭載されるステージ１１と、ステージ１１の上面側を覆うチャンバー１２と、ステージ１１の下面側に付加され、開口部を有する下部電極１３ａと、チャンバー１２内にエッチングガスを供給するガス供給部１４と、下部電極１３ａに高周波を印加することにより、チャンバー１２内のエッチングガスをプラズマ化する高周波電源部１７と、下部電極１３ａの開口部を介して被処理基板１９にマイクロ波を印加することにより、披処理基板１９の温度を最適範囲内に設定するマイクロ波発生部１５と、ガス供給部１４、高周波電源部１７及びマイクロ波発生部１５を制御する制御部１８とを備える。 （もっと読む）

【課題】微細化に伴って増大する固定層からの漏れ磁場を低減でき、記憶層における磁化の平行と反平行の２つの状態を安定に存在できるようにした磁気抵抗素子を提供する。
【解決手段】磁気抵抗素子１は、固定層２、記憶層３、及び非磁性層４を備える。固定層２は、非磁性層４に接する第１強磁性材料３１、第２強磁性材料３２、第１強磁性材料３１と第２強磁性材料３２との間に設けられた第１非磁性材料３３を有する。第１強磁性材料３１は、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗのうちの少なくとも１つの元素と、Ｃｏとを含む。 （もっと読む）

【課題】磁気抵抗素子の微細化に伴って増大する漏洩磁界をキャンセルする。
【解決手段】実施形態に係わる磁気抵抗素子は、垂直及び可変の磁化を持つ記憶層２と、垂直及び不変の磁化を持つ参照層４と、垂直、不変及び参照層３の磁化に対して逆向きの磁化を持つシフト調整層６と、記憶層２及び参照層４間の第１の非磁性層３と、参照層４及びシフト調整層６間の第２の非磁性層５とを備える。参照層４の反転磁界は、記憶層２の反転磁界と同じ又はそれよりも小さく、参照層４の磁気緩和定数は、記憶層２の磁気緩和定数よりも大きい。 （もっと読む）

【課題】低電流で記憶層の磁化を反転させることができるスピン注入書き込み方式の磁気抵抗素子を提供する。
【解決手段】膜面に垂直方向の磁化容易軸を有し、磁化方向が可変の記憶層３と、膜面に垂直方向の磁化容易軸を有し、磁化方向が不変の固定層２と、記憶層３と固定層２との間に設けられた非磁性層４と、記憶層３の、非磁性層４が配置された面と反対の面側に配置された配線層１０を有する。記憶層３は、磁性材料３１、３３と非磁性材料３２、３４とが交互に積層された構造を有する。非磁性材料３２、３４がＴａ、Ｗ、Ｎｂ、Ｍｏ、Ｚｒ、Ｈｆの少なくとも１つの元素を含む。磁性材料３１、３３はＣｏとＦｅを含む。磁性材料のうちの１つは非磁性層４と接し、非磁性材料のうちの１つは配線層と接している。 （もっと読む）

【課題】熱的に安定であると共に、磁気抵抗比の低下が抑制できるスピン注入書き込み方式の磁気抵抗素子を提供する。
【解決手段】固定層２は、非磁性層４に接するように設けられた第１磁性材料膜２ａと、第１磁性材料膜２ａに接するように設けられた非磁性材料膜２ｂと、非磁性材料膜２ｂに接するように設けられた第２磁性材料膜２ｃと、第２磁性材料膜２ｃに接するように設けられた第３磁性材料膜２ｄとが積層された構造を備える。第２磁性材料膜２ｃは第１磁性材料膜２ａよりも高いＣｏ濃度を有する。固定層２と記憶層３との間に非磁性層４を介して電流を流すことにより、記憶層３の磁化の向きを可変する。 （もっと読む）

【課題】高熱安定性を有する高速超低消費電力不揮発性メモリを提供する。
【解決手段】不揮発性磁気メモリに、高い熱安定性をもつ自由層を適用した高出力なトンネル磁気抵抗効果素子を装備し、スピントランスファートルクによる書込み方式を適用する。トンネル磁気抵抗効果素子１は、ＣｏとＦｅとＢを含有する体心立方構造の第一の強磁性膜３０６と第二の強磁性膜３０８と第一の非磁性膜３０７で構成される自由層を持ち、自由層に（１００）配向した岩塩構造のＭｇＯ絶縁膜３０５を介して固定層３０２１を積層した構造を有する。 （もっと読む）

【課題】書き込み電流を低減させたまま、リテンション、特に固定磁化層の大きなリテンションを十分に確保することができ、熱的に安定な動作を可能とする信頼性の高い磁気抵抗素子を実現する。
【解決手段】ＭＴＪ１０は、下部磁性層１と上部磁性層３とでトンネルバリア層２を挟持し、上部磁性層３上にキャップ層４が形成されてなり、下部磁性層１は、トンネルバリア層２と接するＣｏＦｅＢからなる第１自由層１ａと、第１自由層１ａに接するＴａからなる挿入層１ｂと、挿入層１ｂに接するＲｕからなるスペーサ層１ｃと、スペーサ層１ｃに接するＣｏＰｔからなる第２自由層１ｄとを有して構成される。 （もっと読む）

【課題】記憶素子に充分な電流を流すことができるようにセルトランジスタの電流駆動能力を充分に確保しつつ、ユニットセルのレイアウト面積が従来よりも小さい半導体記憶装置を提供する。
【解決手段】本実施形態による半導体記憶装置は、半導体基板と、半導体基板に形成されたアクティブエリアを備える。複数のセルトランジスタがアクティブエリアに形成されている。第１のビット線および第２のビット線は、互いに対をなす。複数のワード線は第１および第２のビット線と交差する。複数の記憶素子の一端がセルトランジスタのソースまたはドレインに電気的に接続され、他端が第１または第２のビット線に接続されている。第１および第２のビット線は、両方とも同一のアクティブエリアに対して記憶素子を介して接続されている。 （もっと読む）