磁気抵抗素子及び磁気メモリ
【課題】微細化に伴って増大する固定層からの漏れ磁場を低減でき、記憶層における磁化の平行と反平行の２つの状態を安定に存在できるようにした磁気抵抗素子を提供する。
【解決手段】磁気抵抗素子１は、固定層２、記憶層３、及び非磁性層４を備える。固定層２は、非磁性層４に接する第１強磁性材料３１、第２強磁性材料３２、第１強磁性材料３１と第２強磁性材料３２との間に設けられた第１非磁性材料３３を有する。第１強磁性材料３１は、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗのうちの少なくとも１つの元素と、Ｃｏとを含む。
【解決手段】磁気抵抗素子１は、固定層２、記憶層３、及び非磁性層４を備える。固定層２は、非磁性層４に接する第１強磁性材料３１、第２強磁性材料３２、第１強磁性材料３１と第２強磁性材料３２との間に設けられた第１非磁性材料３３を有する。第１強磁性材料３１は、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗのうちの少なくとも１つの元素と、Ｃｏとを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気抵抗素子、及び磁気抵抗素子を用いた磁気メモリに関する。
【背景技術】
【０００２】
強磁性トンネル接合を有する磁気抵抗素子はＭＴＪ（Magnetic Tunnel Junction）素子とも呼ばれ、その書き込み方式としてスピン角運動量移動（SMT：spin-momentum-transfer）を用いた書き込み（スピン注入書き込み）方式が提案されている。
【０００３】
磁気抵抗素子を構成する強磁性材料に、膜面垂直方向に磁化容易軸を有する、いわゆる垂直磁化膜を用いることが考えられている。垂直磁化型の構成で結晶磁気異方性を利用する場合、形状異方性を利用しないため、素子形状を面内磁化型に比べて小さくすることができる。また、磁化容易方向の分散も小さくできるため、大きな結晶磁気異方性を有する材料を採用することにより、熱擾乱耐性を維持しつつ、微細化と低電流化の両立が実現できると期待される。
【０００４】
垂直磁化型の構成は、微細化が進むにつれて大きな漏れ磁場が発生するという課題がある。固定層(参照層)からの漏れ磁場は、記憶層の反転磁場を平行配置が安定な方向にシフトさせるため、反転電流が増加する。これを回避するには、固定層からの漏れ磁場をキャンセルするように固定層と磁化方向が反平行状態の磁性層（シフト調整層）を付加することが必要である。
【０００５】
微細化が進んで大きな漏れ磁場が発生する場合、シフト調整層で固定層の漏れ磁場を調整することが難しくなるために、固定層の飽和磁化を小さく、膜厚を薄くする方向で調整し、シフト調整層は飽和磁化を大きくする方向で構造を調整することが必要である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２３２４９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
微細化に伴って増大する固定層からの漏れ磁場を低減でき、記憶層における磁化の平行と反平行の２つの状態を安定に存在できるようにした磁気抵抗素子及びそれを用いた磁気メモリを提供する。
【課題を解決するための手段】
【０００８】
一実施態様の磁気抵抗素子は、膜面に垂直方向の磁化容易軸を有し、磁化方向が可変の第１の磁性層と、膜面に垂直方向の磁化容易軸を有し、磁化方向が不変の第２の磁性層と、前記第１の磁性層と前記第２の磁性層との間に設けられた第１の非磁性層とを備える。前記第２の磁性層は、前記第１の非磁性層に接する第３の磁性層と、第４の磁性層と、前記第３の磁性層と第４の磁性層との間に設けられた第２の非磁性層とを有する。前記第３の磁性層は、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗのうちの少なくとも１つの元素と、Ｃｏとを含むことを特徴とする。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態の磁気抵抗素子の断面図である。
【図２】第１実施形態における変形例１の磁気抵抗素子の断面図である。
【図３Ａ】第１実施形態におけるトップピン構造を模擬した素子のＲｕ膜厚依存性を示す図である。
【図３Ｂ】第１実施形態におけるトップピン構造を模擬した素子のＲｕ膜厚依存性を示す図である。
【図４】第１実施形態におけるＲｕの膜厚が０．６ｎｍの場合のヒステリシスループを示す図である。
【図５】第１実施形態におけるボトムピン構造を模擬した素子のヒステリシスループを示す図である。
【図６】第２実施形態のＭＲＡＭの構成を示す回路図である。
【図７】第２実施形態のＭＲＡＭにおけるメモリセルの断面図である。
【図８】適用例としてのＤＳＬモデムのＤＳＬデータパス部を示すブロック図である。
【図９】適用例としての携帯電話端末を示すブロック図である。
【図１０】適用例としてのＭＲＡＭカードの上面図である。
【図１１】適用例としてのカード挿入型の転写装置の平面図である。
【図１２】適用例としてのカード挿入型の転写装置の断面図である。
【図１３】適用例としてのはめ込み型の転写装置の断面図である。
【図１４】適用例としてのスライド型の転写装置の断面図である。
【発明を実施するための形態】
【００１０】
以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１１】
また、以下に示す各実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１２】
［第１実施形態］
第１実施形態は、磁気抵抗素子に関する。
【００１３】
（１）磁気抵抗素子の構造
図１は、第１実施形態の磁気抵抗素子の断面図である。
【００１４】
図１において、矢印は磁化方向を示している。本明細書及び特許請求の範囲でいう磁気抵抗素子とは、半導体或いは絶縁体をスペーサ層に用いるＴＭＲ（トンネル磁気抵抗効果）素子を指す。また、以下の図では、磁気抵抗素子の主要部を示しているが、図示の構成を含んでいれば、さらなる層を含んでいても構わない。
【００１５】
磁気抵抗素子１は、スピン注入磁化反転方式によって書き込みを行う。即ち、各層に対し膜面垂直方向に流すスピン偏極電流の方向に応じて、記憶層と固定層の磁化の相対角を平行状態と反平行状態（即ち抵抗の極小と極大）とに変化させ、二進情報の“０”又は“１”に対応づけることにより、情報を記憶する。
【００１６】
図１に示すように、磁気抵抗素子１は、少なくとも、２つの磁性層２、３と、磁性層２と磁性層３間に設けられた非磁性層４とを有する。磁性層３は、膜面に垂直な方向に磁化容易軸を有し、磁化容易軸は膜面と交わる面に沿って回転する。以下、磁性層３を記憶層（自由層、磁化自由層、磁化可変層、記録層）と称する。記憶層（磁性層３）の詳細な性質については、後述する。以下、膜面垂直方向の磁化を垂直磁化と称する。
【００１７】
磁性層２は、膜面に垂直な方向に磁化容易軸を有し、記憶層に対し磁化方向が固定されている。以下、磁性層２を固定層（磁化固定層、参照層、磁化参照層、ピン層、基準層、磁化基準層）と称する。
【００１８】
固定層（磁性層）２は、磁性層２１、２２と、磁性層２１と磁性層２２間に配置された非磁性層２３から形成される。磁性層２１と磁性層２２は、非磁性層２３を介して磁化方向が反平行の配列となる。また、磁性層２１は、第１強磁性材料３１、第２強磁性材料３２の２つの強磁磁性層と、第１強磁性材料３１と第２強磁性材料３２間に配置された第１非磁性材料３３から形成される。第１強磁性材料３１と第２強磁性材料３２は、第１非磁性材料３３を介して磁化方向が平行の配列となる。第１強磁性材料３１、第２強磁性材料３２、及び第１非磁性材料３３の合計膜厚は、５ｎｍ以下であることが望ましい。
【００１９】
固定層２の詳細な性質については後述する。尚、固定層２の磁化方向は、基板に対し反対方向（上）を向いていても良いし、基板方向（下）を向いていてもよい。
【００２０】
非磁性層（トンネルバリア層）４は、酸化物などの絶縁膜から構成される。非磁性層４のより詳細な性質については、後述する。
【００２１】
磁気抵抗素子１は、スピン注入書き込み方式に用いる磁気抵抗素子である。即ち、書き込みの際は、固定層２から記憶層３へ、又は記憶層３から固定層２へ、膜面垂直方向に電流を流すことによって、スピン情報を蓄積される電子が固定層２から記憶層３へ注入される。
【００２２】
この注入される電子のスピン角運動量が、スピン角運動量の保存則に従って記憶層３の電子に移動されることによって、記憶層３の磁化が反転することになる。即ち、記憶層３の磁化方向は、記憶層３、非磁性層４及び固定層２を貫く双方向電流により変化する。
【００２３】
図１は、下地層５の上に記憶層３が形成され、非磁性層４の上に固定層２が形成された、いわゆるトップピン構造（ボトムフリー構造）を示している。
【００２４】
記憶層３の下には下地層５がさらに形成されてもよい。下地層５は、記憶層３より上の層の結晶配向性及び結晶粒径などの結晶性を制御するために用いられる。下地層５の下には、図示しない基板（例えば、シリコン半導体基板）が配置されている。記憶層３の詳細な性質については後述する。
【００２５】
固定層２上にはキャップ層６がさらに形成されていてもよい。キャップ層６は、磁性層の酸化防止等、主として保護層として機能する。
【００２６】
ここで、固定層２を構成する磁性層２１は、第１強磁性材料３１、第２強磁性材料３２、及び第１非磁性材料３３の積層構造から形成され、垂直磁気異方性を有する。垂直磁気異方性を発現させるため、第１強磁性材料３１は、Ｃｏ、Ｆｅ及びＢを含む合金（Ｃｏ１００−ｘ−Ｆｅｘ）１００−ｙＢｙ、ｘ≧５０ａｔ％、０＜ｙ≦３０ａｔ％であり、かつ、第１非磁性材料３３はＺｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗの１元素か、少なくとも１元素を主成分とする合金である。第２強磁性材料３２は非磁性層２３を介して磁性層２２と交換結合させるため、Ｃｏを主成分とすることが望ましい。
【００２７】
非磁性層２３はＲｕが望ましく、その膜厚は０．４ｎｍ以上１．０ｎｍ以下が望ましい。磁性層２２は、一般的な垂直磁気異方性を有する材料系であればよいが、第１強磁性材料３１と第２強磁性材料３２と第１非磁性材料３３の積層構成からなる、磁性層２１からの漏れ磁場により、記憶層の反転磁場のシフトをキャンセルできるように、飽和磁化及び膜厚を適宜調整する必要がある。
【００２８】
次に、第１実施形態の変形例の磁気抵抗素子１について説明する。
【００２９】
図２は、図１に示した磁気抵抗素子の変形例の断面図である。
【００３０】
図２に示す構造が図１の構造と異なる点は、記憶層３と非磁性層４との間に界面層１１が挿入されていることにある。界面層１１は強磁性体から形成され、記憶層３と非磁性層４との界面での格子ミスマッチを緩和する効果を有する。さらに、界面層１１に高分極率材料を用いることにより、高いトンネル磁気抵抗比（ＴＭＲ比）と高いスピン注入効率を実現する効果も有する。界面層１１の詳細な性質については、後述する。
【００３１】
（２）固定層
前述の通り、固定層２は磁性層２１、２２、非磁性層２３の積層構造で形成される。さらに、磁性層２１は第１強磁性材料３１と第２強磁性材料３２と第１非磁性材料３３の積層構造で形成される。但し、形成後の熱工程により、積層構造が明瞭ではなく、各元素が濃度勾配を持っていても良い。
【００３２】
磁性層２１は垂直磁気異方性を有する。垂直磁気異方性を発現させるため、第１強磁性材料３１は、Ｃｏ、Ｆｅ及びＢを含む合金（Ｃｏ１００−ｘ−Ｆｅｘ）１００−ｙＢｙ、ｘ≧５０ａｔ％、０＜ｙ≦３０ａｔ％であり、かつ、第１非磁性材料３３はＺｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗの１元素か、少なくとも１元素を主成分とする合金である。
【００３３】
第１強磁性材料３１と第１非磁性材料３３の組み合わせと、垂直磁気異方性に関して検討した結果を以下に記述する。構成は、シリコン基板上に、第１非磁性材料（ＺｒまたはＮｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗ）／第１強磁性材料（ＦｅＣｏＢ）／ＭｇＯ（３ｎｍ）を順次形成した。各非磁性材料によって、第１強磁性材料とのミキシングの程度が異なるため、単位面積当たりの磁気モーメントがおおよそ１×１０−４ｅｍｕ／ｃｍ２のときの異方性磁場（Ｈｋ）を比較した。異方性磁場は膜面内方向に磁場を印加し、振動試料型磁力計で困難軸のヒステリシスループを測定・評価して算出した。その結果、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗのいずれの非磁性材料においても異方性磁場が２ｋＯｅを示し、垂直磁気異方性を示すことが分かった。Ｎｂ、Ｍｏ、Ｔａ、Ｗについては、５ｋＯｅ以上の異方性磁場が得られた。
【００３４】
第２強磁性材料３２は、非磁性層２３を介して磁性層２２と交換結合させるため、Ｃｏを含んでいることが望ましい。非磁性層２３はＲｕが望ましく、その膜厚は０．４ｎｍ以上１．０ｎｍ以下が望ましい。
【００３５】
図３Ａに、トップピン構造を模擬した、第１強磁性材料３１としてＦｅＣｏＢ（１．１ｎｍ）、第１非磁性材料３３としてＴａ（０．４ｎｍ）、第２強磁性材料３２としてＣｏ（０．４ｎｍ）、磁性層２２として[Ｃｏ（０．３ｎｍ）／Ｐｔ（０．６ｎｍ）]×６の人工格子とした場合における交換結合磁場の非磁性層２３のＲｕ膜厚依存性を示した。なお、括弧内は膜厚を示す。
【００３６】
Ｒｕの膜厚が０．４ｎｍ以上０．５ｎｍ以下では明瞭な反平行状態を形成できず、Ｒｕの膜厚が０．６ｎｍ以上０．７ｎｍ以下で大きな交換結合磁場が得られ、０．７ｎｍで交換結合磁場が最大となった。
【００３７】
図４に、Ｒｕの膜厚が０．６ｎｍの場合のヒステリシスループ（ＭＨループ）を示す。ＭＨループは振動試料型磁力計で測定した。このように、特に第１強磁性材料３１と第１非磁性材料３３を適当に選択することで、固定層２としての総膜厚が非常に薄い垂直磁化型のシンセティックアンチフェロ構造を実現することが可能となる。
【００３８】
図３Ｂに、トップピン構造を模擬した、磁性層２１としてＦｅＣｏＢ（１．２ｎｍ）、磁性層２２として[Ｃｏ（０．３ｎｍ）／Ｐｔ（０．６ｎｍ）]×６の人工格子とした場合における交換結合磁場のＲｕ膜厚依存性を示した。なお、括弧内は膜厚を示す。磁性層２１には垂直磁気異方性を持たせるために、Ｔａを添加した。
【００３９】
Ｒｕの膜厚が０．４ｎｍから明瞭な反平行状態を形成し、大きな交換結合磁場が得られている。
【００４０】
また、図５に、ボトムピン構造を模擬した、第１強磁性材料３１としてＦｅＣｏＢ（１．４ｎｍ）、第１非磁性材料３３としてＴａ（０．３ｎｍ）、第２強磁性材料３２としてＣｏ（０．５ｎｍ）、磁性層２２としてＣｏＰｔ合金（５ｎｍ）の場合のＭＨループを示す。なお、括弧内は膜厚を示す。このときの非磁性層２３であるＲｕの膜厚は１ｎｍである。
【００４１】
図５により、磁性層２１と磁性層２２の磁化方向が反平行に配列することがわかる。また、前述したように、トップピン構造ではＲｕの膜厚が０．７ｎｍ程度で交換結合磁場が最大となったが、このボトムピン構造では、トップピン構造と違い、Ｒｕの膜厚が１ｎｍ程度で交換結合磁場が最大となり、それぞれの構造により、最適なＲｕの膜厚が変化していることが分かる。このように、Ｒｕの膜厚は、上下の磁性層の構造により変化し、トップピン構造の場合より０．３ｎｍ程度シフトすると考えられるため、０．７ｎｍ以上１．３ｎｍ以下の範囲で適宜調整することが望ましい。
【００４２】
トップピン構造、ボトムピン構造のいずれにおいても、非磁性層４と非磁性層２３との間に高い垂直磁気異方性を発現しやすいＰｔ、Ｐｄを使用しないことが特徴であり、固定層２の薄膜化と高い磁気抵抗比（ＭＲ比）との両立が実現可能となる。
【００４３】
（３）記憶層
磁気抵抗素子１の記憶層３として垂直磁化膜を用いる場合、前述の通り形状異方性を利用しないため、素子形状を面内磁化型に比し小さくできる。さらに、記憶層３に大きな垂直磁気異方性を示す材料を採用することにより、熱擾乱耐性を維持しつつ、微細化と低電流化の両立が可能となる。以下に記憶層として具備すべき性質、及び材料選択の具体例について詳細に説明する。
【００４４】
（３−１）記憶層が具備すべき性質
記憶層として垂直磁化材料を用いる場合、その熱擾乱指数Δは、実効的な異方性エネルギーＫｕｅｆｆ・Ｖと熱エネルギーｋＢＴとの比をとって、下記の（式１）のように表される。
【００４５】
Δ＝Ｋｕｅｆｆ・Ｖ／ｋＢＴ
＝（Ｋｕ−２πＮＭＳ２）・Ｖa／ｋＢＴ ・・・（式１）
ここで、
Ｋｕ：垂直磁気異方性定数
ＭＳ：飽和磁化
Ｎ：反磁場係数
Ｖa：磁化反転単位体積
である。
【００４６】
熱エネルギーにより磁化が揺らぐ問題（熱擾乱）を回避するには、熱擾乱指数Δが６０より大きな値であること(Δ＞〜６０)が必要条件となるが、大容量化を念頭に素子サイズが小さくなる、若しくは膜厚が薄くなると、Ｖaが小さくなり、記憶が維持できなくなり（＝熱擾乱）、不安定となることが懸念される。
【００４７】
そのため、記憶層としては、垂直磁気異方性定数Ｋｕが大きい、かつ／或いは、飽和磁化ＭＳが小さい材料を選択することが望ましい。
【００４８】
一方、垂直磁化方式のスピン注入書き込みによる磁化反転に必要な臨界電流ＩＣは、一般的に、下記の（式２）のように表される。
Ｉｃ∝α／η・Δ ・・・（式２）
ここで、
α：磁気緩和定数
η：スピン注入効率係数
である。
【００４９】
（３−２）記憶層材料
記憶層材料は上記の特性を鑑みて、下記から適宜選択することができる。
【００５０】
（３−２−１）規則合金系
記憶層３として用いられる規則合金は、Ｆｅ、Ｃｏ、Ｎｉのうち１つ以上の元素と、Ｐｔ、Ｐｄのうち１つ以上の元素とからなる合金であり、この合金の結晶構造がＬ１０型の規則合金である。例えば、これら規則合金として、Ｆｅ５０Ｐｔ５０、Ｆｅ５０Ｐｄ５０、Ｃｏ５０Ｐｔ５０、Ｆｅ３０Ｎｉ２０Ｐｔ５０、Ｃｏ３０Ｆｅ２０Ｐｔ５０、Ｃｏ３０Ｎｉ２０Ｐｔ５０等があげられる。これらの規則合金は上記組成比に限定されない。
【００５１】
これらの規則合金に、Ｃｕ（銅）、Ｃｒ（クロム）、Ａｇ（銀）等の不純物元素、或いはその合金、絶縁物を加えて実効的な磁気異方性エネルギー及び飽和磁化を調整することができる。また、非磁性層４との格子ミスマッチが大きい材料を記憶層３として選択する場合においては、図２に示すように、非磁性層４と記憶層３との間に界面層１１が挿入されることが好ましい。
【００５２】
（３−２−２）人工格子系
記憶層３として用いられる人工格子は、Ｆｅ、Ｃｏ、Ｎｉのうちいずれか１つの元素、或いは１つ以上の元素を含む合金と、Ｃｒ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｒｕ、Ｏｓ、Ｒｅ、Ａｕ、Ｃｕのうちいずれか１つの元素或いは１つ以上の元素を含む合金とが交互に積層される構造である。例えば、Ｃｏ／Ｐｔ人工格子、Ｃｏ／Ｐｄ人工格子、ＣｏＣｒ／Ｐｔ人工格子、Ｃｏ／Ｒｕ人工格子、Ｃｏ／Ｏｓ、Ｃｏ／Ａｕ、Ｎｉ／Ｃｕ人工格子等があげられる。
【００５３】
これらの人工格子は、磁性層への元素の添加、磁性層と非磁性層の膜厚比及び積層周期を調整することで、実効的な磁気異方性エネルギー及び飽和磁化を調整することができる。また、これらの積層膜を記憶層３として用いる場合は、多くの場合、非磁性層４との格子ミスマッチが大きく、高いトンネル磁気抵抗比（ＴＭＲ比）を得るためには好ましくない。このような場合は、図２に示すように、非磁性層４と記憶層３との間に界面層１１が挿入されることが好ましい。
【００５４】
（３−２−３）不規則合金系
記憶層３として用いられる不規則合金は、コバルト（Ｃｏ）を主成分とし、クロム（Ｃｒ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、バナジウム（Ｖ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、鉄（Ｆｅ）、及びニッケル（Ｎｉ）のうち１つ以上の元素を含む金属である。例えば、ＣｏＣｒ合金、ＣｏＰｔ合金、ＣｏＣｒＰｔ合金、ＣｏＣｒＰｔＴａ合金、ＣｏＣｒＮｂ合金等が挙げられる。
【００５５】
これらの合金は、非磁性元素の割合を増加させることにより、実効的な磁気異方性エネルギー及び飽和磁化を調整することができる。また、これらの合金を記憶層３として用いる場合は、多くの場合、非磁性層４との格子ミスマッチが大きく、高いトンネル磁気抵抗比（ＴＭＲ比）を得るためには好ましくない。このような場合は、図２に示すように、非磁性層４と記憶層３との間に界面層１１が挿入されることが好ましい。
【００５６】
（４）下地層
上述の記憶層３の詳細な説明に示す通り、膜面に対して垂直方向を磁化容易軸とする垂直磁化膜を形成するには、原子稠密面が配向しやすい構造を取る必要がある。即ち、結晶配向性をｆｃｃ（１１１）面、ｈｃｐ（００１）面が配向するように制御する必要があり、そのため下地層材料及び積層構成の選択が重要となる。
【００５７】
（４−１）下地層の積層構成および材料
下地層５としては、下地層上に記憶層３が形成される場合、あるいは固定層２が形成される場合において材料系によって、下記のように選択することができる。
【００５８】
Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ、Ｃｏ／Ｎｉ等の人工格子系やｆｃｃ、ｈｃｐのＣｏＰd合金、ＣｏＰt合金、ＲＥ−ＴＭ規則合金（例えば、Ｓｍ−Ｃｏなど）を下地層５に用いる場合は、稠密構造を有する金属が望ましい。稠密構造を有する金属としては、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕ等が挙げられる。
【００５９】
また、例えば、金属が１元素ではなく、Ｐｔ−Ｐｄ、Ｐｔ−Ｉｒのように、上述の金属が２元素、或いは３元素以上で構成される合金を用いてもよい。また、上述の金属と、Ｃｕ、Ａｕ、Ａｌ等のｆｃｃ金属との合金であるＰｔ−Ｃｕ、Ｐｄ−Ｃｕ、Ｉｒ−Ｃｕ、Ｐｔ−Ａｕ、Ｒｕ−Ａｕ、Ｐｔ−Ａｌ、Ｉｒ−Ａｌ等や、Ｒｅ、Ｔｉ、Ｚｒ、Ｈｆ等のｈｃｐ金属との合金であるＰｔ−Ｒｅ、Ｐｔ−Ｔｉ、Ｒｕ−Ｒｅ、Ｒｕ−Ｔｉ、Ｒｕ−Ｚｒ、Ｒｕ−Ｈｆ等であってもよい。
【００６０】
下地層５の膜厚が厚すぎると平滑性が悪くなるため、膜厚範囲としては、３０ｎｍ以下の範囲にあることが好ましい。また、下地層５は積層構造であってもよい。積層構成とするのは、格子定数の異なる材料を積層することにより、格子定数を調整するためである。例えば、下地層５がＲｕ上にＰｔを形成した積層構造の場合、ＰｔはＲｕの影響を受けて、バルクの格子定数とは異なる格子定数となる。但し、上述したように、合金を用いても格子定数を調整できるため、ＲｕあるいはＰｔのいずれかを省くこともできる。
【００６１】
下地層を積層構造とした場合、最下層にＴａ、Ｔｉ等を用いることにより、平滑性の向上や稠密構造を有する金属の結晶配向性を向上させることができる。最下層のＴａやＴｉの膜厚は、厚すぎると成膜に時間がかかり、生産性が低下する要因となる。一方、薄すぎると上述の配向制御の効果を失うため、１乃至１０ｎｍの範囲にあることが好ましい。
【００６２】
ＦｅＰｔ、ＦｅＰｄ等のＬ１o規則合金の場合は、（１００）面が配向したＰｔ、Ｐｄ等のｆｃｃ金属や、Ｃｒ等のｂｃｃ金属、ＴｉＮ、ＭｇＯ等のＮａＣl構造を有する化合物が望ましい。
【００６３】
また、ＲＥ−ＴＭアモルファス合金は、アモルファスであるために下地層はＴａ等の密着層を兼ねた材料系だけでも構わない。
【００６４】
（５）非磁性層
磁気抵抗素子１の非磁性層４の材料としては、ＮａＣｌ構造を有する酸化物が好ましい。具体的にはＭｇＯ、ＣａＯ、ＳｒＯ、ＴｉＯ、ＶＯ、ＮｂＯなどが挙げられる。記憶層３の磁化方向と固定層２の磁化方向とが反平行の場合、スピン分極したΔ１バンドがトンネル伝導の担い手となるため、マジョリティースピン電子のみが伝導に寄与することとなる。この結果、磁気抵抗素子１の伝導率が低下し、抵抗値が大きくなる。
【００６５】
反対に、記憶層３の磁化方向と固定層３の磁化方向とが平行であると、スピン偏極していないΔ５バンドが伝導を支配するために、磁気抵抗素子１の伝導率が上昇し、抵抗値が小さくなる。従って、Δ１バンドの形成が高いトンネル磁気抵抗比（ＴＭＲ比）を発現させるためのポイントとなる。
【００６６】
Δ１バンドを形成するためには、ＮａＣｌ構造の酸化物からなる非磁性層４の（１００）面と記憶層３及び固定層２との界面の整合性がよくなければならない。
【００６７】
ＮａＣｌ構造の酸化物層からなる非磁性層４の（１００）面での格子整合性をさらに良くするために、界面層１１を挿入してもよい。Δ１バンドを形成するという観点からは、界面層１１として、非磁性層４の（１００）面での格子ミスマッチが５％以下となるような材料を選択することが、より好ましい。
【００６８】
（６）界面層
磁気抵抗素子１の非磁性層４に接する固定層（磁性層）２の界面には、トンネル磁気抵抗比（ＴＭＲ比）を上昇させる目的で、界面層を配置しても良い。
【００６９】
界面層は、高分極率材料、具体的には、Ｃｏ、Ｆｅ、及びＢを含む合金（Ｃｏ１００−ｘ−Ｆｅｘ）１００−ｙＢｙからなり、ｘ≧２０ａｔ％、０＜ｙ≦３０ａｔ％であることが好ましい。
【００７０】
これらの磁性材料を界面層として用いることにより、固定層２と非磁性層４との間の格子ミスマッチが緩和され、さらに高分極率材料であるため、高いトンネル磁気抵抗比（ＴＭＲ比）と高いスピン注入効率を実現する効果が期待される。
【００７１】
以上説明したように本実施形態では、微細化に伴って増大する固定層からの漏れ磁場を低減でき、記憶層における磁化の平行と反平行の２つの状態を安定に存在できるようにした磁気抵抗素子を提供することができる。また、固定層からの漏れ磁場をキャンセルするためにシフト調整層の膜厚が著しく厚くなると、磁気抵抗素子のアスペクト比が高くなり、磁気抵抗素子を微細に加工することが難しくなるという問題が生じる。しかし、本実施形態では、シフト調整層の膜厚が厚くなるのを抑制できるため、磁気抵抗素子のアスペクト比が高くならず、磁気抵抗素子の微細化が容易になる。
【００７２】
［第２実施形態］
次に、第２実施形態の磁気ランダムアクセスメモリ（ＭＲＡＭ）について図６および図７を参照して説明する。第２実施形態のＭＲＡＭは、第１実施形態の磁気抵抗素子を記憶素子として用いた構成となっている。
【００７３】
図６は、第２実施形態のＭＲＡＭの構成を示す回路図である。
【００７４】
図示するように、ＭＲＡＭは、マトリクス状に配列された複数のメモリセルＭＣを有するメモリセルアレイ４０を備えている。メモリセルアレイ４０には、複数のビット線対ＢＬ，／ＢＬがそれぞれ列（カラム）方向に延在するように、配設されている。また、メモリセルアレイ４０には、複数のワード線ＷＬがそれぞれ行（ロウ）方向に延在するように、配設されている。
【００７５】
ビット線ＢＬとワード線ＷＬとの交差部分には、メモリセルＭＣが配置されている。各メモリセルＭＣは、磁気抵抗素子１、及び選択トランジスタ（例えば、ｎチャネルＭＯＳトランジスタ）４１を備えている。磁気抵抗素子１の一端は、ビット線ＢＬに接続されている。磁気抵抗素子１の他端は、選択トランジスタ４１のドレイン端子に接続されている。選択トランジスタ４１のソース端子は、ビット線／ＢＬに接続されている。さらに、選択トランジスタ４１のゲート端子は、ワード線ＷＬに接続されている。
【００７６】
ワード線ＷＬには、ロウデコーダ４２が接続されている。ビット線対ＢＬ，／ＢＬには、書き込み回路４４及び読み出し回路４５が接続されている。書き込み回路４４及び読み出し回路４５には、カラムデコーダ４３が接続されている。そして、各メモリセルＭＣは、ロウデコーダ４２及びカラムデコーダ４３により選択される。
【００７７】
メモリセルＭＣへのデータの書き込みは、以下のように行われる。まず、データ書き込みを行うメモリセルＭＣを選択するために、このメモリセルＭＣに接続されるワード線ＷＬが活性化される。これにより、選択トランジスタ４１がターンオンする。
【００７８】
ここで、磁気抵抗素子１には、書き込みデータに応じて、双方向の書き込み電流Ｉｗが供給される。具体的には、磁気抵抗素子１に左から右へ書き込み電流Ｉｗを供給する場合、書き込み回路４４は、ビット線ＢＬに正の電圧を印加し、ビット線／ＢＬに接地電圧を印加する。また、磁気抵抗素子１に右から左へ書き込み電流Ｉｗを供給する場合、書き込み回路４４は、ビット線／ＢＬに正の電圧を印加し、ビット線ＢＬに接地電圧を印加する。このようにして、メモリセルＭＣにデータ“０”、或いはデータ“１”を書き込むことができる。
【００７９】
次に、メモリセルＭＣからのデータ読み出しは、以下のように行われる。まず、選択されるメモリセルＭＣの選択トランジスタ４１がターンオンする。読み出し回路４５は、磁気抵抗素子１に、例えば右から左へ流れる読み出し電流Ｉｒを供給する、すなわちビット線／ＢＬからビット線ＢＬへ読み出し電流Ｉｒを供給する。読み出し回路４５は、この読み出し電流Ｉｒに基づいて磁気抵抗素子１の抵抗値を検出する。さらに、読み出し回路４５は、検出した抵抗値から磁気抵抗素子１に記憶されたデータを読み出す。
【００８０】
次に、実施形態のＭＲＡＭの構造について図７を参照して説明する。図７は、１個のメモリセルＭＣの構造を示す断面図である。
【００８１】
図示するように、メモリセルＭＣは、磁気抵抗素子（ＭＴＪ）１と選択トランジスタ４１を有している。ｐ型半導体基板５１の表面領域には、素子分離絶縁層４６が設けられている。この素子分離絶縁層４６が設けられていない半導体基板５１の表面領域は、素子が形成される素子領域（active area）となる。素子分離絶縁層４６は、例えばＳＴＩ（Shallow Trench Isolation）により構成される。ＳＴＩとしては、例えば酸化シリコンが用いられる。
【００８２】
半導体基板５１の素子領域には、互いに離隔したソース領域Ｓ及びドレイン領域Ｄが形成されている。このソース領域Ｓ及びドレイン領域Ｄは、それぞれ半導体基板５１内に高濃度の不純物、例えばｎ+型不純物を導入して形成されたｎ+型拡散領域から構成される。
【００８３】
ソース領域Ｓとドレイン領域Ｄ間の半導体基板５１上には、ゲート絶縁膜４１Ａが形成されている。ゲート絶縁膜４１Ａ上には、ゲート電極４１Ｂが形成されている。このゲート電極４１Ｂは、ワード線ＷＬとして機能する。このように、半導体基板５１には、選択トランジスタ４１が設けられている。
【００８４】
ソース領域Ｓ上には、コンタクト５２を介して配線層５３が形成されている。配線層５３は、ビット線／ＢＬとして機能する。ドレイン領域Ｄ上には、コンタクト５４を介して引き出し線５５が形成されている。
【００８５】
引き出し線５５上には、下部電極７及び上部電極９に挟まれた磁気抵抗素子１が設けられている。上部電極９上には、配線層５６が形成されている。配線層５６は、ビット線ＢＬとして機能する。また、半導体基板５１と配線層５６との間は、例えば酸化シリコンからなる層間絶縁層５７で満たされている。
【００８６】
以上、詳述したように、第２実施形態によれば、磁気抵抗素子１を用いてＭＲＡＭを構成することができる。尚、磁気抵抗素子１は、スピン注入型の磁気メモリの他、磁壁移動型の磁気メモリとして使用することも可能である。
【００８７】
第２実施形態で示したＭＲＡＭは、様々な装置に適用することが可能である。以下に、ＭＲＡＭのいくつかの適用例について説明する。
【００８８】
（１）適用例１
図８は、デジタル加入者線（ＤＳＬ）用モデムのＤＳＬデータパス部を抽出して示している。
【００８９】
このモデムは、プログラマブルデジタルシグナルプロセッサ（ＤＳＰ：Digital Signal Processor）１００、アナログ−デジタル（Ａ／Ｄ）コンバータ１１０、デジタル−アナログ（Ｄ／Ａ）コンバータ１２０、送信ドライバ１３０、及び受信機増幅器１４０等を備えている。
【００９０】
図８では、バンドパスフィルタを省略しており、その代わりに回線コードプログラム（ＤＳＰで実行される、コード化される加入者回線情報、伝送条件等（回線コード：ＱＡＭ、ＣＡＰ、ＲＳＫ、ＦＭ、ＡＭ、ＰＡＭ、ＤＷＭＴ等）に応じてモデムを選択、動作させるためのプログラム）を保持するための種々のタイプのオプションのメモリとして、第２実施形態のＭＲＡＭ１７０と、ＥＥＰＲＯＭ（electrically erasable and programmable ROM）１８０とを示している。
【００９１】
なお、本適用例では、回線コードプログラムを保持するためのメモリとしてＭＲＡＭ１７０とＥＥＰＲＯＭ１８０との２種類のメモリを用いているが、ＥＥＰＲＯＭ１８０をＭＲＡＭに置き換えてもよい。即ち、２種類のメモリを用いず、ＭＲＡＭのみを用いるように構成してもよい。
【００９２】
（２）適用例２
図９は、別の適用例であり、携帯電話端末３００を示している。
【００９３】
通信機能を実現する通信部２００は、送受信アンテナ２０１、アンテナ共用器２０２、受信部２０３、ベースバンド処理部２０４、音声コーデックとして用いられるＤＳＰ（デジタル信号処理回路）２０５、スピーカ（受話器）２０６、マイクロホン（送話器）２０７、送信部２０８、及び周波数シンセサイザ２０９等を備えている。
【００９４】
また、この携帯電話端末３００には、当該携帯電話端末３００の各部を制御する制御部２２０が設けられている。制御部２２０は、ＣＰＵ２２１、ＲＯＭ２２２、第２実施形態のＭＲＡＭ２２３、及びフラッシュメモリ２２４がバス２２５を介して接続されて形成されるマイクロコンピュータである。
【００９５】
上記ＲＯＭ２２２には、ＣＰＵ２２１において実行されるプログラムや表示用のフォント等の必要となるデータが予め記憶されている。
【００９６】
ＭＲＡＭ２２３は、主に作業領域として用いられるものであり、ＣＰＵ２２１がプログラムの実行中において計算途中のデータ等を必要に応じて記憶したり、制御部２２０と各部との間でやり取りするデータを一時的に記憶したりする場合等に用いられる。
【００９７】
また、フラッシュメモリ２２４は、携帯電話端末３００の電源がオフされても、例えば、直前の設定条件等を記憶しておき、次の電源オン時に同じ設定にするような使用方法をする場合に、それらの設定パラメータを記憶しておくものである。これによって、携帯電話端末３００の電源がオフにされても、記憶されている設定パラメータを消失してしまうことがない。
【００９８】
また、この携帯電話端末３００には、音声データ再生処理部２１１、外部出力端子２１２、ＬＣＤコントローラ２１３、表示用のＬＣＤ（液晶ディスプレイ）２１４、及び呼び出し音を発生するリンガ２１５等が設けられている。
【００９９】
音声データ再生処理部２１１は、携帯電話端末３００に入力される音声データ（或いは、後述する外部メモリ２４０に記憶されるオーディオ情報（音声データ））を再生する。再生される音声データ（オーディオ情報）は、外部出力端子２１２を介してヘッドフォンや携帯型スピーカ等に伝えることにより、外部に取り出すことが可能である。
【０１００】
このように、音声データ再生処理部２１１を設けることにより、オーディオ情報の再生が可能となる。ＬＣＤコントローラ２１３は、例えばＣＰＵ２２１からの表示情報を、バス２２５を介して受け取り、ＬＣＤ２１４を制御するためのＬＣＤ制御情報に変換し、ＬＣＤ２１４を駆動して表示させる。
【０１０１】
さらに、携帯電話端末３００には、インターフェース回路（Ｉ／Ｆ）２３１，２３３，２３５、外部メモリ２４０、外部メモリスロット２３２、キー操作部２３４、及び外部入出力端子２３６等が設けられている。上記外部メモリスロット２３２にはメモリカード等の外部メモリ２４０が挿入される。この外部メモリスロット２３２は、インターフェース回路（Ｉ／Ｆ）２３１を介してバス２２５に接続される。
【０１０２】
このように、携帯電話端末３００にスロット２３２を設けることにより、携帯電話端末３００の内部の情報を外部メモリ２４０に書き込んだり、或いは外部メモリ２４０に記憶された情報（例えば、オーディオ情報）を携帯電話端末３００に入力したりすることが可能となる。
【０１０３】
キー操作部２３４は、インターフェース回路（Ｉ／Ｆ）２３３を介してバス２２５に接続される。キー操作部２３４から入力されるキー入力情報は、例えば、ＣＰＵ２２１に伝えられる。外部入出力端子２３６は、インターフェース回路（Ｉ／Ｆ）２３５を介してバス２２５に接続される。この外部入出力端子２３６は、携帯電話端末３００に外部から種々の情報を入力したり、或いは携帯電話端末３００から外部へ情報を出力したりする際の端子として機能する。
【０１０４】
なお、本適用例では、ＲＯＭ２２２、ＭＲＡＭ２２３、及びフラッシュメモリ２２４を用いているが、フラッシュメモリ２２４をＭＲＡＭに置き換えてもよいし、さらにＲＯＭ２２２もＭＲＡＭに置き換えることが可能である。
【０１０５】
（３）適用例３
図１０乃至図１４は、ＭＲＡＭをスマートメディア等のメディアコンテンツを収納するカード（ＭＲＡＭカード）に適用した例をそれぞれ示している。
【０１０６】
図１０に示すように、ＭＲＡＭカード本体４００には、ＭＲＡＭチップ４０１が内蔵されている。このカード本体４００には、ＭＲＡＭチップ４０１に対応する位置に開口部４０２が形成され、ＭＲＡＭチップ４０１が露出されている。この開口部４０２にはシャッター４０３が設けられており、当該ＭＲＡＭカードの携帯時にＭＲＡＭチップ４０１がシャッター４０３で保護されるようになっている。このシャッター４０３は、外部磁場を遮蔽する効果のある材料、例えばセラミックからなっている。
【０１０７】
データを転写する場合には、シャッター４０３を開放してＭＲＡＭチップ４０１を露出させて行う。外部端子４０４は、ＭＲＡＭカードに記憶されたコンテンツデータを外部に取り出すためのものである。
【０１０８】
図１１及び図１２は、ＭＲＡＭカードにデータを転写するための、カード挿入型の転写装置を示している。
【０１０９】
データ転写装置５００は、収納部５００ａを有している。この収納部５００ａには、第１ＭＲＡＭカード５５０が収納されている。収納部５００ａには、第１ＭＲＡＭカード５５０に電気的に接続される外部端子５３０が設けられており、この外部端子５３０を用いて第１ＭＲＡＭカード５５０のデータが書き換えられる。
【０１１０】
エンドユーザの使用する第２ＭＲＡＭカード４５０を、矢印で示すように転写装置５００の挿入部５１０より挿入し、ストッパ５２０で止まるまで押し込む。このストッパ５２０は、第１ＭＲＡＭカード５５０と第２ＭＲＡＭカード４５０を位置合わせするための部材としても働く。第２ＭＲＡＭカード４５０が所定位置に配置されると、第１ＭＲＡＭデータ書き換え制御部から外部端子５３０に制御信号が供給され、第１ＭＲＡＭカード５５０に記憶されるデータが第２ＭＲＡＭカード４５０に転写される。
【０１１１】
図１３は、ＭＲＡＭカードにデータを転写するための、はめ込み型の転写装置を示す断面図である。
【０１１２】
この転写装置６００は、矢印で示すように、ストッパ５２０を目標に、第１ＭＲＡＭカード５５０上に第２ＭＲＡＭカード４５０をはめ込むように載置するタイプである。転写方法についてはカード挿入型と同一であるので、説明を省略する。
【０１１３】
図１４は、ＭＲＡＭカードにデータを転写するための、スライド型の転写装置を示す断面図である。
【０１１４】
この転写装置７００は、ＣＤ−ＲＯＭドライブやＤＶＤドライブと同様に、転写装置７００に受け皿スライド５６０が設けられており、この受け皿スライド５６０が矢印で示すように移動する。受け皿スライド５６０が破線の位置に移動したときに第２ＭＲＡＭカード４５０を受け皿スライド５６０に載置し、続いて受け皿スライド５６０が移動して第２ＭＲＡＭカード４５０を転写装置７００の内部へ搬送する。
【０１１５】
ストッパ５２０に第２ＭＲＡＭカード４５０の先端部が当接するように搬送される点、及び転写方法についてはカード挿入型と同一であるので、説明を省略する。
【０１１６】
第２実施形態で説明したＭＲＡＭは、高速ランダム書き込み可能なファイルメモリ、高速ダウンロード可能な携帯端末、高速ダウンロード可能な携帯プレーヤー、放送機器用半導体メモリ、ドライブレコーダ、ホームビデオ、通信用大容量バッファメモリ、及び防犯カメラ用半導体メモリなどに対して用いることができ、産業上のメリットは多大である。
【０１１７】
以上説明したように本実施形態では、微細化に伴って増大する固定層からの漏れ磁場を低減でき、記憶層における磁化の平行と反平行の２つの状態を安定に存在できるようにした磁気抵抗素子を用いた磁気メモリを提供することができる。
【０１１８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１１９】
１…磁気抵抗素子、２…固定層（磁性層）、３…記憶層（磁性層）、４…非磁性層、５…下地層、６…キャップ層、７…下部電極、９…上部電極、１１…界面層、２１…磁性層、２２…磁性層、２３…非磁性層、３１…第１強磁性材料、３２…第２強磁性材料、３３…第１非磁性材料、４０…メモリセルアレイ、４１…選択トランジスタ、４１Ａ…ゲート絶縁膜、４１Ｂ…ゲート電極、４２…ロウデコーダ、４３…カラムデコーダ、４４…書き込み回路、４５…読み出し回路、４６…素子分離絶縁層、５１…半導体基板、５２，５４…コンタクト、５３，５６…配線層、５５…引き出し線、５７…層間絶縁層、１００…ＤＳＰ、１１０…Ａ／Ｄコンバータ、１２０…Ｄ／Ａコンバータ、１３０…送信ドライバ、１４０…受信機増幅器、１７０…ＭＲＡＭ、１８０…ＥＥＰＲＯＭ、２００…通信部、２０１…送受信アンテナ、２０２…アンテナ共用器、２０３…受信部、２０４…ベースバンド処理部、２０５…ＤＳＰ（デジタル信号処理回路）、２０６…スピーカ、２０７…マイクロホン、２０８…送信部、２０９…周波数シンセサイザ、２１１…音声データ再生処理部、２１２…外部出力端子、２１３…ＬＣＤコントローラ、２１４…ＬＣＤ、２１５…リンガ、２２０…制御部、２２１…ＣＰＵ、２２２…ＲＯＭ、２２３…ＭＲＡＭ、２２４…フラッシュメモリ、２２５…バス、２３１，２３３，２３５…インターフェース回路、２３２…外部メモリスロット、２３４…キー操作部、２３６…外部入出力端子、２４０…外部メモリ、３００…携帯電話端末、４００…ＭＲＡＭカード本体、４０１…ＭＲＡＭチップ、４０２…開口部、４０３…シャッター、４０４…外部端子、４５０…ＭＲＡＭカード、５００…転写装置、５１０…挿入部、５２０…ストッパ、５３０…外部端子、５５０…ＭＲＡＭカード、５６０…受け皿スライド、６００…転写装置、７００…転写装置、ＭＣ…メモリセル、ＢＬ…ビット線、ＷＬ…ワード線、Ｓ…ソース領域、Ｄ…ドレイン領域。
【技術分野】
【０００１】
本発明の実施形態は、磁気抵抗素子、及び磁気抵抗素子を用いた磁気メモリに関する。
【背景技術】
【０００２】
強磁性トンネル接合を有する磁気抵抗素子はＭＴＪ（Magnetic Tunnel Junction）素子とも呼ばれ、その書き込み方式としてスピン角運動量移動（SMT：spin-momentum-transfer）を用いた書き込み（スピン注入書き込み）方式が提案されている。
【０００３】
磁気抵抗素子を構成する強磁性材料に、膜面垂直方向に磁化容易軸を有する、いわゆる垂直磁化膜を用いることが考えられている。垂直磁化型の構成で結晶磁気異方性を利用する場合、形状異方性を利用しないため、素子形状を面内磁化型に比べて小さくすることができる。また、磁化容易方向の分散も小さくできるため、大きな結晶磁気異方性を有する材料を採用することにより、熱擾乱耐性を維持しつつ、微細化と低電流化の両立が実現できると期待される。
【０００４】
垂直磁化型の構成は、微細化が進むにつれて大きな漏れ磁場が発生するという課題がある。固定層(参照層)からの漏れ磁場は、記憶層の反転磁場を平行配置が安定な方向にシフトさせるため、反転電流が増加する。これを回避するには、固定層からの漏れ磁場をキャンセルするように固定層と磁化方向が反平行状態の磁性層（シフト調整層）を付加することが必要である。
【０００５】
微細化が進んで大きな漏れ磁場が発生する場合、シフト調整層で固定層の漏れ磁場を調整することが難しくなるために、固定層の飽和磁化を小さく、膜厚を薄くする方向で調整し、シフト調整層は飽和磁化を大きくする方向で構造を調整することが必要である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２３２４９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
微細化に伴って増大する固定層からの漏れ磁場を低減でき、記憶層における磁化の平行と反平行の２つの状態を安定に存在できるようにした磁気抵抗素子及びそれを用いた磁気メモリを提供する。
【課題を解決するための手段】
【０００８】
一実施態様の磁気抵抗素子は、膜面に垂直方向の磁化容易軸を有し、磁化方向が可変の第１の磁性層と、膜面に垂直方向の磁化容易軸を有し、磁化方向が不変の第２の磁性層と、前記第１の磁性層と前記第２の磁性層との間に設けられた第１の非磁性層とを備える。前記第２の磁性層は、前記第１の非磁性層に接する第３の磁性層と、第４の磁性層と、前記第３の磁性層と第４の磁性層との間に設けられた第２の非磁性層とを有する。前記第３の磁性層は、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗのうちの少なくとも１つの元素と、Ｃｏとを含むことを特徴とする。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態の磁気抵抗素子の断面図である。
【図２】第１実施形態における変形例１の磁気抵抗素子の断面図である。
【図３Ａ】第１実施形態におけるトップピン構造を模擬した素子のＲｕ膜厚依存性を示す図である。
【図３Ｂ】第１実施形態におけるトップピン構造を模擬した素子のＲｕ膜厚依存性を示す図である。
【図４】第１実施形態におけるＲｕの膜厚が０．６ｎｍの場合のヒステリシスループを示す図である。
【図５】第１実施形態におけるボトムピン構造を模擬した素子のヒステリシスループを示す図である。
【図６】第２実施形態のＭＲＡＭの構成を示す回路図である。
【図７】第２実施形態のＭＲＡＭにおけるメモリセルの断面図である。
【図８】適用例としてのＤＳＬモデムのＤＳＬデータパス部を示すブロック図である。
【図９】適用例としての携帯電話端末を示すブロック図である。
【図１０】適用例としてのＭＲＡＭカードの上面図である。
【図１１】適用例としてのカード挿入型の転写装置の平面図である。
【図１２】適用例としてのカード挿入型の転写装置の断面図である。
【図１３】適用例としてのはめ込み型の転写装置の断面図である。
【図１４】適用例としてのスライド型の転写装置の断面図である。
【発明を実施するための形態】
【００１０】
以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１１】
また、以下に示す各実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１２】
［第１実施形態］
第１実施形態は、磁気抵抗素子に関する。
【００１３】
（１）磁気抵抗素子の構造
図１は、第１実施形態の磁気抵抗素子の断面図である。
【００１４】
図１において、矢印は磁化方向を示している。本明細書及び特許請求の範囲でいう磁気抵抗素子とは、半導体或いは絶縁体をスペーサ層に用いるＴＭＲ（トンネル磁気抵抗効果）素子を指す。また、以下の図では、磁気抵抗素子の主要部を示しているが、図示の構成を含んでいれば、さらなる層を含んでいても構わない。
【００１５】
磁気抵抗素子１は、スピン注入磁化反転方式によって書き込みを行う。即ち、各層に対し膜面垂直方向に流すスピン偏極電流の方向に応じて、記憶層と固定層の磁化の相対角を平行状態と反平行状態（即ち抵抗の極小と極大）とに変化させ、二進情報の“０”又は“１”に対応づけることにより、情報を記憶する。
【００１６】
図１に示すように、磁気抵抗素子１は、少なくとも、２つの磁性層２、３と、磁性層２と磁性層３間に設けられた非磁性層４とを有する。磁性層３は、膜面に垂直な方向に磁化容易軸を有し、磁化容易軸は膜面と交わる面に沿って回転する。以下、磁性層３を記憶層（自由層、磁化自由層、磁化可変層、記録層）と称する。記憶層（磁性層３）の詳細な性質については、後述する。以下、膜面垂直方向の磁化を垂直磁化と称する。
【００１７】
磁性層２は、膜面に垂直な方向に磁化容易軸を有し、記憶層に対し磁化方向が固定されている。以下、磁性層２を固定層（磁化固定層、参照層、磁化参照層、ピン層、基準層、磁化基準層）と称する。
【００１８】
固定層（磁性層）２は、磁性層２１、２２と、磁性層２１と磁性層２２間に配置された非磁性層２３から形成される。磁性層２１と磁性層２２は、非磁性層２３を介して磁化方向が反平行の配列となる。また、磁性層２１は、第１強磁性材料３１、第２強磁性材料３２の２つの強磁磁性層と、第１強磁性材料３１と第２強磁性材料３２間に配置された第１非磁性材料３３から形成される。第１強磁性材料３１と第２強磁性材料３２は、第１非磁性材料３３を介して磁化方向が平行の配列となる。第１強磁性材料３１、第２強磁性材料３２、及び第１非磁性材料３３の合計膜厚は、５ｎｍ以下であることが望ましい。
【００１９】
固定層２の詳細な性質については後述する。尚、固定層２の磁化方向は、基板に対し反対方向（上）を向いていても良いし、基板方向（下）を向いていてもよい。
【００２０】
非磁性層（トンネルバリア層）４は、酸化物などの絶縁膜から構成される。非磁性層４のより詳細な性質については、後述する。
【００２１】
磁気抵抗素子１は、スピン注入書き込み方式に用いる磁気抵抗素子である。即ち、書き込みの際は、固定層２から記憶層３へ、又は記憶層３から固定層２へ、膜面垂直方向に電流を流すことによって、スピン情報を蓄積される電子が固定層２から記憶層３へ注入される。
【００２２】
この注入される電子のスピン角運動量が、スピン角運動量の保存則に従って記憶層３の電子に移動されることによって、記憶層３の磁化が反転することになる。即ち、記憶層３の磁化方向は、記憶層３、非磁性層４及び固定層２を貫く双方向電流により変化する。
【００２３】
図１は、下地層５の上に記憶層３が形成され、非磁性層４の上に固定層２が形成された、いわゆるトップピン構造（ボトムフリー構造）を示している。
【００２４】
記憶層３の下には下地層５がさらに形成されてもよい。下地層５は、記憶層３より上の層の結晶配向性及び結晶粒径などの結晶性を制御するために用いられる。下地層５の下には、図示しない基板（例えば、シリコン半導体基板）が配置されている。記憶層３の詳細な性質については後述する。
【００２５】
固定層２上にはキャップ層６がさらに形成されていてもよい。キャップ層６は、磁性層の酸化防止等、主として保護層として機能する。
【００２６】
ここで、固定層２を構成する磁性層２１は、第１強磁性材料３１、第２強磁性材料３２、及び第１非磁性材料３３の積層構造から形成され、垂直磁気異方性を有する。垂直磁気異方性を発現させるため、第１強磁性材料３１は、Ｃｏ、Ｆｅ及びＢを含む合金（Ｃｏ１００−ｘ−Ｆｅｘ）１００−ｙＢｙ、ｘ≧５０ａｔ％、０＜ｙ≦３０ａｔ％であり、かつ、第１非磁性材料３３はＺｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗの１元素か、少なくとも１元素を主成分とする合金である。第２強磁性材料３２は非磁性層２３を介して磁性層２２と交換結合させるため、Ｃｏを主成分とすることが望ましい。
【００２７】
非磁性層２３はＲｕが望ましく、その膜厚は０．４ｎｍ以上１．０ｎｍ以下が望ましい。磁性層２２は、一般的な垂直磁気異方性を有する材料系であればよいが、第１強磁性材料３１と第２強磁性材料３２と第１非磁性材料３３の積層構成からなる、磁性層２１からの漏れ磁場により、記憶層の反転磁場のシフトをキャンセルできるように、飽和磁化及び膜厚を適宜調整する必要がある。
【００２８】
次に、第１実施形態の変形例の磁気抵抗素子１について説明する。
【００２９】
図２は、図１に示した磁気抵抗素子の変形例の断面図である。
【００３０】
図２に示す構造が図１の構造と異なる点は、記憶層３と非磁性層４との間に界面層１１が挿入されていることにある。界面層１１は強磁性体から形成され、記憶層３と非磁性層４との界面での格子ミスマッチを緩和する効果を有する。さらに、界面層１１に高分極率材料を用いることにより、高いトンネル磁気抵抗比（ＴＭＲ比）と高いスピン注入効率を実現する効果も有する。界面層１１の詳細な性質については、後述する。
【００３１】
（２）固定層
前述の通り、固定層２は磁性層２１、２２、非磁性層２３の積層構造で形成される。さらに、磁性層２１は第１強磁性材料３１と第２強磁性材料３２と第１非磁性材料３３の積層構造で形成される。但し、形成後の熱工程により、積層構造が明瞭ではなく、各元素が濃度勾配を持っていても良い。
【００３２】
磁性層２１は垂直磁気異方性を有する。垂直磁気異方性を発現させるため、第１強磁性材料３１は、Ｃｏ、Ｆｅ及びＢを含む合金（Ｃｏ１００−ｘ−Ｆｅｘ）１００−ｙＢｙ、ｘ≧５０ａｔ％、０＜ｙ≦３０ａｔ％であり、かつ、第１非磁性材料３３はＺｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗの１元素か、少なくとも１元素を主成分とする合金である。
【００３３】
第１強磁性材料３１と第１非磁性材料３３の組み合わせと、垂直磁気異方性に関して検討した結果を以下に記述する。構成は、シリコン基板上に、第１非磁性材料（ＺｒまたはＮｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗ）／第１強磁性材料（ＦｅＣｏＢ）／ＭｇＯ（３ｎｍ）を順次形成した。各非磁性材料によって、第１強磁性材料とのミキシングの程度が異なるため、単位面積当たりの磁気モーメントがおおよそ１×１０−４ｅｍｕ／ｃｍ２のときの異方性磁場（Ｈｋ）を比較した。異方性磁場は膜面内方向に磁場を印加し、振動試料型磁力計で困難軸のヒステリシスループを測定・評価して算出した。その結果、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗのいずれの非磁性材料においても異方性磁場が２ｋＯｅを示し、垂直磁気異方性を示すことが分かった。Ｎｂ、Ｍｏ、Ｔａ、Ｗについては、５ｋＯｅ以上の異方性磁場が得られた。
【００３４】
第２強磁性材料３２は、非磁性層２３を介して磁性層２２と交換結合させるため、Ｃｏを含んでいることが望ましい。非磁性層２３はＲｕが望ましく、その膜厚は０．４ｎｍ以上１．０ｎｍ以下が望ましい。
【００３５】
図３Ａに、トップピン構造を模擬した、第１強磁性材料３１としてＦｅＣｏＢ（１．１ｎｍ）、第１非磁性材料３３としてＴａ（０．４ｎｍ）、第２強磁性材料３２としてＣｏ（０．４ｎｍ）、磁性層２２として[Ｃｏ（０．３ｎｍ）／Ｐｔ（０．６ｎｍ）]×６の人工格子とした場合における交換結合磁場の非磁性層２３のＲｕ膜厚依存性を示した。なお、括弧内は膜厚を示す。
【００３６】
Ｒｕの膜厚が０．４ｎｍ以上０．５ｎｍ以下では明瞭な反平行状態を形成できず、Ｒｕの膜厚が０．６ｎｍ以上０．７ｎｍ以下で大きな交換結合磁場が得られ、０．７ｎｍで交換結合磁場が最大となった。
【００３７】
図４に、Ｒｕの膜厚が０．６ｎｍの場合のヒステリシスループ（ＭＨループ）を示す。ＭＨループは振動試料型磁力計で測定した。このように、特に第１強磁性材料３１と第１非磁性材料３３を適当に選択することで、固定層２としての総膜厚が非常に薄い垂直磁化型のシンセティックアンチフェロ構造を実現することが可能となる。
【００３８】
図３Ｂに、トップピン構造を模擬した、磁性層２１としてＦｅＣｏＢ（１．２ｎｍ）、磁性層２２として[Ｃｏ（０．３ｎｍ）／Ｐｔ（０．６ｎｍ）]×６の人工格子とした場合における交換結合磁場のＲｕ膜厚依存性を示した。なお、括弧内は膜厚を示す。磁性層２１には垂直磁気異方性を持たせるために、Ｔａを添加した。
【００３９】
Ｒｕの膜厚が０．４ｎｍから明瞭な反平行状態を形成し、大きな交換結合磁場が得られている。
【００４０】
また、図５に、ボトムピン構造を模擬した、第１強磁性材料３１としてＦｅＣｏＢ（１．４ｎｍ）、第１非磁性材料３３としてＴａ（０．３ｎｍ）、第２強磁性材料３２としてＣｏ（０．５ｎｍ）、磁性層２２としてＣｏＰｔ合金（５ｎｍ）の場合のＭＨループを示す。なお、括弧内は膜厚を示す。このときの非磁性層２３であるＲｕの膜厚は１ｎｍである。
【００４１】
図５により、磁性層２１と磁性層２２の磁化方向が反平行に配列することがわかる。また、前述したように、トップピン構造ではＲｕの膜厚が０．７ｎｍ程度で交換結合磁場が最大となったが、このボトムピン構造では、トップピン構造と違い、Ｒｕの膜厚が１ｎｍ程度で交換結合磁場が最大となり、それぞれの構造により、最適なＲｕの膜厚が変化していることが分かる。このように、Ｒｕの膜厚は、上下の磁性層の構造により変化し、トップピン構造の場合より０．３ｎｍ程度シフトすると考えられるため、０．７ｎｍ以上１．３ｎｍ以下の範囲で適宜調整することが望ましい。
【００４２】
トップピン構造、ボトムピン構造のいずれにおいても、非磁性層４と非磁性層２３との間に高い垂直磁気異方性を発現しやすいＰｔ、Ｐｄを使用しないことが特徴であり、固定層２の薄膜化と高い磁気抵抗比（ＭＲ比）との両立が実現可能となる。
【００４３】
（３）記憶層
磁気抵抗素子１の記憶層３として垂直磁化膜を用いる場合、前述の通り形状異方性を利用しないため、素子形状を面内磁化型に比し小さくできる。さらに、記憶層３に大きな垂直磁気異方性を示す材料を採用することにより、熱擾乱耐性を維持しつつ、微細化と低電流化の両立が可能となる。以下に記憶層として具備すべき性質、及び材料選択の具体例について詳細に説明する。
【００４４】
（３−１）記憶層が具備すべき性質
記憶層として垂直磁化材料を用いる場合、その熱擾乱指数Δは、実効的な異方性エネルギーＫｕｅｆｆ・Ｖと熱エネルギーｋＢＴとの比をとって、下記の（式１）のように表される。
【００４５】
Δ＝Ｋｕｅｆｆ・Ｖ／ｋＢＴ
＝（Ｋｕ−２πＮＭＳ２）・Ｖa／ｋＢＴ ・・・（式１）
ここで、
Ｋｕ：垂直磁気異方性定数
ＭＳ：飽和磁化
Ｎ：反磁場係数
Ｖa：磁化反転単位体積
である。
【００４６】
熱エネルギーにより磁化が揺らぐ問題（熱擾乱）を回避するには、熱擾乱指数Δが６０より大きな値であること(Δ＞〜６０)が必要条件となるが、大容量化を念頭に素子サイズが小さくなる、若しくは膜厚が薄くなると、Ｖaが小さくなり、記憶が維持できなくなり（＝熱擾乱）、不安定となることが懸念される。
【００４７】
そのため、記憶層としては、垂直磁気異方性定数Ｋｕが大きい、かつ／或いは、飽和磁化ＭＳが小さい材料を選択することが望ましい。
【００４８】
一方、垂直磁化方式のスピン注入書き込みによる磁化反転に必要な臨界電流ＩＣは、一般的に、下記の（式２）のように表される。
Ｉｃ∝α／η・Δ ・・・（式２）
ここで、
α：磁気緩和定数
η：スピン注入効率係数
である。
【００４９】
（３−２）記憶層材料
記憶層材料は上記の特性を鑑みて、下記から適宜選択することができる。
【００５０】
（３−２−１）規則合金系
記憶層３として用いられる規則合金は、Ｆｅ、Ｃｏ、Ｎｉのうち１つ以上の元素と、Ｐｔ、Ｐｄのうち１つ以上の元素とからなる合金であり、この合金の結晶構造がＬ１０型の規則合金である。例えば、これら規則合金として、Ｆｅ５０Ｐｔ５０、Ｆｅ５０Ｐｄ５０、Ｃｏ５０Ｐｔ５０、Ｆｅ３０Ｎｉ２０Ｐｔ５０、Ｃｏ３０Ｆｅ２０Ｐｔ５０、Ｃｏ３０Ｎｉ２０Ｐｔ５０等があげられる。これらの規則合金は上記組成比に限定されない。
【００５１】
これらの規則合金に、Ｃｕ（銅）、Ｃｒ（クロム）、Ａｇ（銀）等の不純物元素、或いはその合金、絶縁物を加えて実効的な磁気異方性エネルギー及び飽和磁化を調整することができる。また、非磁性層４との格子ミスマッチが大きい材料を記憶層３として選択する場合においては、図２に示すように、非磁性層４と記憶層３との間に界面層１１が挿入されることが好ましい。
【００５２】
（３−２−２）人工格子系
記憶層３として用いられる人工格子は、Ｆｅ、Ｃｏ、Ｎｉのうちいずれか１つの元素、或いは１つ以上の元素を含む合金と、Ｃｒ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｒｕ、Ｏｓ、Ｒｅ、Ａｕ、Ｃｕのうちいずれか１つの元素或いは１つ以上の元素を含む合金とが交互に積層される構造である。例えば、Ｃｏ／Ｐｔ人工格子、Ｃｏ／Ｐｄ人工格子、ＣｏＣｒ／Ｐｔ人工格子、Ｃｏ／Ｒｕ人工格子、Ｃｏ／Ｏｓ、Ｃｏ／Ａｕ、Ｎｉ／Ｃｕ人工格子等があげられる。
【００５３】
これらの人工格子は、磁性層への元素の添加、磁性層と非磁性層の膜厚比及び積層周期を調整することで、実効的な磁気異方性エネルギー及び飽和磁化を調整することができる。また、これらの積層膜を記憶層３として用いる場合は、多くの場合、非磁性層４との格子ミスマッチが大きく、高いトンネル磁気抵抗比（ＴＭＲ比）を得るためには好ましくない。このような場合は、図２に示すように、非磁性層４と記憶層３との間に界面層１１が挿入されることが好ましい。
【００５４】
（３−２−３）不規則合金系
記憶層３として用いられる不規則合金は、コバルト（Ｃｏ）を主成分とし、クロム（Ｃｒ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、バナジウム（Ｖ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、鉄（Ｆｅ）、及びニッケル（Ｎｉ）のうち１つ以上の元素を含む金属である。例えば、ＣｏＣｒ合金、ＣｏＰｔ合金、ＣｏＣｒＰｔ合金、ＣｏＣｒＰｔＴａ合金、ＣｏＣｒＮｂ合金等が挙げられる。
【００５５】
これらの合金は、非磁性元素の割合を増加させることにより、実効的な磁気異方性エネルギー及び飽和磁化を調整することができる。また、これらの合金を記憶層３として用いる場合は、多くの場合、非磁性層４との格子ミスマッチが大きく、高いトンネル磁気抵抗比（ＴＭＲ比）を得るためには好ましくない。このような場合は、図２に示すように、非磁性層４と記憶層３との間に界面層１１が挿入されることが好ましい。
【００５６】
（４）下地層
上述の記憶層３の詳細な説明に示す通り、膜面に対して垂直方向を磁化容易軸とする垂直磁化膜を形成するには、原子稠密面が配向しやすい構造を取る必要がある。即ち、結晶配向性をｆｃｃ（１１１）面、ｈｃｐ（００１）面が配向するように制御する必要があり、そのため下地層材料及び積層構成の選択が重要となる。
【００５７】
（４−１）下地層の積層構成および材料
下地層５としては、下地層上に記憶層３が形成される場合、あるいは固定層２が形成される場合において材料系によって、下記のように選択することができる。
【００５８】
Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ、Ｃｏ／Ｎｉ等の人工格子系やｆｃｃ、ｈｃｐのＣｏＰd合金、ＣｏＰt合金、ＲＥ−ＴＭ規則合金（例えば、Ｓｍ−Ｃｏなど）を下地層５に用いる場合は、稠密構造を有する金属が望ましい。稠密構造を有する金属としては、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕ等が挙げられる。
【００５９】
また、例えば、金属が１元素ではなく、Ｐｔ−Ｐｄ、Ｐｔ−Ｉｒのように、上述の金属が２元素、或いは３元素以上で構成される合金を用いてもよい。また、上述の金属と、Ｃｕ、Ａｕ、Ａｌ等のｆｃｃ金属との合金であるＰｔ−Ｃｕ、Ｐｄ−Ｃｕ、Ｉｒ−Ｃｕ、Ｐｔ−Ａｕ、Ｒｕ−Ａｕ、Ｐｔ−Ａｌ、Ｉｒ−Ａｌ等や、Ｒｅ、Ｔｉ、Ｚｒ、Ｈｆ等のｈｃｐ金属との合金であるＰｔ−Ｒｅ、Ｐｔ−Ｔｉ、Ｒｕ−Ｒｅ、Ｒｕ−Ｔｉ、Ｒｕ−Ｚｒ、Ｒｕ−Ｈｆ等であってもよい。
【００６０】
下地層５の膜厚が厚すぎると平滑性が悪くなるため、膜厚範囲としては、３０ｎｍ以下の範囲にあることが好ましい。また、下地層５は積層構造であってもよい。積層構成とするのは、格子定数の異なる材料を積層することにより、格子定数を調整するためである。例えば、下地層５がＲｕ上にＰｔを形成した積層構造の場合、ＰｔはＲｕの影響を受けて、バルクの格子定数とは異なる格子定数となる。但し、上述したように、合金を用いても格子定数を調整できるため、ＲｕあるいはＰｔのいずれかを省くこともできる。
【００６１】
下地層を積層構造とした場合、最下層にＴａ、Ｔｉ等を用いることにより、平滑性の向上や稠密構造を有する金属の結晶配向性を向上させることができる。最下層のＴａやＴｉの膜厚は、厚すぎると成膜に時間がかかり、生産性が低下する要因となる。一方、薄すぎると上述の配向制御の効果を失うため、１乃至１０ｎｍの範囲にあることが好ましい。
【００６２】
ＦｅＰｔ、ＦｅＰｄ等のＬ１o規則合金の場合は、（１００）面が配向したＰｔ、Ｐｄ等のｆｃｃ金属や、Ｃｒ等のｂｃｃ金属、ＴｉＮ、ＭｇＯ等のＮａＣl構造を有する化合物が望ましい。
【００６３】
また、ＲＥ−ＴＭアモルファス合金は、アモルファスであるために下地層はＴａ等の密着層を兼ねた材料系だけでも構わない。
【００６４】
（５）非磁性層
磁気抵抗素子１の非磁性層４の材料としては、ＮａＣｌ構造を有する酸化物が好ましい。具体的にはＭｇＯ、ＣａＯ、ＳｒＯ、ＴｉＯ、ＶＯ、ＮｂＯなどが挙げられる。記憶層３の磁化方向と固定層２の磁化方向とが反平行の場合、スピン分極したΔ１バンドがトンネル伝導の担い手となるため、マジョリティースピン電子のみが伝導に寄与することとなる。この結果、磁気抵抗素子１の伝導率が低下し、抵抗値が大きくなる。
【００６５】
反対に、記憶層３の磁化方向と固定層３の磁化方向とが平行であると、スピン偏極していないΔ５バンドが伝導を支配するために、磁気抵抗素子１の伝導率が上昇し、抵抗値が小さくなる。従って、Δ１バンドの形成が高いトンネル磁気抵抗比（ＴＭＲ比）を発現させるためのポイントとなる。
【００６６】
Δ１バンドを形成するためには、ＮａＣｌ構造の酸化物からなる非磁性層４の（１００）面と記憶層３及び固定層２との界面の整合性がよくなければならない。
【００６７】
ＮａＣｌ構造の酸化物層からなる非磁性層４の（１００）面での格子整合性をさらに良くするために、界面層１１を挿入してもよい。Δ１バンドを形成するという観点からは、界面層１１として、非磁性層４の（１００）面での格子ミスマッチが５％以下となるような材料を選択することが、より好ましい。
【００６８】
（６）界面層
磁気抵抗素子１の非磁性層４に接する固定層（磁性層）２の界面には、トンネル磁気抵抗比（ＴＭＲ比）を上昇させる目的で、界面層を配置しても良い。
【００６９】
界面層は、高分極率材料、具体的には、Ｃｏ、Ｆｅ、及びＢを含む合金（Ｃｏ１００−ｘ−Ｆｅｘ）１００−ｙＢｙからなり、ｘ≧２０ａｔ％、０＜ｙ≦３０ａｔ％であることが好ましい。
【００７０】
これらの磁性材料を界面層として用いることにより、固定層２と非磁性層４との間の格子ミスマッチが緩和され、さらに高分極率材料であるため、高いトンネル磁気抵抗比（ＴＭＲ比）と高いスピン注入効率を実現する効果が期待される。
【００７１】
以上説明したように本実施形態では、微細化に伴って増大する固定層からの漏れ磁場を低減でき、記憶層における磁化の平行と反平行の２つの状態を安定に存在できるようにした磁気抵抗素子を提供することができる。また、固定層からの漏れ磁場をキャンセルするためにシフト調整層の膜厚が著しく厚くなると、磁気抵抗素子のアスペクト比が高くなり、磁気抵抗素子を微細に加工することが難しくなるという問題が生じる。しかし、本実施形態では、シフト調整層の膜厚が厚くなるのを抑制できるため、磁気抵抗素子のアスペクト比が高くならず、磁気抵抗素子の微細化が容易になる。
【００７２】
［第２実施形態］
次に、第２実施形態の磁気ランダムアクセスメモリ（ＭＲＡＭ）について図６および図７を参照して説明する。第２実施形態のＭＲＡＭは、第１実施形態の磁気抵抗素子を記憶素子として用いた構成となっている。
【００７３】
図６は、第２実施形態のＭＲＡＭの構成を示す回路図である。
【００７４】
図示するように、ＭＲＡＭは、マトリクス状に配列された複数のメモリセルＭＣを有するメモリセルアレイ４０を備えている。メモリセルアレイ４０には、複数のビット線対ＢＬ，／ＢＬがそれぞれ列（カラム）方向に延在するように、配設されている。また、メモリセルアレイ４０には、複数のワード線ＷＬがそれぞれ行（ロウ）方向に延在するように、配設されている。
【００７５】
ビット線ＢＬとワード線ＷＬとの交差部分には、メモリセルＭＣが配置されている。各メモリセルＭＣは、磁気抵抗素子１、及び選択トランジスタ（例えば、ｎチャネルＭＯＳトランジスタ）４１を備えている。磁気抵抗素子１の一端は、ビット線ＢＬに接続されている。磁気抵抗素子１の他端は、選択トランジスタ４１のドレイン端子に接続されている。選択トランジスタ４１のソース端子は、ビット線／ＢＬに接続されている。さらに、選択トランジスタ４１のゲート端子は、ワード線ＷＬに接続されている。
【００７６】
ワード線ＷＬには、ロウデコーダ４２が接続されている。ビット線対ＢＬ，／ＢＬには、書き込み回路４４及び読み出し回路４５が接続されている。書き込み回路４４及び読み出し回路４５には、カラムデコーダ４３が接続されている。そして、各メモリセルＭＣは、ロウデコーダ４２及びカラムデコーダ４３により選択される。
【００７７】
メモリセルＭＣへのデータの書き込みは、以下のように行われる。まず、データ書き込みを行うメモリセルＭＣを選択するために、このメモリセルＭＣに接続されるワード線ＷＬが活性化される。これにより、選択トランジスタ４１がターンオンする。
【００７８】
ここで、磁気抵抗素子１には、書き込みデータに応じて、双方向の書き込み電流Ｉｗが供給される。具体的には、磁気抵抗素子１に左から右へ書き込み電流Ｉｗを供給する場合、書き込み回路４４は、ビット線ＢＬに正の電圧を印加し、ビット線／ＢＬに接地電圧を印加する。また、磁気抵抗素子１に右から左へ書き込み電流Ｉｗを供給する場合、書き込み回路４４は、ビット線／ＢＬに正の電圧を印加し、ビット線ＢＬに接地電圧を印加する。このようにして、メモリセルＭＣにデータ“０”、或いはデータ“１”を書き込むことができる。
【００７９】
次に、メモリセルＭＣからのデータ読み出しは、以下のように行われる。まず、選択されるメモリセルＭＣの選択トランジスタ４１がターンオンする。読み出し回路４５は、磁気抵抗素子１に、例えば右から左へ流れる読み出し電流Ｉｒを供給する、すなわちビット線／ＢＬからビット線ＢＬへ読み出し電流Ｉｒを供給する。読み出し回路４５は、この読み出し電流Ｉｒに基づいて磁気抵抗素子１の抵抗値を検出する。さらに、読み出し回路４５は、検出した抵抗値から磁気抵抗素子１に記憶されたデータを読み出す。
【００８０】
次に、実施形態のＭＲＡＭの構造について図７を参照して説明する。図７は、１個のメモリセルＭＣの構造を示す断面図である。
【００８１】
図示するように、メモリセルＭＣは、磁気抵抗素子（ＭＴＪ）１と選択トランジスタ４１を有している。ｐ型半導体基板５１の表面領域には、素子分離絶縁層４６が設けられている。この素子分離絶縁層４６が設けられていない半導体基板５１の表面領域は、素子が形成される素子領域（active area）となる。素子分離絶縁層４６は、例えばＳＴＩ（Shallow Trench Isolation）により構成される。ＳＴＩとしては、例えば酸化シリコンが用いられる。
【００８２】
半導体基板５１の素子領域には、互いに離隔したソース領域Ｓ及びドレイン領域Ｄが形成されている。このソース領域Ｓ及びドレイン領域Ｄは、それぞれ半導体基板５１内に高濃度の不純物、例えばｎ+型不純物を導入して形成されたｎ+型拡散領域から構成される。
【００８３】
ソース領域Ｓとドレイン領域Ｄ間の半導体基板５１上には、ゲート絶縁膜４１Ａが形成されている。ゲート絶縁膜４１Ａ上には、ゲート電極４１Ｂが形成されている。このゲート電極４１Ｂは、ワード線ＷＬとして機能する。このように、半導体基板５１には、選択トランジスタ４１が設けられている。
【００８４】
ソース領域Ｓ上には、コンタクト５２を介して配線層５３が形成されている。配線層５３は、ビット線／ＢＬとして機能する。ドレイン領域Ｄ上には、コンタクト５４を介して引き出し線５５が形成されている。
【００８５】
引き出し線５５上には、下部電極７及び上部電極９に挟まれた磁気抵抗素子１が設けられている。上部電極９上には、配線層５６が形成されている。配線層５６は、ビット線ＢＬとして機能する。また、半導体基板５１と配線層５６との間は、例えば酸化シリコンからなる層間絶縁層５７で満たされている。
【００８６】
以上、詳述したように、第２実施形態によれば、磁気抵抗素子１を用いてＭＲＡＭを構成することができる。尚、磁気抵抗素子１は、スピン注入型の磁気メモリの他、磁壁移動型の磁気メモリとして使用することも可能である。
【００８７】
第２実施形態で示したＭＲＡＭは、様々な装置に適用することが可能である。以下に、ＭＲＡＭのいくつかの適用例について説明する。
【００８８】
（１）適用例１
図８は、デジタル加入者線（ＤＳＬ）用モデムのＤＳＬデータパス部を抽出して示している。
【００８９】
このモデムは、プログラマブルデジタルシグナルプロセッサ（ＤＳＰ：Digital Signal Processor）１００、アナログ−デジタル（Ａ／Ｄ）コンバータ１１０、デジタル−アナログ（Ｄ／Ａ）コンバータ１２０、送信ドライバ１３０、及び受信機増幅器１４０等を備えている。
【００９０】
図８では、バンドパスフィルタを省略しており、その代わりに回線コードプログラム（ＤＳＰで実行される、コード化される加入者回線情報、伝送条件等（回線コード：ＱＡＭ、ＣＡＰ、ＲＳＫ、ＦＭ、ＡＭ、ＰＡＭ、ＤＷＭＴ等）に応じてモデムを選択、動作させるためのプログラム）を保持するための種々のタイプのオプションのメモリとして、第２実施形態のＭＲＡＭ１７０と、ＥＥＰＲＯＭ（electrically erasable and programmable ROM）１８０とを示している。
【００９１】
なお、本適用例では、回線コードプログラムを保持するためのメモリとしてＭＲＡＭ１７０とＥＥＰＲＯＭ１８０との２種類のメモリを用いているが、ＥＥＰＲＯＭ１８０をＭＲＡＭに置き換えてもよい。即ち、２種類のメモリを用いず、ＭＲＡＭのみを用いるように構成してもよい。
【００９２】
（２）適用例２
図９は、別の適用例であり、携帯電話端末３００を示している。
【００９３】
通信機能を実現する通信部２００は、送受信アンテナ２０１、アンテナ共用器２０２、受信部２０３、ベースバンド処理部２０４、音声コーデックとして用いられるＤＳＰ（デジタル信号処理回路）２０５、スピーカ（受話器）２０６、マイクロホン（送話器）２０７、送信部２０８、及び周波数シンセサイザ２０９等を備えている。
【００９４】
また、この携帯電話端末３００には、当該携帯電話端末３００の各部を制御する制御部２２０が設けられている。制御部２２０は、ＣＰＵ２２１、ＲＯＭ２２２、第２実施形態のＭＲＡＭ２２３、及びフラッシュメモリ２２４がバス２２５を介して接続されて形成されるマイクロコンピュータである。
【００９５】
上記ＲＯＭ２２２には、ＣＰＵ２２１において実行されるプログラムや表示用のフォント等の必要となるデータが予め記憶されている。
【００９６】
ＭＲＡＭ２２３は、主に作業領域として用いられるものであり、ＣＰＵ２２１がプログラムの実行中において計算途中のデータ等を必要に応じて記憶したり、制御部２２０と各部との間でやり取りするデータを一時的に記憶したりする場合等に用いられる。
【００９７】
また、フラッシュメモリ２２４は、携帯電話端末３００の電源がオフされても、例えば、直前の設定条件等を記憶しておき、次の電源オン時に同じ設定にするような使用方法をする場合に、それらの設定パラメータを記憶しておくものである。これによって、携帯電話端末３００の電源がオフにされても、記憶されている設定パラメータを消失してしまうことがない。
【００９８】
また、この携帯電話端末３００には、音声データ再生処理部２１１、外部出力端子２１２、ＬＣＤコントローラ２１３、表示用のＬＣＤ（液晶ディスプレイ）２１４、及び呼び出し音を発生するリンガ２１５等が設けられている。
【００９９】
音声データ再生処理部２１１は、携帯電話端末３００に入力される音声データ（或いは、後述する外部メモリ２４０に記憶されるオーディオ情報（音声データ））を再生する。再生される音声データ（オーディオ情報）は、外部出力端子２１２を介してヘッドフォンや携帯型スピーカ等に伝えることにより、外部に取り出すことが可能である。
【０１００】
このように、音声データ再生処理部２１１を設けることにより、オーディオ情報の再生が可能となる。ＬＣＤコントローラ２１３は、例えばＣＰＵ２２１からの表示情報を、バス２２５を介して受け取り、ＬＣＤ２１４を制御するためのＬＣＤ制御情報に変換し、ＬＣＤ２１４を駆動して表示させる。
【０１０１】
さらに、携帯電話端末３００には、インターフェース回路（Ｉ／Ｆ）２３１，２３３，２３５、外部メモリ２４０、外部メモリスロット２３２、キー操作部２３４、及び外部入出力端子２３６等が設けられている。上記外部メモリスロット２３２にはメモリカード等の外部メモリ２４０が挿入される。この外部メモリスロット２３２は、インターフェース回路（Ｉ／Ｆ）２３１を介してバス２２５に接続される。
【０１０２】
このように、携帯電話端末３００にスロット２３２を設けることにより、携帯電話端末３００の内部の情報を外部メモリ２４０に書き込んだり、或いは外部メモリ２４０に記憶された情報（例えば、オーディオ情報）を携帯電話端末３００に入力したりすることが可能となる。
【０１０３】
キー操作部２３４は、インターフェース回路（Ｉ／Ｆ）２３３を介してバス２２５に接続される。キー操作部２３４から入力されるキー入力情報は、例えば、ＣＰＵ２２１に伝えられる。外部入出力端子２３６は、インターフェース回路（Ｉ／Ｆ）２３５を介してバス２２５に接続される。この外部入出力端子２３６は、携帯電話端末３００に外部から種々の情報を入力したり、或いは携帯電話端末３００から外部へ情報を出力したりする際の端子として機能する。
【０１０４】
なお、本適用例では、ＲＯＭ２２２、ＭＲＡＭ２２３、及びフラッシュメモリ２２４を用いているが、フラッシュメモリ２２４をＭＲＡＭに置き換えてもよいし、さらにＲＯＭ２２２もＭＲＡＭに置き換えることが可能である。
【０１０５】
（３）適用例３
図１０乃至図１４は、ＭＲＡＭをスマートメディア等のメディアコンテンツを収納するカード（ＭＲＡＭカード）に適用した例をそれぞれ示している。
【０１０６】
図１０に示すように、ＭＲＡＭカード本体４００には、ＭＲＡＭチップ４０１が内蔵されている。このカード本体４００には、ＭＲＡＭチップ４０１に対応する位置に開口部４０２が形成され、ＭＲＡＭチップ４０１が露出されている。この開口部４０２にはシャッター４０３が設けられており、当該ＭＲＡＭカードの携帯時にＭＲＡＭチップ４０１がシャッター４０３で保護されるようになっている。このシャッター４０３は、外部磁場を遮蔽する効果のある材料、例えばセラミックからなっている。
【０１０７】
データを転写する場合には、シャッター４０３を開放してＭＲＡＭチップ４０１を露出させて行う。外部端子４０４は、ＭＲＡＭカードに記憶されたコンテンツデータを外部に取り出すためのものである。
【０１０８】
図１１及び図１２は、ＭＲＡＭカードにデータを転写するための、カード挿入型の転写装置を示している。
【０１０９】
データ転写装置５００は、収納部５００ａを有している。この収納部５００ａには、第１ＭＲＡＭカード５５０が収納されている。収納部５００ａには、第１ＭＲＡＭカード５５０に電気的に接続される外部端子５３０が設けられており、この外部端子５３０を用いて第１ＭＲＡＭカード５５０のデータが書き換えられる。
【０１１０】
エンドユーザの使用する第２ＭＲＡＭカード４５０を、矢印で示すように転写装置５００の挿入部５１０より挿入し、ストッパ５２０で止まるまで押し込む。このストッパ５２０は、第１ＭＲＡＭカード５５０と第２ＭＲＡＭカード４５０を位置合わせするための部材としても働く。第２ＭＲＡＭカード４５０が所定位置に配置されると、第１ＭＲＡＭデータ書き換え制御部から外部端子５３０に制御信号が供給され、第１ＭＲＡＭカード５５０に記憶されるデータが第２ＭＲＡＭカード４５０に転写される。
【０１１１】
図１３は、ＭＲＡＭカードにデータを転写するための、はめ込み型の転写装置を示す断面図である。
【０１１２】
この転写装置６００は、矢印で示すように、ストッパ５２０を目標に、第１ＭＲＡＭカード５５０上に第２ＭＲＡＭカード４５０をはめ込むように載置するタイプである。転写方法についてはカード挿入型と同一であるので、説明を省略する。
【０１１３】
図１４は、ＭＲＡＭカードにデータを転写するための、スライド型の転写装置を示す断面図である。
【０１１４】
この転写装置７００は、ＣＤ−ＲＯＭドライブやＤＶＤドライブと同様に、転写装置７００に受け皿スライド５６０が設けられており、この受け皿スライド５６０が矢印で示すように移動する。受け皿スライド５６０が破線の位置に移動したときに第２ＭＲＡＭカード４５０を受け皿スライド５６０に載置し、続いて受け皿スライド５６０が移動して第２ＭＲＡＭカード４５０を転写装置７００の内部へ搬送する。
【０１１５】
ストッパ５２０に第２ＭＲＡＭカード４５０の先端部が当接するように搬送される点、及び転写方法についてはカード挿入型と同一であるので、説明を省略する。
【０１１６】
第２実施形態で説明したＭＲＡＭは、高速ランダム書き込み可能なファイルメモリ、高速ダウンロード可能な携帯端末、高速ダウンロード可能な携帯プレーヤー、放送機器用半導体メモリ、ドライブレコーダ、ホームビデオ、通信用大容量バッファメモリ、及び防犯カメラ用半導体メモリなどに対して用いることができ、産業上のメリットは多大である。
【０１１７】
以上説明したように本実施形態では、微細化に伴って増大する固定層からの漏れ磁場を低減でき、記憶層における磁化の平行と反平行の２つの状態を安定に存在できるようにした磁気抵抗素子を用いた磁気メモリを提供することができる。
【０１１８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１１９】
１…磁気抵抗素子、２…固定層（磁性層）、３…記憶層（磁性層）、４…非磁性層、５…下地層、６…キャップ層、７…下部電極、９…上部電極、１１…界面層、２１…磁性層、２２…磁性層、２３…非磁性層、３１…第１強磁性材料、３２…第２強磁性材料、３３…第１非磁性材料、４０…メモリセルアレイ、４１…選択トランジスタ、４１Ａ…ゲート絶縁膜、４１Ｂ…ゲート電極、４２…ロウデコーダ、４３…カラムデコーダ、４４…書き込み回路、４５…読み出し回路、４６…素子分離絶縁層、５１…半導体基板、５２，５４…コンタクト、５３，５６…配線層、５５…引き出し線、５７…層間絶縁層、１００…ＤＳＰ、１１０…Ａ／Ｄコンバータ、１２０…Ｄ／Ａコンバータ、１３０…送信ドライバ、１４０…受信機増幅器、１７０…ＭＲＡＭ、１８０…ＥＥＰＲＯＭ、２００…通信部、２０１…送受信アンテナ、２０２…アンテナ共用器、２０３…受信部、２０４…ベースバンド処理部、２０５…ＤＳＰ（デジタル信号処理回路）、２０６…スピーカ、２０７…マイクロホン、２０８…送信部、２０９…周波数シンセサイザ、２１１…音声データ再生処理部、２１２…外部出力端子、２１３…ＬＣＤコントローラ、２１４…ＬＣＤ、２１５…リンガ、２２０…制御部、２２１…ＣＰＵ、２２２…ＲＯＭ、２２３…ＭＲＡＭ、２２４…フラッシュメモリ、２２５…バス、２３１，２３３，２３５…インターフェース回路、２３２…外部メモリスロット、２３４…キー操作部、２３６…外部入出力端子、２４０…外部メモリ、３００…携帯電話端末、４００…ＭＲＡＭカード本体、４０１…ＭＲＡＭチップ、４０２…開口部、４０３…シャッター、４０４…外部端子、４５０…ＭＲＡＭカード、５００…転写装置、５１０…挿入部、５２０…ストッパ、５３０…外部端子、５５０…ＭＲＡＭカード、５６０…受け皿スライド、６００…転写装置、７００…転写装置、ＭＣ…メモリセル、ＢＬ…ビット線、ＷＬ…ワード線、Ｓ…ソース領域、Ｄ…ドレイン領域。
【特許請求の範囲】
【請求項１】
膜面に垂直方向の磁化容易軸を有し、磁化方向が可変の第１の磁性層と、
膜面に垂直方向の磁化容易軸を有し、磁化方向が不変の第２の磁性層と、
前記第１の磁性層と前記第２の磁性層との間に設けられた第１の非磁性層とを具備し、
前記第２の磁性層は、前記第１の非磁性層に接する第３の磁性層と、第４の磁性層と、前記第３の磁性層と第４の磁性層との間に設けられた第２の非磁性層とを有し、
前記第３の磁性層は、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗのうちの少なくとも１つの元素と、Ｃｏとを含むことを特徴とする磁気抵抗素子。
【請求項２】
前記第３の磁性層は、前記第１の非磁性層に接する第１磁性材料と、第２磁性材料と、前記第１磁性材料と前記第２磁性材料との間に設けられた第１非磁性材料とを有することを特徴とする請求項１に記載の磁気抵抗素子。
【請求項３】
前記第２磁性材料はＣｏを含むことを特徴とする請求項２に記載の磁気抵抗素子。
【請求項４】
前記第１磁性材料は、ＣｏＦｅ合金あるいはＣｏ、Ｆｅ及びＢを含む合金
（Ｃｏ１００−ｘ−Ｆｅｘ）１００−ｙＢｙからなり、ｘ≧５０ａｔ％、０＜ｙ≦３０ａｔ％であることを特徴とする請求項１乃至３のいずれかに記載の磁気抵抗素子。
【請求項５】
前記第２の非磁性層はＲｕを含むことを特徴とする請求項１乃至４のいずれかに記載の磁気抵抗素子。
【請求項６】
前記第１の磁性層の、前記第１の非磁性層が配置された面と反対の面側に配置された下地層をさらに具備し、
前記Ｒｕの膜厚は０．４ｎｍ以上１．０ｎｍ以下であることを特徴とする請求項５に記載の磁気抵抗素子。
【請求項７】
前記第２の磁性層の、前記第１の非磁性層が配置された面と反対の面側に配置された下地層をさらに具備し、
前記Ｒｕの膜厚は０．７ｎｍ以上１．３ｎｍ以下であることを特徴とする請求項５に記載の磁気抵抗素子。
【請求項８】
請求項１乃至７のいずれかに記載の磁気抵抗素子と、前記磁気抵抗素子を挟み込み、前記磁気抵抗素子に対して通電を行う第１及び第２電極とを含むメモリセルを具備することを特徴とする磁気メモリ。
【請求項９】
前記第１電極に電気的に接続される第１配線と、
前記第２電極に電気的に接続される第２配線と、
前記第１配線及び前記第２配線に電気的に接続され、前記磁気抵抗素子に前記双方向電流を供給する書き込み回路と、
をさらに具備することを特徴とする請求項８に記載の磁気メモリ。
【請求項１０】
前記メモリセルは、前記第２電極と前記書き込み回路との間に電気的に接続される選択トランジスタを含むことを特徴とする請求項９に記載の磁気メモリ。
【請求項１】
膜面に垂直方向の磁化容易軸を有し、磁化方向が可変の第１の磁性層と、
膜面に垂直方向の磁化容易軸を有し、磁化方向が不変の第２の磁性層と、
前記第１の磁性層と前記第２の磁性層との間に設けられた第１の非磁性層とを具備し、
前記第２の磁性層は、前記第１の非磁性層に接する第３の磁性層と、第４の磁性層と、前記第３の磁性層と第４の磁性層との間に設けられた第２の非磁性層とを有し、
前記第３の磁性層は、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗのうちの少なくとも１つの元素と、Ｃｏとを含むことを特徴とする磁気抵抗素子。
【請求項２】
前記第３の磁性層は、前記第１の非磁性層に接する第１磁性材料と、第２磁性材料と、前記第１磁性材料と前記第２磁性材料との間に設けられた第１非磁性材料とを有することを特徴とする請求項１に記載の磁気抵抗素子。
【請求項３】
前記第２磁性材料はＣｏを含むことを特徴とする請求項２に記載の磁気抵抗素子。
【請求項４】
前記第１磁性材料は、ＣｏＦｅ合金あるいはＣｏ、Ｆｅ及びＢを含む合金
（Ｃｏ１００−ｘ−Ｆｅｘ）１００−ｙＢｙからなり、ｘ≧５０ａｔ％、０＜ｙ≦３０ａｔ％であることを特徴とする請求項１乃至３のいずれかに記載の磁気抵抗素子。
【請求項５】
前記第２の非磁性層はＲｕを含むことを特徴とする請求項１乃至４のいずれかに記載の磁気抵抗素子。
【請求項６】
前記第１の磁性層の、前記第１の非磁性層が配置された面と反対の面側に配置された下地層をさらに具備し、
前記Ｒｕの膜厚は０．４ｎｍ以上１．０ｎｍ以下であることを特徴とする請求項５に記載の磁気抵抗素子。
【請求項７】
前記第２の磁性層の、前記第１の非磁性層が配置された面と反対の面側に配置された下地層をさらに具備し、
前記Ｒｕの膜厚は０．７ｎｍ以上１．３ｎｍ以下であることを特徴とする請求項５に記載の磁気抵抗素子。
【請求項８】
請求項１乃至７のいずれかに記載の磁気抵抗素子と、前記磁気抵抗素子を挟み込み、前記磁気抵抗素子に対して通電を行う第１及び第２電極とを含むメモリセルを具備することを特徴とする磁気メモリ。
【請求項９】
前記第１電極に電気的に接続される第１配線と、
前記第２電極に電気的に接続される第２配線と、
前記第１配線及び前記第２配線に電気的に接続され、前記磁気抵抗素子に前記双方向電流を供給する書き込み回路と、
をさらに具備することを特徴とする請求項８に記載の磁気メモリ。
【請求項１０】
前記メモリセルは、前記第２電極と前記書き込み回路との間に電気的に接続される選択トランジスタを含むことを特徴とする請求項９に記載の磁気メモリ。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３Ａ】
【図３Ｂ】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１３−１６６４４（Ｐ２０１３−１６６４４Ａ）
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願番号】特願２０１１−１４８４４５（Ｐ２０１１−１４８４４５）
【出願日】平成２３年７月４日（２０１１．７．４）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２２年度独立行政法人新エネルギー・産業技術総合開発機構「スピントロニクス不揮発性機能技術プロジェクト」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願日】平成２３年７月４日（２０１１．７．４）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２２年度独立行政法人新エネルギー・産業技術総合開発機構「スピントロニクス不揮発性機能技術プロジェクト」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]