エッチング装置及び半導体装置の製造方法
【課題】難エッチング材料を、高速、高精度及び低ダメージでエッチングする。
【解決手段】実施形態に係わるエッチング装置は、上面側に披処理基板１９が搭載されるステージ１１と、ステージ１１の上面側を覆うチャンバー１２と、ステージ１１の下面側に付加され、開口部を有する下部電極１３ａと、チャンバー１２内にエッチングガスを供給するガス供給部１４と、下部電極１３ａに高周波を印加することにより、チャンバー１２内のエッチングガスをプラズマ化する高周波電源部１７と、下部電極１３ａの開口部を介して被処理基板１９にマイクロ波を印加することにより、披処理基板１９の温度を最適範囲内に設定するマイクロ波発生部１５と、ガス供給部１４、高周波電源部１７及びマイクロ波発生部１５を制御する制御部１８とを備える。
【解決手段】実施形態に係わるエッチング装置は、上面側に披処理基板１９が搭載されるステージ１１と、ステージ１１の上面側を覆うチャンバー１２と、ステージ１１の下面側に付加され、開口部を有する下部電極１３ａと、チャンバー１２内にエッチングガスを供給するガス供給部１４と、下部電極１３ａに高周波を印加することにより、チャンバー１２内のエッチングガスをプラズマ化する高周波電源部１７と、下部電極１３ａの開口部を介して被処理基板１９にマイクロ波を印加することにより、披処理基板１９の温度を最適範囲内に設定するマイクロ波発生部１５と、ガス供給部１４、高周波電源部１７及びマイクロ波発生部１５を制御する制御部１８とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、エッチング装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の製造方法においては、エッチングガスとの反応性が悪く、反応生成物の蒸気圧が低い、いわゆる難エッチング材料（貴金属、強誘電体、強磁性体など）をエッチングしなければならないプロセスが必要不可欠になっている。このため、難エッチング材料を、高速、高精度及び低ダメージでエッチングする技術の開発が望まれている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１２３７３８号公報
【特許文献２】特開２００９−１６５４０号公報
【特許文献３】特開平１０−５０４５１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態は、難エッチング材料を、高速、高精度及び低ダメージでエッチングする技術を提案する。
【課題を解決するための手段】
【０００５】
実施形態によれば、エッチング装置は、上面側に披処理基板が搭載されるステージと、前記ステージの上面側を覆うチャンバーと、前記ステージの下面側に付加され、開口部を有する下部電極と、前記チャンバー内にエッチングガスを供給するガス供給部と、前記下部電極に高周波を印加することにより、前記チャンバー内の前記エッチングガスをプラズマ化する高周波電源部と、前記下部電極の前記開口部を介して前記被処理基板にマイクロ波を印加することにより、前記披処理基板の温度を最適範囲内に設定するマイクロ波発生部と、前記ガス供給部、前記高周波電源部及び前記マイクロ波発生部を制御する制御部とを備える。
【０００６】
実施形態によれば、半導体装置の製造方法は、半導体基板上に、貴金属、強誘電体及び強磁性体のうちの少なくとも１つを含む積層構造を形成する工程と、前記半導体基板の温度をマイクロ波により最適範囲内に維持した状態で前記積層構造をプラズマエッチングによりエッチングする工程とを備える。
【図面の簡単な説明】
【０００７】
【図１】エッチング装置を示す図。
【図２】下部電極を示す図。
【図３】下部電極を示す図。
【図４】エッチング時の最適温度を説明する図。
【図５】マイクロ波加熱とヒーター加熱を比較する図。
【図６】エッチング方法を示すフローチャート。
【図７】エッチング方法を示すフローチャート。
【図８】エッチング方法を示すフローチャート。
【図９】半導体装置の製造方法の第１の例を示す図。
【図１０】半導体装置の製造方法の第１の例を示す図。
【図１１】半導体装置の製造方法の第２の例を示す図。
【図１２】半導体装置の製造方法の第２の例を示す図。
【図１３】半導体装置の製造方法の第２の例を示す図。
【図１４】半導体装置の製造方法の第２の例を示す図。
【図１５】半導体装置の製造方法の第２の例を示す図。
【図１６】MRAMのメモリセルアレイを示す図。
【図１７】MRAMのメモリセルを示す図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら実施形態を説明する。
【０００９】
(1) エッチング装置
図１は、エッチング装置を示している。
【００１０】
このエッチング装置は、ステージ（例えば、セラミック板）１１、チャンバー１２、下部電極１３ａ、上部電極１３ｂ、ガス供給部１４、マイクロ波発生部１５、導波管１６、高周波電源部１７及び制御部１８を有する。
【００１１】
ステージ１１上には、被処理基板（例えば、ウェハー）１９が搭載される。ガス供給部１４は、エッチングガス、例えば、ハロゲンガス、ハロゲン化合物ガスなど、を真空状態のチャンバー１２内に供給する。
【００１２】
下部電極１３ａには、高周波電源部１７により高周波が印加される。これにより、チャンバー１２内のエッチングガスがプラズマ化し、バイアス電力により被処理基板１９に向かってイオンが加速される。上部電極１３ｂは、例えば、コイルである。
【００１３】
ここで、例えば、図２及び図３に示すように、下部電極１３ａは、開口部２０を有する。開口部２９の形状は、特に制限されない。但し、開口部２０は、下部電極１３ａに均等に配置されているのが望ましい。
【００１４】
マイクロ波発生部１５は、被処理基板１９を直接加熱するためのマイクロ波（例えば、１〜１０ギガＨｚ）を発生する。このマイクロ波は、導波管１６及び下部電極１３ａに設けられた開口部２０（図２及び図３参照）を経由して、被処理基板１９に印加される。
【００１５】
制御部１８は、被処理基板１９に対するエッチング時に、ガス供給部１４、マイクロ波発生部１５及び高周波電源部１７の動作を制御する。
【００１６】
このエッチング装置の特徴は、被処理基板１９を直接加熱するためのマイクロ波を発生するマイクロ波発生部１５を備えている点にある。ここでの加熱とは、被処理基板１９の全体の加熱を意味する。マイクロ波発生部１５を備えることにより、エッチング時に、被処理基板１９の温度を高速に所定値に設定することが可能になる。
【００１７】
また、マイクロ波は、下部電極１３ａに設けられた開口部を介して被処理基板１９に印加され、被処理基板１９を加熱する。即ち、被処理基板１９の裏面（エッチング面とは逆の面）側からマイクロ波を印加することにより、エッチング装置を複雑化することなく、簡易な構成により、被処理基板１９の温度を高速に所定値に設定することができる。
【００１８】
(2) 被処理基板の温度
近年、半導体装置の製造方法においては、難エッチング材料（貴金属、強誘電体、強磁性体など）をエッチングしなければならないプロセスが必要不可欠である。
【００１９】
例えば、DRAM(Dynamic Random Access Memory)においては、Si, Ta, Zr, Y, Laなどの酸化物を含む誘電体を、Pt, Ir, Ruなどの貴金属で挟み込むキャパシタ構造を備える。また、FeRAM(Ferroelectric Random Access Memory)においては、PZTなどの強誘電体を、Pt, Ir, Ruなどの貴金属で挟み込むキャパシタ構造を備える。
【００２０】
さらに、MRAM(Magnetic Random Access Memory)においては、Co, Fe, Ni, Ir, Pt, Mn, Ruを含む強磁性体を、Pt, Ir, Ruなどの貴金属で挟み込む積層構造を備える。
【００２１】
このように、DRAM及びFeRAMのキャパシタ構造や、MRAMの積層構造などは、難エッチング材料を含んでおり、これらを、高速、高精度及び低ダメージでエッチングする技術の開発が望まれている。
【００２２】
難エッチング材料を、高速、高精度及び低ダメージでエッチングするために重要となるファクターが被処理基板としてのウェハーの温度である。
【００２３】
図４は、ウェハーの温度とエッチレート／テーパー角／ダメージの関係を示している。
【００２４】
難エッチング材料のエッチングでは、ウェハーの温度が上昇するに従い、エッチレート及びテーパー角が大きくなる。尚、テーパー角とは、難エッチング材料の下地層の上面に対する角度のことであり、最大値は、９０°である。
【００２５】
その理由は、ウェハーの温度が上昇すると、反応生成物の蒸気圧が上がるからである。反応生成物の蒸気圧が上がると、エッチングレートが大きくなり、マスクに対する選択比が向上し、再付着物（Re-deposition）が減少する。マスクに対する選択比が向上すると、マスクの後退（エッチングによるサイズの縮小）が抑制され、再付着物によるエッチング阻害がなくなるため、テーパー角が大きくなる。
【００２６】
ここで、エッチレートが大きくなるとは、高速に難エッチング材料をエッチングできることを意味し、テーパー角が大きくなるとは、高精度に難エッチング材料をエッチングできることを意味するため、高速及び高精度を実現するためにはウェハーの温度をできるだけ上げるのが望ましい。
【００２７】
これに対し、ウェハーの温度が上昇するに従い、難エッチング材料に生じるダメージが大きくなる。例えば、上述のDRAM、FeRAM、MRAMなどの半導体装置においては、ウェハーの温度が上昇するに従い、キャパシタや積層構造などにダメージが入り易くなり、結果として、素子特性が劣化する。
【００２８】
このように、難エッチング材料のエッチングに関しては、エッチレート／テーパー角とダメージとは、トレードオフの関係にある。
【００２９】
従って、難エッチング材料のエッチングでは、これら３つの要素の兼ね合いから、ウェハーの温度の最適範囲が設定される。
【００３０】
この最適範囲は、例えば、MRAMに用いる難エッチング材（例えば、強磁性体など）については、２００℃から３５０℃まで、より望ましくは、２５０℃から２７５℃までの狭い範囲となる。またFeRAMに用いる難エッチング材（例えば、強誘電体）などについては、２５０℃から４００℃まで、より望ましくは、３００℃から３５０℃までの狭い範囲となる。
【００３１】
ここで、従来のエッチング装置では、一般的に、ウェハーの加熱は、ヒーターにより行われる。しかし、例えば、図５に示すように、ヒーターによる加熱は、ウェハーの温度を最適範囲内に設定するまでに多大な時間ｔを要する。また、ヒーターにより最適範囲の温度を維持するのは難しい。
【００３２】
さらに、予めウェハーの温度を最適範囲内に設定しておく方法が提案されているが、この方法では、ウェハーを、長時間、高温に維持しておく必要があるため、これによる難エッチング材料のダメージが深刻な問題となる。
【００３３】
そこで、実施形態では、図１に示すエッチング装置を用いて、マイクロ波によりウェハーを直接加熱し、ウェハーの温度を高速に最適範囲内に設定する。例えば、図５に示すように、マイクロ波による加熱は、ウェハーの温度を直ちに最適範囲内に設定できる点に特徴を有する。
【００３４】
尚、従来においても、マイクロ波による加熱（例えば、マイクロ波アニールなど）が知られているが、この方法には、難エッチング材料のエッチングに際して初めて生じる課題、即ち、エッチレート／テーパー角とダメージとのトレードオフにより、エッチング時のウェハーの温度を、最適範囲内に維持しなければならないという課題が発生しない。
【００３５】
従って、実施形態に係わるエッチング装置及び半導体装置の製造方法は、周知のマイクロ波加熱技術から容易に考えられるものではない。
【００３６】
(3) 動作（エッチング方法）
図１のエッチング装置の動作（エッチング方法）について説明する。
【００３７】
図６は、エッチング装置の動作の第１の例を示している。
この動作は、図１のエッチング装置の制御部１８により制御される。
【００３８】
まず、ウェハー１９がステージ１１上に置かれた状態において、ガス供給部１４により、エッチングガスを真空状態のチャンバー１２内に供給する。この時、チャンバー１２内の圧力は、一定に保たれる。また、エッチングガスの供給と同時に、マイクロ波発生部１５により、マイクロ波を発生させ、ウェハー１９の温度を最適範囲内に設定する（ステップＳＴ１）。
【００３９】
次に、ウェハー１９の温度が最適範囲内に維持された状態において、高周波電源部１７により、下部電極１３ａに高周波を印加し、エッチングガスをプラズマ化すると共に、バイアス電力により、プラズマイオンをウェハー１９に向かって加速させ、ウェハー１９に対するエッチングを行う（ステップＳＴ２）。
【００４０】
この動作では、マイクロ波によるウェハー１９の加熱は、エッチングガスの供給と並行して行われる。
【００４１】
図７は、エッチング装置の動作の第２の例を示している。
この動作も、図１のエッチング装置の制御部１８により制御される。
【００４２】
まず、ウェハー１９がステージ１１上に置かれた状態において、ガス供給部１４により、エッチングガスを真空状態のチャンバー１２内に供給する。この時、チャンバー１２内の圧力は、一定に保たれる。
【００４３】
次に、ウェハー１９の温度が最適範囲内に維持された状態において、高周波電源部１７により、下部電極１３ａに高周波を印加し、エッチングガスをプラズマ化すると共に、バイアス電力により、プラズマイオンをウェハー１９に向かって加速させ、ウェハー１９に対するエッチングを行う。
【００４４】
また、これと同時に、マイクロ波発生部１５により、マイクロ波を発生させ、ウェハー１９の温度を最適範囲内に設定する（ステップＳＴ１）。
【００４５】
この動作では、マイクロ波によるウェハー１９の加熱は、プラズマの発生／バイアス電力の印加と並行して行われる。
【００４６】
いずれの例においても、ウェハー１９の温度を高速に最適範囲内に設定できるため、難エッチング材料の高速、高精度及び低ダメージのエッチングを実現することができる。
【００４７】
これに対し、ヒーターによりウェハーを加熱するエッチング装置の動作（比較例）は、図６のフローチャートに示すようになる。
【００４８】
まず、ウェハーを予め加熱しておく（ステップＳＴ１）。
【００４９】
これは、既に述べたように、ヒーターによる加熱は、ウェハーの温度を最適範囲内に設定するために多大な時間を要するからである。
【００５０】
次に、ウェハーの温度が最適範囲内に維持された状態において、ガス供給部により、エッチングガスを真空状態のチャンバー内に供給する。この時、チャンバー内の圧力は、一定に保たれる。（ステップＳＴ２）。
【００５１】
次に、ウェハーの温度が最適範囲内に維持された状態において、高周波電源部により、下部電極に高周波を印加し、エッチングガスをプラズマ化すると共に、バイアス電力により、プラズマイオンをウェハーに向かって加速させ、ウェハーに対するエッチングを行う（ステップＳＴ３）。
【００５２】
この比較例では、ウェハーを予め最適範囲内に設定しておくステップが新たに必要となるため、スループットが悪くなると共に、難エッチング材料にもダメージを与える。
【００５３】
(4) 半導体装置の製造方法
図１のエッチング装置を用いれば、難エッチング材料（貴金属、強誘電体、強磁性体など）を含む積層構造を備える半導体装置の製造方法において、その積層構造を、マイクロ波により最適範囲内の温度に設定した状態で、プラズマエッチングによりエッチングすることが可能になる。従って、難エッチング材料にダメージを与えることなく、高速（高いスループット）及び高精度（高い形状制御性）で、難エッチング材料のエッチングを行うことができる。
【００５４】
以下では、難エッチング材料を含む積層構造を備える半導体装置の製造方法として、MRAMを例に説明する。
【００５５】
図９及び図１０は、磁気抵抗効果素子の製造方法の第１の例を示している。
【００５６】
まず、図９に示すように、下部電極２１上に、下部層２２、記憶層２３、トンネルバリア層２４、参照層２５、シフト調整層２６及びハードマスク層２７を順次形成する。
【００５７】
下部層２２は、例えば、（Ｃｏ／Ｐｔ）ｎを含む。ここで、（Ｃｏ／Ｐｔ）ｎは、Ｃｏ層とＰｔ層とが１回以上交互に積み重ねられる構造を意味する。
【００５８】
記憶層２３及び参照層２５は、例えば、ＣｏＰｔ、ＦｅＰｔなどの垂直磁化を有する磁性層である。トンネルバリア層２４は、例えば、ＭｇＯである。
【００５９】
垂直磁化とは、残留磁化の方向が記憶層２３及び参照層２５の膜面（上面／下面）に対して垂直又はほぼ垂直となることである。この明細書において、ほぼ垂直とは、残留磁化の方向が記憶層２３及び参照層２５の膜面に対して、４５°＜θ≦９０°の範囲内にあることを意味する。
【００６０】
シフト調整層２６は、磁気抵抗効果素子の構造に起因する記憶層２３の磁気ヒステリシス曲線のシフトを調整する機能を有する。シフト調整層２６は、例えば、ＣｏＰｔである。参照層２５とシフト調整層２６との間には、中間層（例えば、Ｒｕ）が存在していてもよい。
【００６１】
シフト調整層２６は、磁気抵抗効果素子に必須の要素ではなく、これを省略することも可能である。なぜなら、シフト調整層２６が無くても、記憶層２３の磁気ヒステリシス曲線のシフト調整を行うことも可能だからである。
【００６２】
例えば、参照層２５として、ＴｂＣｏＦｅ／ＣｏＦｅＢを用い、ＴｂとＣｏＦｅの組成比を調整することにより、参照層２５の見かけ上の飽和磁化（ｎｅｔ−Ｍｓ）を零にすることができる。ＣｏＦｅの比率を７０〜８０ａｔ.％にすると、ＴｂＣｏＦｅ／ＣｏＦｅＢの飽和磁化が零になる。
【００６３】
ハードマスク層２７は、例えば、Ｔａ、Ｔｉ、Ａｌなどの金属、さらには、その窒化膜又は酸化物からなる層である。
【００６４】
次に、ＰＥＰ(Photo Engraving Process)により、ハードマスク層２７上にレジストパターンを形成し、このレジストパターンをマスクにして、プラズマエッチングによりハードマスク層２７をパターニングする。このプラズマエッチングは、例えば、ＣＦ４、ＣＨＦ３、Ｃ４Ｆ８、Ｃ４Ｆ６などを含むフロロカーボンガスを用いて行われる。この後、レジストパターンを除去する。
【００６５】
次に、図１０に示すように、ハードマスク層２７をマスクにして、プラズマエッチングにより、シフト調整層２６、参照層２５、トンネルバリア層２４、記憶層２３及び下部層２２をパターニングする。ここで、ハードマスク層２７をマスクとするのは、フォトレジストをマスクにすると、それをアッシングにより除去するときに記憶層２３及び参照層２５が酸化される恐れがあるからである。
【００６６】
このプラズマエッチングは、例えば、図１のエッチング装置を用いて行う。
【００６７】
即ち、チャンバー１２内の圧力を約１Ｐａに維持した状態で、Ｃｌ２ガスを流量約２００ＳＣＣＭによりチャンバー１２内に導入する。また、約１０００Ｗのパワーを上部電極１３ｂに印加し、約１３．５６メガＨｚの高周波及び約４００Ｗのバイアス電力を下部電極１３ａに印加する。さらに、約５００Ｗのパワーを持つマイクロ波発生部１５を用いて、約５．７ギガＨｚのマイクロ波を発生し、これを、導波管１６及び下部電極１３ａを介して、ウェハー（磁気抵抗効果素子）１９に印加する。
【００６８】
これにより、ウェハー１９が瞬時に加熱され、ウェハー１９の温度が最適範囲内に設定される。また、ウェハー１９の温度が最適範囲内に設定された状態で、プラズマ化されたＣｌ２ガスを用いて、約２０秒をかけて、シフト調整層２６、参照層２５、トンネルバリア層２４、記憶層２３及び下部層２２をエッチングする。
【００６９】
以上の工程により、磁気抵抗効果素子が形成される。この製造方法により形成された磁気抵抗効果素子のテーパー角は、ほぼ垂直（９０°）であった。また、磁気抵抗効果素子の飽和磁化量をVSM (Vibrating Sample Magnetometer)法により測定したところ、飽和磁化量の減少がほとんど無かった。
【００７０】
このように、上述の製造方法によれば、磁気抵抗効果素子（難エッチング材料）を、高速、高精度及び低ダメージでエッチングすることができる。
【００７１】
尚、磁気抵抗効果素子のパターニングに用いるエッチングガスは、Ｃｌ２ガス（ハロゲンガス）に代えて、ＨＣｌガス、ＢＣｌ３ガスなどのハロゲン化合物ガスを用いることも可能である。また、これらハロゲンガス又はハロゲン化合物ガスに、Ａｒ、Ｈｅ、Ｘｅなどの不活性ガスや、Ｏ２、Ｎ２などの酸化性又は窒化性を示すガスを混入させてもよい。
【００７２】
また、チャンバー内の圧力は、約１Ｐａに限られない。チャンバー内の圧力は、０．５Ｐａ〜３Ｐａの範囲内の値であるのが望ましく、さらに望ましくは、１Ｐａ〜２Ｐａの範囲内の値である。
【００７３】
さらに、バイアス電力は、３００〜６００Ｗの範囲内の値が望ましく、さらに望ましくは、３００〜４００Ｗの範囲内の値である。上部電極１３ｂに印加するパワーは、２００〜４０００Ｗの範囲内の値が望ましく、さらに望ましくは、５００〜１５００Ｗの範囲内の値である。
【００７４】
図１１乃至図１５は、磁気抵抗効果素子の製造方法の第２の例を示している。
【００７５】
第２の例は、第１の例と比べると、記憶層２３のサイズと参照層２５のサイズとを異ならせるプロセスに特徴を有する。これにより、記憶層２３及び参照層２５の側壁上に、エッチング時に生じる再付着層が形成されても、これが記憶層２３と参照層２５との電気的ショートを発生させることはない。
【００７６】
まず、図１１に示すように、下部電極２１上に、下部層２２、記憶層２３、トンネルバリア層２４、参照層２５、シフト調整層２６及びハードマスク層２７を順次形成する。
【００７７】
下部層２２は、例えば、（Ｃｏ／Ｐｔ）ｎを含む。記憶層２３及び参照層２５は、例えば、ＣｏＰｔ、ＦｅＰｔなどの垂直磁化を有する磁性層である。トンネルバリア層２４は、例えば、ＭｇＯである。
【００７８】
シフト調整層２６は、磁気抵抗効果素子の構造に起因する記憶層２３の磁気ヒステリシス曲線のシフトを調整する機能を有する。シフト調整層２６は、例えば、ＣｏＰｔである。参照層２５とシフト調整層２６との間には、中間層（例えば、Ｒｕ）が存在していてもよい。
【００７９】
シフト調整層２６は、磁気抵抗効果素子に必須の要素ではなく、これを省略することも可能である。なぜなら、シフト調整層２６が無くても、記憶層２３の磁気ヒステリシス曲線のシフト調整を行うことも可能だからである。
【００８０】
ハードマスク層２７は、例えば、金属層である。
【００８１】
次に、ＰＥＰにより、ハードマスク層２７上にレジストパターンを形成し、このレジストパターンをマスクにして、プラズマエッチングによりハードマスク層２７をパターニングする。このプラズマエッチングは、例えば、ＣＦ４、ＣＨＦ３、Ｃ４Ｆ８、Ｃ４Ｆ６などを含むフロロカーボンガスを用いて行われる。この後、レジストパターンを除去する。
【００８２】
次に、図１２に示すように、ハードマスク層２７をマスクにして、プラズマエッチングにより、シフト調整層２６及び参照層２５をパターニングする。ここで、ハードマスク層２７をマスクとするのは、フォトレジストをマスクにすると、それをアッシングにより除去するときに参照層２５が酸化される恐れがあるからである。
【００８３】
このプラズマエッチングは、例えば、図１のエッチング装置を用いて行う。
【００８４】
即ち、チャンバー１２内の圧力を約１Ｐａに維持した状態で、Ｃｌ２ガスを流量約２００ＳＣＣＭによりチャンバー１２内に導入する。また、約１０００Ｗのパワーを上部電極１３ｂに印加し、約１３．５６メガＨｚの高周波及び約４００Ｗのバイアス電力を下部電極１３ａに印加する。さらに、約５００Ｗのパワーを持つマイクロ波発生部１５を用いて、約５．７ギガＨｚのマイクロ波を発生し、これを、導波管１６及び下部電極１３ａを介して、ウェハー（磁気抵抗効果素子）１９に印加する。
【００８５】
これにより、ウェハー１９が瞬時に加熱され、ウェハー１９の温度が最適範囲内に設定される。また、ウェハー１９の温度が最適範囲内に設定された状態で、プラズマ化されたＣｌ２ガスを用いて、約１０秒をかけて、シフト調整層２６及び参照層２５をエッチングする。
【００８６】
次に、図１３に示すように、参照層２５、シフト調整層２６及びハードマスク層２７を覆う側壁スペーサ層２８を形成する。側壁スペーサ層２８は、例えば、ＢＮ、ＳｉＣ、Ｂ４Ｃ、Ａｌ２Ｏ３、ＡｌＮなどを備える。
【００８７】
側壁スペーサ層２８は、熱ＡＬＤ法、プラズマＡＬＤ法、プラズマＣＶＤ法、ＩＢＤ法、スパッタ法などにより形成される。この後、側壁スペーサ層２８を、例えば、プラズマエッチングによりエッチングすると、図１４に示すように、側壁スペーサ層２８は、参照層２５、シフト調整層２６及びハードマスク層２７の側壁上のみに残存する。
【００８８】
次に、図１５に示すように、ハードマスク層２７及び側壁スペーサ層２８をマスクにして、プラズマエッチングにより、トンネルバリア層２４、記憶層２３及び下部層２２をパターニングする。
【００８９】
このプラズマエッチングも、例えば、図１のエッチング装置を用いて行う。
【００９０】
即ち、チャンバー１２内の圧力を約１Ｐａに維持した状態で、Ｃｌ２ガスを流量約２００ＳＣＣＭによりチャンバー１２内に導入する。また、約１０００Ｗのパワーを上部電極１３ｂに印加し、約１３．５６メガＨｚの高周波及び約４００Ｗのバイアス電力を下部電極１３ａに印加する。さらに、約５００Ｗのパワーを持つマイクロ波発生部１５を用いて、約５．７ギガＨｚのマイクロ波を発生し、これを、導波管１６及び下部電極１３ａを介して、ウェハー（磁気抵抗効果素子）１９に印加する。
【００９１】
これにより、ウェハー１９が瞬時に加熱され、ウェハー１９の温度が最適範囲内に設定される。また、ウェハー１９の温度が最適範囲内に設定された状態で、プラズマ化されたＣｌ２ガスを用いて、約１０秒をかけて、トンネルバリア層２４、記憶層２３及び下部層２２をエッチングする。
【００９２】
以上の工程により、磁気抵抗効果素子が形成される。この製造方法により形成された磁気抵抗効果素子のテーパー角は、ほぼ垂直（９０°）であった。また、磁気抵抗効果素子の飽和磁化量をVSM法により測定したところ、飽和磁化量の減少がほとんど無かった。
【００９３】
このように、上述の製造方法によれば、磁気抵抗効果素子（難エッチング材料）を、高速、高精度及び低ダメージでエッチングすることができる。
【００９４】
尚、磁気抵抗効果素子のパターニングに用いるエッチングガスは、Ｃｌ２ガス（ハロゲンガス）に代えて、ＨＣｌガス、ＢＣｌ３ガスなどのハロゲン化合物ガスを用いることも可能である。また、これらハロゲンガス又はハロゲン化合物ガスに、Ａｒ、Ｈｅ、Ｘｅなどの不活性ガスや、Ｏ２、Ｎ２などの酸化性又は窒化性を示すガスを混入させてもよい。
【００９５】
また、チャンバー内の圧力は、約１Ｐａに限られない。チャンバー内の圧力は、０．５Ｐａ〜３Ｐａの範囲内の値であるのが望ましく、さらに望ましくは、１Ｐａ〜２Ｐａの範囲内の値である。
【００９６】
さらに、バイアス電力は、３００〜６００Ｗの範囲内の値が望ましく、さらに望ましくは、３００〜４００Ｗの範囲内の値である。上部電極１３ｂに印加するパワーは、２００〜４０００Ｗの範囲内の値が望ましく、さらに望ましくは、５００〜１５００Ｗの範囲内の値である。
【００９７】
(5) 適用例
上述の半導体装置の製造方法により形成した磁気抵抗効果素子は、MRAMやスピンFET(Field effect transistor)などに適用可能である。以下、MRAMについて説明する。
【００９８】
図１６は、MRAMのメモリセルの等価回路を示している。
【００９９】
メモリセルアレイＭＡ内のメモリセルＭＣは、磁気抵抗効果素子ＭＴＪとスイッチ素子（例えば、FET）Ｔの直列接続体を備える。直列接続体の一端（磁気抵抗効果素子ＭＴＪの一端）は、ビット線ＢＬＡに接続され、直列接続体の他端（スイッチ素子Ｔの一端）は、ビット線ＢＬＢに接続される。スイッチ素子Ｔの制御端子、例えば、FETのゲート電極は、ワード線ＷＬに接続される。
【０１００】
ワード線ＷＬの電位は、第１の制御回路３１により制御される。また、ビット線ＢＬＡ，ＢＬＢの電位は、第２の制御回路３２により制御される。
【０１０１】
図１７は、MRAMのメモリセルを示している。
【０１０２】
半導体基板４１は、例えば、シリコン基板であり、その導電型は、Ｐ型でも、Ｎ型でもどちらでもよい。半導体基板４１内には、素子分離絶縁層４２として、例えば、ＳＴＩ構造の酸化シリコン層が配置される。
【０１０３】
半導体基板４１の表面領域、具体的には、素子分離絶縁層４２により取り囲まれた素子領域（アクティブエリア）内には、スイッチ素子Ｔが配置される。本例では、スイッチ素子Ｔは、FETであり、半導体基板４１内の２つのソース／ドレイン拡散層４３と、それらの間のチャネル領域上に配置されるゲート電極４４とを有する。ゲート電極４４は、ワード線ＷＬとして機能する。
【０１０４】
スイッチ素子Ｔは、絶縁層（例えば、酸化シリコン）４５により覆われる。コンタクトホールは、絶縁層４５内に設けられ、コンタクトビア（ＣＢ）４６は、そのコンタクトホール内に配置される。コンタクトビア４６は、例えば、Ｗ（タングステン）、Ｃｕ（銅）などの金属材料から形成される。
【０１０５】
コンタクトビア４６の下面は、スイッチ素子Ｔに接続される。本例では、コンタクトビア４６は、ソース／ドレイン拡散層４３に直接接触している。
【０１０６】
コンタクトビア４６上には、下部電極２１が配置される。下部電極２１は、例えば、Ｔａ（１０ｎｍ）／Ｒｕ（５ｎｍ）／Ｔａ（５ｎｍ）の積層構造を有する。
【０１０７】
下部電極２１上、即ち、コンタクトビア４６の直上には、磁気抵抗効果素子ＭＴＪが配置される。磁気抵抗効果素子ＭＴＪ上には、上部電極（例えば、ＴｉＮ）４７が配置される。上部電極４７は、ビア（例えば、Ｃｕ）４８を介して、ビット線（例えば、Ｃｕ）ＢＬＡに接続される。
【０１０８】
(6) むすび
実施形態によれば、難エッチング材料を、高速、高精度及び低ダメージでエッチングすることができる。
【０１０９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１１０】
１１： ステージ、 １２： チャンバー、 １３ａ： 下部電極、 １３ｂ： 上部電極、 １４： ガス供給部、 １５： マイクロ波発生部、 １６： 導波管、 １７： 高周波電源部、 １８： 制御部、 １９： 被処理基板、 ２０： 開口部。
【技術分野】
【０００１】
実施形態は、エッチング装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の製造方法においては、エッチングガスとの反応性が悪く、反応生成物の蒸気圧が低い、いわゆる難エッチング材料（貴金属、強誘電体、強磁性体など）をエッチングしなければならないプロセスが必要不可欠になっている。このため、難エッチング材料を、高速、高精度及び低ダメージでエッチングする技術の開発が望まれている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１２３７３８号公報
【特許文献２】特開２００９−１６５４０号公報
【特許文献３】特開平１０−５０４５１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態は、難エッチング材料を、高速、高精度及び低ダメージでエッチングする技術を提案する。
【課題を解決するための手段】
【０００５】
実施形態によれば、エッチング装置は、上面側に披処理基板が搭載されるステージと、前記ステージの上面側を覆うチャンバーと、前記ステージの下面側に付加され、開口部を有する下部電極と、前記チャンバー内にエッチングガスを供給するガス供給部と、前記下部電極に高周波を印加することにより、前記チャンバー内の前記エッチングガスをプラズマ化する高周波電源部と、前記下部電極の前記開口部を介して前記被処理基板にマイクロ波を印加することにより、前記披処理基板の温度を最適範囲内に設定するマイクロ波発生部と、前記ガス供給部、前記高周波電源部及び前記マイクロ波発生部を制御する制御部とを備える。
【０００６】
実施形態によれば、半導体装置の製造方法は、半導体基板上に、貴金属、強誘電体及び強磁性体のうちの少なくとも１つを含む積層構造を形成する工程と、前記半導体基板の温度をマイクロ波により最適範囲内に維持した状態で前記積層構造をプラズマエッチングによりエッチングする工程とを備える。
【図面の簡単な説明】
【０００７】
【図１】エッチング装置を示す図。
【図２】下部電極を示す図。
【図３】下部電極を示す図。
【図４】エッチング時の最適温度を説明する図。
【図５】マイクロ波加熱とヒーター加熱を比較する図。
【図６】エッチング方法を示すフローチャート。
【図７】エッチング方法を示すフローチャート。
【図８】エッチング方法を示すフローチャート。
【図９】半導体装置の製造方法の第１の例を示す図。
【図１０】半導体装置の製造方法の第１の例を示す図。
【図１１】半導体装置の製造方法の第２の例を示す図。
【図１２】半導体装置の製造方法の第２の例を示す図。
【図１３】半導体装置の製造方法の第２の例を示す図。
【図１４】半導体装置の製造方法の第２の例を示す図。
【図１５】半導体装置の製造方法の第２の例を示す図。
【図１６】MRAMのメモリセルアレイを示す図。
【図１７】MRAMのメモリセルを示す図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら実施形態を説明する。
【０００９】
(1) エッチング装置
図１は、エッチング装置を示している。
【００１０】
このエッチング装置は、ステージ（例えば、セラミック板）１１、チャンバー１２、下部電極１３ａ、上部電極１３ｂ、ガス供給部１４、マイクロ波発生部１５、導波管１６、高周波電源部１７及び制御部１８を有する。
【００１１】
ステージ１１上には、被処理基板（例えば、ウェハー）１９が搭載される。ガス供給部１４は、エッチングガス、例えば、ハロゲンガス、ハロゲン化合物ガスなど、を真空状態のチャンバー１２内に供給する。
【００１２】
下部電極１３ａには、高周波電源部１７により高周波が印加される。これにより、チャンバー１２内のエッチングガスがプラズマ化し、バイアス電力により被処理基板１９に向かってイオンが加速される。上部電極１３ｂは、例えば、コイルである。
【００１３】
ここで、例えば、図２及び図３に示すように、下部電極１３ａは、開口部２０を有する。開口部２９の形状は、特に制限されない。但し、開口部２０は、下部電極１３ａに均等に配置されているのが望ましい。
【００１４】
マイクロ波発生部１５は、被処理基板１９を直接加熱するためのマイクロ波（例えば、１〜１０ギガＨｚ）を発生する。このマイクロ波は、導波管１６及び下部電極１３ａに設けられた開口部２０（図２及び図３参照）を経由して、被処理基板１９に印加される。
【００１５】
制御部１８は、被処理基板１９に対するエッチング時に、ガス供給部１４、マイクロ波発生部１５及び高周波電源部１７の動作を制御する。
【００１６】
このエッチング装置の特徴は、被処理基板１９を直接加熱するためのマイクロ波を発生するマイクロ波発生部１５を備えている点にある。ここでの加熱とは、被処理基板１９の全体の加熱を意味する。マイクロ波発生部１５を備えることにより、エッチング時に、被処理基板１９の温度を高速に所定値に設定することが可能になる。
【００１７】
また、マイクロ波は、下部電極１３ａに設けられた開口部を介して被処理基板１９に印加され、被処理基板１９を加熱する。即ち、被処理基板１９の裏面（エッチング面とは逆の面）側からマイクロ波を印加することにより、エッチング装置を複雑化することなく、簡易な構成により、被処理基板１９の温度を高速に所定値に設定することができる。
【００１８】
(2) 被処理基板の温度
近年、半導体装置の製造方法においては、難エッチング材料（貴金属、強誘電体、強磁性体など）をエッチングしなければならないプロセスが必要不可欠である。
【００１９】
例えば、DRAM(Dynamic Random Access Memory)においては、Si, Ta, Zr, Y, Laなどの酸化物を含む誘電体を、Pt, Ir, Ruなどの貴金属で挟み込むキャパシタ構造を備える。また、FeRAM(Ferroelectric Random Access Memory)においては、PZTなどの強誘電体を、Pt, Ir, Ruなどの貴金属で挟み込むキャパシタ構造を備える。
【００２０】
さらに、MRAM(Magnetic Random Access Memory)においては、Co, Fe, Ni, Ir, Pt, Mn, Ruを含む強磁性体を、Pt, Ir, Ruなどの貴金属で挟み込む積層構造を備える。
【００２１】
このように、DRAM及びFeRAMのキャパシタ構造や、MRAMの積層構造などは、難エッチング材料を含んでおり、これらを、高速、高精度及び低ダメージでエッチングする技術の開発が望まれている。
【００２２】
難エッチング材料を、高速、高精度及び低ダメージでエッチングするために重要となるファクターが被処理基板としてのウェハーの温度である。
【００２３】
図４は、ウェハーの温度とエッチレート／テーパー角／ダメージの関係を示している。
【００２４】
難エッチング材料のエッチングでは、ウェハーの温度が上昇するに従い、エッチレート及びテーパー角が大きくなる。尚、テーパー角とは、難エッチング材料の下地層の上面に対する角度のことであり、最大値は、９０°である。
【００２５】
その理由は、ウェハーの温度が上昇すると、反応生成物の蒸気圧が上がるからである。反応生成物の蒸気圧が上がると、エッチングレートが大きくなり、マスクに対する選択比が向上し、再付着物（Re-deposition）が減少する。マスクに対する選択比が向上すると、マスクの後退（エッチングによるサイズの縮小）が抑制され、再付着物によるエッチング阻害がなくなるため、テーパー角が大きくなる。
【００２６】
ここで、エッチレートが大きくなるとは、高速に難エッチング材料をエッチングできることを意味し、テーパー角が大きくなるとは、高精度に難エッチング材料をエッチングできることを意味するため、高速及び高精度を実現するためにはウェハーの温度をできるだけ上げるのが望ましい。
【００２７】
これに対し、ウェハーの温度が上昇するに従い、難エッチング材料に生じるダメージが大きくなる。例えば、上述のDRAM、FeRAM、MRAMなどの半導体装置においては、ウェハーの温度が上昇するに従い、キャパシタや積層構造などにダメージが入り易くなり、結果として、素子特性が劣化する。
【００２８】
このように、難エッチング材料のエッチングに関しては、エッチレート／テーパー角とダメージとは、トレードオフの関係にある。
【００２９】
従って、難エッチング材料のエッチングでは、これら３つの要素の兼ね合いから、ウェハーの温度の最適範囲が設定される。
【００３０】
この最適範囲は、例えば、MRAMに用いる難エッチング材（例えば、強磁性体など）については、２００℃から３５０℃まで、より望ましくは、２５０℃から２７５℃までの狭い範囲となる。またFeRAMに用いる難エッチング材（例えば、強誘電体）などについては、２５０℃から４００℃まで、より望ましくは、３００℃から３５０℃までの狭い範囲となる。
【００３１】
ここで、従来のエッチング装置では、一般的に、ウェハーの加熱は、ヒーターにより行われる。しかし、例えば、図５に示すように、ヒーターによる加熱は、ウェハーの温度を最適範囲内に設定するまでに多大な時間ｔを要する。また、ヒーターにより最適範囲の温度を維持するのは難しい。
【００３２】
さらに、予めウェハーの温度を最適範囲内に設定しておく方法が提案されているが、この方法では、ウェハーを、長時間、高温に維持しておく必要があるため、これによる難エッチング材料のダメージが深刻な問題となる。
【００３３】
そこで、実施形態では、図１に示すエッチング装置を用いて、マイクロ波によりウェハーを直接加熱し、ウェハーの温度を高速に最適範囲内に設定する。例えば、図５に示すように、マイクロ波による加熱は、ウェハーの温度を直ちに最適範囲内に設定できる点に特徴を有する。
【００３４】
尚、従来においても、マイクロ波による加熱（例えば、マイクロ波アニールなど）が知られているが、この方法には、難エッチング材料のエッチングに際して初めて生じる課題、即ち、エッチレート／テーパー角とダメージとのトレードオフにより、エッチング時のウェハーの温度を、最適範囲内に維持しなければならないという課題が発生しない。
【００３５】
従って、実施形態に係わるエッチング装置及び半導体装置の製造方法は、周知のマイクロ波加熱技術から容易に考えられるものではない。
【００３６】
(3) 動作（エッチング方法）
図１のエッチング装置の動作（エッチング方法）について説明する。
【００３７】
図６は、エッチング装置の動作の第１の例を示している。
この動作は、図１のエッチング装置の制御部１８により制御される。
【００３８】
まず、ウェハー１９がステージ１１上に置かれた状態において、ガス供給部１４により、エッチングガスを真空状態のチャンバー１２内に供給する。この時、チャンバー１２内の圧力は、一定に保たれる。また、エッチングガスの供給と同時に、マイクロ波発生部１５により、マイクロ波を発生させ、ウェハー１９の温度を最適範囲内に設定する（ステップＳＴ１）。
【００３９】
次に、ウェハー１９の温度が最適範囲内に維持された状態において、高周波電源部１７により、下部電極１３ａに高周波を印加し、エッチングガスをプラズマ化すると共に、バイアス電力により、プラズマイオンをウェハー１９に向かって加速させ、ウェハー１９に対するエッチングを行う（ステップＳＴ２）。
【００４０】
この動作では、マイクロ波によるウェハー１９の加熱は、エッチングガスの供給と並行して行われる。
【００４１】
図７は、エッチング装置の動作の第２の例を示している。
この動作も、図１のエッチング装置の制御部１８により制御される。
【００４２】
まず、ウェハー１９がステージ１１上に置かれた状態において、ガス供給部１４により、エッチングガスを真空状態のチャンバー１２内に供給する。この時、チャンバー１２内の圧力は、一定に保たれる。
【００４３】
次に、ウェハー１９の温度が最適範囲内に維持された状態において、高周波電源部１７により、下部電極１３ａに高周波を印加し、エッチングガスをプラズマ化すると共に、バイアス電力により、プラズマイオンをウェハー１９に向かって加速させ、ウェハー１９に対するエッチングを行う。
【００４４】
また、これと同時に、マイクロ波発生部１５により、マイクロ波を発生させ、ウェハー１９の温度を最適範囲内に設定する（ステップＳＴ１）。
【００４５】
この動作では、マイクロ波によるウェハー１９の加熱は、プラズマの発生／バイアス電力の印加と並行して行われる。
【００４６】
いずれの例においても、ウェハー１９の温度を高速に最適範囲内に設定できるため、難エッチング材料の高速、高精度及び低ダメージのエッチングを実現することができる。
【００４７】
これに対し、ヒーターによりウェハーを加熱するエッチング装置の動作（比較例）は、図６のフローチャートに示すようになる。
【００４８】
まず、ウェハーを予め加熱しておく（ステップＳＴ１）。
【００４９】
これは、既に述べたように、ヒーターによる加熱は、ウェハーの温度を最適範囲内に設定するために多大な時間を要するからである。
【００５０】
次に、ウェハーの温度が最適範囲内に維持された状態において、ガス供給部により、エッチングガスを真空状態のチャンバー内に供給する。この時、チャンバー内の圧力は、一定に保たれる。（ステップＳＴ２）。
【００５１】
次に、ウェハーの温度が最適範囲内に維持された状態において、高周波電源部により、下部電極に高周波を印加し、エッチングガスをプラズマ化すると共に、バイアス電力により、プラズマイオンをウェハーに向かって加速させ、ウェハーに対するエッチングを行う（ステップＳＴ３）。
【００５２】
この比較例では、ウェハーを予め最適範囲内に設定しておくステップが新たに必要となるため、スループットが悪くなると共に、難エッチング材料にもダメージを与える。
【００５３】
(4) 半導体装置の製造方法
図１のエッチング装置を用いれば、難エッチング材料（貴金属、強誘電体、強磁性体など）を含む積層構造を備える半導体装置の製造方法において、その積層構造を、マイクロ波により最適範囲内の温度に設定した状態で、プラズマエッチングによりエッチングすることが可能になる。従って、難エッチング材料にダメージを与えることなく、高速（高いスループット）及び高精度（高い形状制御性）で、難エッチング材料のエッチングを行うことができる。
【００５４】
以下では、難エッチング材料を含む積層構造を備える半導体装置の製造方法として、MRAMを例に説明する。
【００５５】
図９及び図１０は、磁気抵抗効果素子の製造方法の第１の例を示している。
【００５６】
まず、図９に示すように、下部電極２１上に、下部層２２、記憶層２３、トンネルバリア層２４、参照層２５、シフト調整層２６及びハードマスク層２７を順次形成する。
【００５７】
下部層２２は、例えば、（Ｃｏ／Ｐｔ）ｎを含む。ここで、（Ｃｏ／Ｐｔ）ｎは、Ｃｏ層とＰｔ層とが１回以上交互に積み重ねられる構造を意味する。
【００５８】
記憶層２３及び参照層２５は、例えば、ＣｏＰｔ、ＦｅＰｔなどの垂直磁化を有する磁性層である。トンネルバリア層２４は、例えば、ＭｇＯである。
【００５９】
垂直磁化とは、残留磁化の方向が記憶層２３及び参照層２５の膜面（上面／下面）に対して垂直又はほぼ垂直となることである。この明細書において、ほぼ垂直とは、残留磁化の方向が記憶層２３及び参照層２５の膜面に対して、４５°＜θ≦９０°の範囲内にあることを意味する。
【００６０】
シフト調整層２６は、磁気抵抗効果素子の構造に起因する記憶層２３の磁気ヒステリシス曲線のシフトを調整する機能を有する。シフト調整層２６は、例えば、ＣｏＰｔである。参照層２５とシフト調整層２６との間には、中間層（例えば、Ｒｕ）が存在していてもよい。
【００６１】
シフト調整層２６は、磁気抵抗効果素子に必須の要素ではなく、これを省略することも可能である。なぜなら、シフト調整層２６が無くても、記憶層２３の磁気ヒステリシス曲線のシフト調整を行うことも可能だからである。
【００６２】
例えば、参照層２５として、ＴｂＣｏＦｅ／ＣｏＦｅＢを用い、ＴｂとＣｏＦｅの組成比を調整することにより、参照層２５の見かけ上の飽和磁化（ｎｅｔ−Ｍｓ）を零にすることができる。ＣｏＦｅの比率を７０〜８０ａｔ.％にすると、ＴｂＣｏＦｅ／ＣｏＦｅＢの飽和磁化が零になる。
【００６３】
ハードマスク層２７は、例えば、Ｔａ、Ｔｉ、Ａｌなどの金属、さらには、その窒化膜又は酸化物からなる層である。
【００６４】
次に、ＰＥＰ(Photo Engraving Process)により、ハードマスク層２７上にレジストパターンを形成し、このレジストパターンをマスクにして、プラズマエッチングによりハードマスク層２７をパターニングする。このプラズマエッチングは、例えば、ＣＦ４、ＣＨＦ３、Ｃ４Ｆ８、Ｃ４Ｆ６などを含むフロロカーボンガスを用いて行われる。この後、レジストパターンを除去する。
【００６５】
次に、図１０に示すように、ハードマスク層２７をマスクにして、プラズマエッチングにより、シフト調整層２６、参照層２５、トンネルバリア層２４、記憶層２３及び下部層２２をパターニングする。ここで、ハードマスク層２７をマスクとするのは、フォトレジストをマスクにすると、それをアッシングにより除去するときに記憶層２３及び参照層２５が酸化される恐れがあるからである。
【００６６】
このプラズマエッチングは、例えば、図１のエッチング装置を用いて行う。
【００６７】
即ち、チャンバー１２内の圧力を約１Ｐａに維持した状態で、Ｃｌ２ガスを流量約２００ＳＣＣＭによりチャンバー１２内に導入する。また、約１０００Ｗのパワーを上部電極１３ｂに印加し、約１３．５６メガＨｚの高周波及び約４００Ｗのバイアス電力を下部電極１３ａに印加する。さらに、約５００Ｗのパワーを持つマイクロ波発生部１５を用いて、約５．７ギガＨｚのマイクロ波を発生し、これを、導波管１６及び下部電極１３ａを介して、ウェハー（磁気抵抗効果素子）１９に印加する。
【００６８】
これにより、ウェハー１９が瞬時に加熱され、ウェハー１９の温度が最適範囲内に設定される。また、ウェハー１９の温度が最適範囲内に設定された状態で、プラズマ化されたＣｌ２ガスを用いて、約２０秒をかけて、シフト調整層２６、参照層２５、トンネルバリア層２４、記憶層２３及び下部層２２をエッチングする。
【００６９】
以上の工程により、磁気抵抗効果素子が形成される。この製造方法により形成された磁気抵抗効果素子のテーパー角は、ほぼ垂直（９０°）であった。また、磁気抵抗効果素子の飽和磁化量をVSM (Vibrating Sample Magnetometer)法により測定したところ、飽和磁化量の減少がほとんど無かった。
【００７０】
このように、上述の製造方法によれば、磁気抵抗効果素子（難エッチング材料）を、高速、高精度及び低ダメージでエッチングすることができる。
【００７１】
尚、磁気抵抗効果素子のパターニングに用いるエッチングガスは、Ｃｌ２ガス（ハロゲンガス）に代えて、ＨＣｌガス、ＢＣｌ３ガスなどのハロゲン化合物ガスを用いることも可能である。また、これらハロゲンガス又はハロゲン化合物ガスに、Ａｒ、Ｈｅ、Ｘｅなどの不活性ガスや、Ｏ２、Ｎ２などの酸化性又は窒化性を示すガスを混入させてもよい。
【００７２】
また、チャンバー内の圧力は、約１Ｐａに限られない。チャンバー内の圧力は、０．５Ｐａ〜３Ｐａの範囲内の値であるのが望ましく、さらに望ましくは、１Ｐａ〜２Ｐａの範囲内の値である。
【００７３】
さらに、バイアス電力は、３００〜６００Ｗの範囲内の値が望ましく、さらに望ましくは、３００〜４００Ｗの範囲内の値である。上部電極１３ｂに印加するパワーは、２００〜４０００Ｗの範囲内の値が望ましく、さらに望ましくは、５００〜１５００Ｗの範囲内の値である。
【００７４】
図１１乃至図１５は、磁気抵抗効果素子の製造方法の第２の例を示している。
【００７５】
第２の例は、第１の例と比べると、記憶層２３のサイズと参照層２５のサイズとを異ならせるプロセスに特徴を有する。これにより、記憶層２３及び参照層２５の側壁上に、エッチング時に生じる再付着層が形成されても、これが記憶層２３と参照層２５との電気的ショートを発生させることはない。
【００７６】
まず、図１１に示すように、下部電極２１上に、下部層２２、記憶層２３、トンネルバリア層２４、参照層２５、シフト調整層２６及びハードマスク層２７を順次形成する。
【００７７】
下部層２２は、例えば、（Ｃｏ／Ｐｔ）ｎを含む。記憶層２３及び参照層２５は、例えば、ＣｏＰｔ、ＦｅＰｔなどの垂直磁化を有する磁性層である。トンネルバリア層２４は、例えば、ＭｇＯである。
【００７８】
シフト調整層２６は、磁気抵抗効果素子の構造に起因する記憶層２３の磁気ヒステリシス曲線のシフトを調整する機能を有する。シフト調整層２６は、例えば、ＣｏＰｔである。参照層２５とシフト調整層２６との間には、中間層（例えば、Ｒｕ）が存在していてもよい。
【００７９】
シフト調整層２６は、磁気抵抗効果素子に必須の要素ではなく、これを省略することも可能である。なぜなら、シフト調整層２６が無くても、記憶層２３の磁気ヒステリシス曲線のシフト調整を行うことも可能だからである。
【００８０】
ハードマスク層２７は、例えば、金属層である。
【００８１】
次に、ＰＥＰにより、ハードマスク層２７上にレジストパターンを形成し、このレジストパターンをマスクにして、プラズマエッチングによりハードマスク層２７をパターニングする。このプラズマエッチングは、例えば、ＣＦ４、ＣＨＦ３、Ｃ４Ｆ８、Ｃ４Ｆ６などを含むフロロカーボンガスを用いて行われる。この後、レジストパターンを除去する。
【００８２】
次に、図１２に示すように、ハードマスク層２７をマスクにして、プラズマエッチングにより、シフト調整層２６及び参照層２５をパターニングする。ここで、ハードマスク層２７をマスクとするのは、フォトレジストをマスクにすると、それをアッシングにより除去するときに参照層２５が酸化される恐れがあるからである。
【００８３】
このプラズマエッチングは、例えば、図１のエッチング装置を用いて行う。
【００８４】
即ち、チャンバー１２内の圧力を約１Ｐａに維持した状態で、Ｃｌ２ガスを流量約２００ＳＣＣＭによりチャンバー１２内に導入する。また、約１０００Ｗのパワーを上部電極１３ｂに印加し、約１３．５６メガＨｚの高周波及び約４００Ｗのバイアス電力を下部電極１３ａに印加する。さらに、約５００Ｗのパワーを持つマイクロ波発生部１５を用いて、約５．７ギガＨｚのマイクロ波を発生し、これを、導波管１６及び下部電極１３ａを介して、ウェハー（磁気抵抗効果素子）１９に印加する。
【００８５】
これにより、ウェハー１９が瞬時に加熱され、ウェハー１９の温度が最適範囲内に設定される。また、ウェハー１９の温度が最適範囲内に設定された状態で、プラズマ化されたＣｌ２ガスを用いて、約１０秒をかけて、シフト調整層２６及び参照層２５をエッチングする。
【００８６】
次に、図１３に示すように、参照層２５、シフト調整層２６及びハードマスク層２７を覆う側壁スペーサ層２８を形成する。側壁スペーサ層２８は、例えば、ＢＮ、ＳｉＣ、Ｂ４Ｃ、Ａｌ２Ｏ３、ＡｌＮなどを備える。
【００８７】
側壁スペーサ層２８は、熱ＡＬＤ法、プラズマＡＬＤ法、プラズマＣＶＤ法、ＩＢＤ法、スパッタ法などにより形成される。この後、側壁スペーサ層２８を、例えば、プラズマエッチングによりエッチングすると、図１４に示すように、側壁スペーサ層２８は、参照層２５、シフト調整層２６及びハードマスク層２７の側壁上のみに残存する。
【００８８】
次に、図１５に示すように、ハードマスク層２７及び側壁スペーサ層２８をマスクにして、プラズマエッチングにより、トンネルバリア層２４、記憶層２３及び下部層２２をパターニングする。
【００８９】
このプラズマエッチングも、例えば、図１のエッチング装置を用いて行う。
【００９０】
即ち、チャンバー１２内の圧力を約１Ｐａに維持した状態で、Ｃｌ２ガスを流量約２００ＳＣＣＭによりチャンバー１２内に導入する。また、約１０００Ｗのパワーを上部電極１３ｂに印加し、約１３．５６メガＨｚの高周波及び約４００Ｗのバイアス電力を下部電極１３ａに印加する。さらに、約５００Ｗのパワーを持つマイクロ波発生部１５を用いて、約５．７ギガＨｚのマイクロ波を発生し、これを、導波管１６及び下部電極１３ａを介して、ウェハー（磁気抵抗効果素子）１９に印加する。
【００９１】
これにより、ウェハー１９が瞬時に加熱され、ウェハー１９の温度が最適範囲内に設定される。また、ウェハー１９の温度が最適範囲内に設定された状態で、プラズマ化されたＣｌ２ガスを用いて、約１０秒をかけて、トンネルバリア層２４、記憶層２３及び下部層２２をエッチングする。
【００９２】
以上の工程により、磁気抵抗効果素子が形成される。この製造方法により形成された磁気抵抗効果素子のテーパー角は、ほぼ垂直（９０°）であった。また、磁気抵抗効果素子の飽和磁化量をVSM法により測定したところ、飽和磁化量の減少がほとんど無かった。
【００９３】
このように、上述の製造方法によれば、磁気抵抗効果素子（難エッチング材料）を、高速、高精度及び低ダメージでエッチングすることができる。
【００９４】
尚、磁気抵抗効果素子のパターニングに用いるエッチングガスは、Ｃｌ２ガス（ハロゲンガス）に代えて、ＨＣｌガス、ＢＣｌ３ガスなどのハロゲン化合物ガスを用いることも可能である。また、これらハロゲンガス又はハロゲン化合物ガスに、Ａｒ、Ｈｅ、Ｘｅなどの不活性ガスや、Ｏ２、Ｎ２などの酸化性又は窒化性を示すガスを混入させてもよい。
【００９５】
また、チャンバー内の圧力は、約１Ｐａに限られない。チャンバー内の圧力は、０．５Ｐａ〜３Ｐａの範囲内の値であるのが望ましく、さらに望ましくは、１Ｐａ〜２Ｐａの範囲内の値である。
【００９６】
さらに、バイアス電力は、３００〜６００Ｗの範囲内の値が望ましく、さらに望ましくは、３００〜４００Ｗの範囲内の値である。上部電極１３ｂに印加するパワーは、２００〜４０００Ｗの範囲内の値が望ましく、さらに望ましくは、５００〜１５００Ｗの範囲内の値である。
【００９７】
(5) 適用例
上述の半導体装置の製造方法により形成した磁気抵抗効果素子は、MRAMやスピンFET(Field effect transistor)などに適用可能である。以下、MRAMについて説明する。
【００９８】
図１６は、MRAMのメモリセルの等価回路を示している。
【００９９】
メモリセルアレイＭＡ内のメモリセルＭＣは、磁気抵抗効果素子ＭＴＪとスイッチ素子（例えば、FET）Ｔの直列接続体を備える。直列接続体の一端（磁気抵抗効果素子ＭＴＪの一端）は、ビット線ＢＬＡに接続され、直列接続体の他端（スイッチ素子Ｔの一端）は、ビット線ＢＬＢに接続される。スイッチ素子Ｔの制御端子、例えば、FETのゲート電極は、ワード線ＷＬに接続される。
【０１００】
ワード線ＷＬの電位は、第１の制御回路３１により制御される。また、ビット線ＢＬＡ，ＢＬＢの電位は、第２の制御回路３２により制御される。
【０１０１】
図１７は、MRAMのメモリセルを示している。
【０１０２】
半導体基板４１は、例えば、シリコン基板であり、その導電型は、Ｐ型でも、Ｎ型でもどちらでもよい。半導体基板４１内には、素子分離絶縁層４２として、例えば、ＳＴＩ構造の酸化シリコン層が配置される。
【０１０３】
半導体基板４１の表面領域、具体的には、素子分離絶縁層４２により取り囲まれた素子領域（アクティブエリア）内には、スイッチ素子Ｔが配置される。本例では、スイッチ素子Ｔは、FETであり、半導体基板４１内の２つのソース／ドレイン拡散層４３と、それらの間のチャネル領域上に配置されるゲート電極４４とを有する。ゲート電極４４は、ワード線ＷＬとして機能する。
【０１０４】
スイッチ素子Ｔは、絶縁層（例えば、酸化シリコン）４５により覆われる。コンタクトホールは、絶縁層４５内に設けられ、コンタクトビア（ＣＢ）４６は、そのコンタクトホール内に配置される。コンタクトビア４６は、例えば、Ｗ（タングステン）、Ｃｕ（銅）などの金属材料から形成される。
【０１０５】
コンタクトビア４６の下面は、スイッチ素子Ｔに接続される。本例では、コンタクトビア４６は、ソース／ドレイン拡散層４３に直接接触している。
【０１０６】
コンタクトビア４６上には、下部電極２１が配置される。下部電極２１は、例えば、Ｔａ（１０ｎｍ）／Ｒｕ（５ｎｍ）／Ｔａ（５ｎｍ）の積層構造を有する。
【０１０７】
下部電極２１上、即ち、コンタクトビア４６の直上には、磁気抵抗効果素子ＭＴＪが配置される。磁気抵抗効果素子ＭＴＪ上には、上部電極（例えば、ＴｉＮ）４７が配置される。上部電極４７は、ビア（例えば、Ｃｕ）４８を介して、ビット線（例えば、Ｃｕ）ＢＬＡに接続される。
【０１０８】
(6) むすび
実施形態によれば、難エッチング材料を、高速、高精度及び低ダメージでエッチングすることができる。
【０１０９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１１０】
１１： ステージ、 １２： チャンバー、 １３ａ： 下部電極、 １３ｂ： 上部電極、 １４： ガス供給部、 １５： マイクロ波発生部、 １６： 導波管、 １７： 高周波電源部、 １８： 制御部、 １９： 被処理基板、 ２０： 開口部。
【特許請求の範囲】
【請求項１】
上面側に披処理基板が搭載されるステージと、前記ステージの上面側を覆うチャンバーと、前記ステージの下面側に付加され、開口部を有する下部電極と、前記チャンバー内にエッチングガスを供給するガス供給部と、前記下部電極に高周波を印加することにより、前記チャンバー内の前記エッチングガスをプラズマ化する高周波電源部と、前記下部電極の前記開口部を介して前記被処理基板にマイクロ波を印加することにより、前記披処理基板の温度を最適範囲内に設定するマイクロ波発生部と、前記ガス供給部、前記高周波電源部及び前記マイクロ波発生部を制御する制御部とを具備するエッチング装置。
【請求項２】
前記制御部は、前記ガス供給部により前記エッチングガスを前記チャンバー内に供給する動作に並行して、前記マイクロ波発生部により前記被処理基板の温度を前記最適範囲内に設定する動作を行う請求項１に記載のエッチング装置。
【請求項３】
前記制御部は、前記高周波電源部により前記チャンバー内の前記エッチングガスをプラズマ化する動作に並行して、前記マイクロ波発生部により前記被処理基板の温度を前記最適範囲内に設定する動作を行う請求項１に記載のエッチング装置。
【請求項４】
前記制御部は、前記被処理基板が強磁性体を含んでいるとき、前記最適範囲を２００℃から３５０℃までに設定する請求項１に記載のエッチング装置。
【請求項５】
前記制御部は、前記被処理基板が強誘電体を含んでいるとき、前記最適範囲を２５０℃から４００℃までに設定する請求項１に記載のエッチング装置。
【請求項６】
半導体基板上に、貴金属、強誘電体及び強磁性体のうちの少なくとも１つを含む積層構造を形成する工程と、前記半導体基板の温度をマイクロ波により最適範囲内に維持した状態で前記積層構造をプラズマエッチングによりエッチングする工程とを具備する半導体装置の製造方法。
【請求項７】
前記積層構造を形成する工程は、第１の強磁性層上にトンネルバリア層を形成する工程と、前記トンネルバリア層上に第２の強磁性層を形成する工程とを備え、
前記積層構造をエッチングする工程は、金属層としてのハードマスク層をマスクにして行われる
請求項６に記載の半導体装置の製造方法。
【請求項８】
前記積層構造が前記強磁性体を含んでいるとき、前記積層構造をエッチングする工程は、前記半導体基板の温度を前記マイクロ波により２００℃から３５０℃までの範囲内に維持した状態で行われる請求項６に記載の半導体装置の製造方法。
【請求項９】
前記積層構造が前記強誘電体を含んでいるとき、前記積層構造をエッチングする工程は、前記半導体基板の温度を前記マイクロ波により２５０℃から４００℃までの範囲内に維持した状態で行われる請求項６に記載の半導体装置の製造方法。
【請求項１】
上面側に披処理基板が搭載されるステージと、前記ステージの上面側を覆うチャンバーと、前記ステージの下面側に付加され、開口部を有する下部電極と、前記チャンバー内にエッチングガスを供給するガス供給部と、前記下部電極に高周波を印加することにより、前記チャンバー内の前記エッチングガスをプラズマ化する高周波電源部と、前記下部電極の前記開口部を介して前記被処理基板にマイクロ波を印加することにより、前記披処理基板の温度を最適範囲内に設定するマイクロ波発生部と、前記ガス供給部、前記高周波電源部及び前記マイクロ波発生部を制御する制御部とを具備するエッチング装置。
【請求項２】
前記制御部は、前記ガス供給部により前記エッチングガスを前記チャンバー内に供給する動作に並行して、前記マイクロ波発生部により前記被処理基板の温度を前記最適範囲内に設定する動作を行う請求項１に記載のエッチング装置。
【請求項３】
前記制御部は、前記高周波電源部により前記チャンバー内の前記エッチングガスをプラズマ化する動作に並行して、前記マイクロ波発生部により前記被処理基板の温度を前記最適範囲内に設定する動作を行う請求項１に記載のエッチング装置。
【請求項４】
前記制御部は、前記被処理基板が強磁性体を含んでいるとき、前記最適範囲を２００℃から３５０℃までに設定する請求項１に記載のエッチング装置。
【請求項５】
前記制御部は、前記被処理基板が強誘電体を含んでいるとき、前記最適範囲を２５０℃から４００℃までに設定する請求項１に記載のエッチング装置。
【請求項６】
半導体基板上に、貴金属、強誘電体及び強磁性体のうちの少なくとも１つを含む積層構造を形成する工程と、前記半導体基板の温度をマイクロ波により最適範囲内に維持した状態で前記積層構造をプラズマエッチングによりエッチングする工程とを具備する半導体装置の製造方法。
【請求項７】
前記積層構造を形成する工程は、第１の強磁性層上にトンネルバリア層を形成する工程と、前記トンネルバリア層上に第２の強磁性層を形成する工程とを備え、
前記積層構造をエッチングする工程は、金属層としてのハードマスク層をマスクにして行われる
請求項６に記載の半導体装置の製造方法。
【請求項８】
前記積層構造が前記強磁性体を含んでいるとき、前記積層構造をエッチングする工程は、前記半導体基板の温度を前記マイクロ波により２００℃から３５０℃までの範囲内に維持した状態で行われる請求項６に記載の半導体装置の製造方法。
【請求項９】
前記積層構造が前記強誘電体を含んでいるとき、前記積層構造をエッチングする工程は、前記半導体基板の温度を前記マイクロ波により２５０℃から４００℃までの範囲内に維持した状態で行われる請求項６に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１３−２１１２９（Ｐ２０１３−２１１２９Ａ）
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願番号】特願２０１１−１５３２１８（Ｐ２０１１−１５３２１８）
【出願日】平成２３年７月１１日（２０１１．７．１１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願日】平成２３年７月１１日（２０１１．７．１１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]