【課題】集積度を高めたＭＲＡＭを提供する。
【解決手段】メモリセルＭＣ（ｍ，ｎ）およびＭＣ（ｍ＋１，ｎ）は、ワード線ＷＬｎにそれぞれの一方端が接続された磁気トンネル接合素子ＭＲ１およびＭＲ１１を有し、磁気トンネル接合素子ＭＲ１およびＭＲ１１のそれぞれの他方端は、ビット線ＢＬｍおよびＢＬｍ＋１に接続されている。また、メモリセルＭＣ（ｍ，ｎ＋１）およびＭＣ（ｍ＋１，ｎ＋１）は、ワード線ＷＬｎ＋１にそれぞれの一方端が接続された磁気トンネル接合素子ＭＲ３およびＭＲ３１を有し、磁気トンネル接合素子ＭＲ３およびＭＲ３１のそれぞれの他方端は、ビット線ＢＬｍおよびＢＬｍ＋１に接続されている。 （もっと読む）

【課題】記憶精度が劣化しないＴＭＲ膜を含むメモリセルを有する半導体装置及びその製造方法を得る。
【解決手段】ＴＭＲ下部電極２８上において、平面視してデジット線２５ｄの形成領域の一部に該当する領域にＴＭＲ素子５（ＴＭＲ膜２９，ＴＭＲ上部電極３１）が選択的に形成される。ＴＭＲ上部電極３１はＴａにより３０〜１００ｎｍの膜厚で形成され、製造工程時においてハードマスクとしても機能する。ＴＭＲ素子５の全面及びＴＭＲ下部電極２８の上面上にＬＴ−ＳｉＮより形成される層間絶縁膜３０が形成され、ＴＭＲ下部電極２８の側面を含む全面を覆ってＬＴ−ＳｉＮよりなる層間絶縁膜３２が形成される。さらに、全面を覆ってＳｉＯ₂からなる層間絶縁膜３３が形成される。 （もっと読む）

【課題】磁化反転電流密度を低減する。
【解決手段】磁気抵抗効果素子は、膜面に垂直方向である双方向の電流通電により磁化の方向が変化しかつ情報を記録する磁化記録層１３と、磁化の方向が固着された磁化参照層１１と、磁化記録層１３および磁化参照層１１間に設けられた非磁性層１２とを具備する。磁化記録層１３は、非磁性層１２に接するように設けられかつ第１の磁気異方性エネルギーを有する界面磁性層と、第１の磁気異方性エネルギーより大きい第２の磁気異方性エネルギーを有する磁化安定化層１５とを含む。 （もっと読む）

【課題】磁気抵抗効果素子を含むメモリセルのサイズを縮小する。
【解決手段】磁気記憶装置の製造方法は、コンタクトプラグ１３および第１の絶縁層１１上に、磁気抵抗効果素子１０を形成する工程と、上部電極層１６上に、第１の方向に延在する第１のマスク層１８を形成する工程と、上部電極層１６を第１のマスク層１８を用いてエッチングする工程と、上部電極層１６および非磁性層１５上に保護膜２０を形成する工程と、保護膜２０上に第２のマスク層２１を形成する工程と、第２の方向に延在するように、第２のマスク層２１上にレジスト層２２を形成する工程と、第２のマスク層２１をレジスト層２２を用いてエッチングし、上部電極層１６の側部に側壁部２１Ａを形成する工程と、非磁性層１５および下部電極層１４を、第２のマスク層２１および側壁部２１Ａを用いてエッチングする工程とを含む。 （もっと読む）

【課題】メモリセルを微細化してもビット情報の高い熱擾乱耐性を保ち、大容量化を実現する。
【解決手段】磁気抵抗効果素子は、膜面に対して垂直方向に向く第１の磁化２２を有する固定層１２と、膜面に対して垂直方向に向く第２の磁化２１を有し、スピン偏極電子の作用により第２の磁化２１の方向が反転可能な記録層１１と、固定層１２と記録層１１との間に設けられ、固定層１２に対向する第１の面と記録層１１に対向する第２の面とを有する非磁性層１３とを具備し、記録層１１の飽和磁化Ｍｓは、書き込み電流密度をＪｗ、記録層１１の膜厚をｔ、定数をＡとするとき、０≦Ｍｓ＜√｛Ｊｗ／（６πＡｔ）｝の関係を満たし、Ａはｇ’×ｅ・α／（ｈ／２π×ｇ）、ｇ’はｇ係数、ｅは電気素量、αはギルバートのダンピング定数、ｈはプランク定数、gは第１及び第２の磁化２１，２２が平行に配列しているときのスピントランスファーの効率である。 （もっと読む）

集積回路装置（３００）は、基板（３０１）と、当該基板（３０８）上に形成されたＭＲＡＭアーキテクチャ（３１４）とを備える。ＭＲＡＭアーキテクチャ（３１４）は、基板（３０１）に形成されたＭＲＡＭ回路（３１８）と、当該ＭＲＡＭ回路（３１８）に結合され且つその上に形成されたＭＲＡＭセル（３１６）とを含む。その上、受動デバイス（３２０）が、ＭＲＡＭセル（３１６）と一緒に形成される。受動デバイス（３２０）は、１又はそれより多い抵抗及び１又はそれより多いキャパシタであることができる。ＭＲＡＭアーキテクチャ（３１４）と受動デバイス（３２０）との同時製作は、基板（４０４，５０４）の能動型回路ブロックの上での使用可能な物理的スペースの効率的で且つコスト的に実効性のある使用を促進し、その結果３次元の集積化をもたらす。
（もっと読む）

集積回路デバイス(300)は、同じ製造プロセス技術を使用して同じ基板上に、MRAMアーキテクチャ及びスマートパワー集積回路アーキテクチャを含む。製造プロセス技術は、フロントエンドプロセス及びバックエンドプロセスを備えたモジュラープロセスである。実施形態では、スマートパワーアーキテクチャは、パワー回路コンポーネント(304)と、デジタルロジックコンポーネント(306)と、フロントエンドプロセスによって形成されたアナログ制御コンポーネント(312)と、バックエンドプロセスによって形成されたセンサアーキテクチャ(308)とを有する。ＭＲＡＭアーキテクチャ(310)は、フロントエンドプロセスによって形成されたMRAM回路コンポーネント(314)と、バックエンドプロセスによって形成されたMRAMセルアレイ(310)とを有する。ある特定の実施形態では、センサアーキテクチャ(308)は、MRAMセルアレイ(316)によって利用される同じ磁気トンネル接合コアから形成されるセンサコンポーネントを含む。
（もっと読む）

【課題】 データ転送線の複数のＴＭＲを接続した場合にも大きな読み出し信号を得ることができ、高速動作と高密度化を実現する。
【解決手段】 第１の磁性体２５１と第２の磁性体２５３との間に非磁性体絶縁膜２５２が形成された複数のメモリセルと、複数のメモリセルの第１の磁性体２５１に電気的に共通に接続されたデータ転送線とを具備した磁気記憶装置において、複数のメモリセルは、データ転送線と複数のデータ選択線とが交差する位置に形成され、非磁性体絶縁膜２５２の平均膜厚よりも、非磁性体絶縁膜２５２の片面に形成された凹凸の曲率半径が小さくなるように形成されている。 （もっと読む）

【課題】 データ転送線の複数のＴＭＲを接続した場合にも大きな読み出し信号を得ることができ、高速動作と高密度化を実現する。
【解決手段】 第１の磁性体と第２の磁性体との間に非磁性体絶縁膜が形成された複数のメモリセルと、複数のメモリセルの第１の磁性体に電気的に共通に接続されたデータ転送線１４とを具備した磁気記憶装置において、電流端子の一端がデータ転送線１４に接続され、しきい値がＶthであるトランジスタ２８１と、このトランジスタ２８１の制御入力端子に電圧Ｖcを供給する電圧ノードとを具備し、メモリセルからのデータ読み出し時において、トランジスタ２８１の電流端子の他端の電圧はＶc−Ｖthより高い。 （もっと読む）

磁気メモリを提供するための方法及びシステム。本方法及びシステムは、複数の磁気記憶セル、複数のワードライン及び複数のビットラインを設けることを含む。複数の磁気記憶セルの各々は、複数の磁気素子及び少なくとも１つの選択トランジスタを含む。各磁気素子は、該磁気素子を通じて駆動される書込み電流によって、スピン転移誘起スイッチングを用いてプログラム可能である。各磁気素子は、第１端及び第２端を有する。各磁気素子の第１端には、少なくとも１つの選択トランジスタが接続される。複数のワードラインは、複数の選択トランジスタに結合され、複数の選択トランジスタの一部を選択的にイネーブル状態にする。
（もっと読む）

ＭＲＡＭ装置（１０）の製造方法では、第１及び第２トランジスタ（１４）を上部に備える基板（１２）が提供される。動作メモリ素子デバイス（６０）が、第１トランジスタ（１４）と電気的に接するように形成される。仮想メモリ素子デバイス（５８）の少なくとも一部が、第２トランジスタ（１４）と電気的に接触するように形成される。第１誘電体層（６２）が、仮想メモリ素子デバイスの少なくとも一部と動作メモリ素子デバイスとを覆うように蒸着される。その第１誘電体層がエッチングされて、仮想メモリ素子デバイス（５８）の少なくとも一部に対する第１ビア（６６）と、動作メモリ素子デバイス（６０）に対する第２ビア（６４）とが同時に形成される。そして、導電配線層（６８）が、仮想メモリ素子デバイス（５８）の少なくとも一部から動作メモリ素子デバイス（６４）に向かって延びるように蒸着される。
（もっと読む）

バリア層を材料除去停止層として用いる磁気電子メモリ素子構造とその構造の製造方法が提供されている。本方法は、誘電材料層（２４）内に少なくとも部分的に堆積されたディジット線（２６）を形成するステップを備える。誘電材料層は、相互接続スタック上に設けられる。第１部分（４０）及び第２部分（４２）を有する導電性バリア層（４０，４２）が堆積される。第１部分は、ディジット線上に設けられ、第２部分は、空隙内に配置されると共に相互接続スタックに対し電気的に接続される。メモリ素子層（４６）が第１部分上に形成され、電極層（４８）がメモリ素子層上に堆積される。その後、電極層及びメモリ素子層はパターン化及びエッチングされる。
（もっと読む）

本発明は、熱アシスト方式で書き込まれる磁気メモリに関し、本磁気メモリにおいてはメモリ点（４０）の各々が磁気トンネル接合から構成されており、メモリの、トンネル接合を形成する層の平面に平行な断面が円形又はほぼ円形である。前記トンネル接合は、少なくとも、磁化方向が固定のトラップ層（４４）、磁化方向が可変の自由層（４２）、及び自由層（４２）とトラップ層（４４）の間に配置された絶縁層（４３）を備える。本発明によれば、自由層（４２）は、接触により磁気的に結合された少なくとも１つの軟質磁性層と１つのトラップ層とから形成され、読み込みメモリ又は休止メモリの動作温度は自由層及びトラップ層それぞれのブロック温度より低く選択される。
（もっと読む）

本発明は、磁気抵抗メモリ素子（１０）のアレイ（２０）を提供する。アレイ（２０）は、選択磁気抵抗メモリ素子（１０）において書き込み磁場を生成するための電流又は電圧をもたらすための手段と、選択磁気抵抗メモリ素子（１０）の近くにおける外部磁場を測定するための磁場センサユニット（５０）と、書き込み動作の間に、測定された外部磁場を局部的に補償するための電流又は電圧を調整するための手段（５２）とを有する。本発明は、対応する方法も提供する。

（もっと読む）

磁気記憶素子と磁界発生部とを具備する半導体記憶装置を用いる。磁気記憶素子は、自発磁化の磁化方向に対応させてデータを記憶する。磁界発生部は、磁気記憶素子へのデータ書き込み動作において、磁気記憶素子の近傍に、第１方向の第１磁界を発生した後、記憶されるデータに対応する磁化方向にその自発磁化を向かせるようにその第１方向とは異なる第２方向の第２磁界を発生する。 （もっと読む）

本発明は、クロスポイントと１Ｔ‐１セルとの双方の設計に基づくある種の利点を導入するためのメモリ技術及びメモリアレイに関する新規な変更に関する。これらの設計のある特徴を組み合わせることにより、１Ｔ‐１セル設計における読出し時間の高速化及び信号対雑音比の増大と、クロスポイント設計における高記録密度化との双方が達成される。そのために、単一のアクセストランジスタ１６を用いて、“Ｚ”軸方向に配置された複数のメモリアレイ層で垂直方向に互いに上下に積み重ねうる多重メモリセルを読出すようにする。
（もっと読む）