【課題】 書き込み電流のマージンとリテンションのマージンとを両方確保する。
【解決手段】 磁気抵抗素子は、第１固定層、第１トンネル絶縁膜および第１自由層が積層される第１強磁性トンネル接合素子と、第２固定層、第２トンネル絶縁膜および第２自由層が積層され、第１強磁性トンネル接合素子に直列に接続される第２強磁性トンネル接合素子とを有している。第１固定層、第１トンネル絶縁膜および第１自由層の積層方向は、第２固定層、第２トンネル絶縁膜および第２自由層の積層方向と逆である。第１トンネル絶縁膜の厚さは、第２トンネル絶縁膜の厚さと異なり、第１強磁性トンネル接合素子および第２強磁性トンネル接合素子は、共通のマスク材料を用いてエッチングにより形成される。これにより、第１自由層および第２自由層の横断面の面積および体積を互いにほぼ同じにでき、書き込み電流を共通に設定できる。 （もっと読む）

【課題】 エッチング時間を長くすることなく、トンネル絶縁膜の汚染を防止し、磁気抵抗素子の電気的特性の悪化を防止する。
【解決手段】 磁気抵抗素子は、半導体基板上に配置される固定層と、固定層上に配置されるトンネル絶縁膜と、トンネル絶縁膜上に配置され、Ｆｅを含む第１自由層と、第１自由層上に配置され、ＦｅおよびＴａを含む第２自由層と、第２自由層上に配置され、Ｒｕを含むストッパー層とストッパー層上に配置されるハードマスクとを有している。第１自由層とストッパー層との間隔を第２自由層により大きくできるため、ストッパー層のＲｕがトンネル絶縁膜に付着することを防止でき、ストッパー層のＲｕが第１自由層の界面に現れることを防止できる。この結果、エッチング時間を長くすることなく、トンネル絶縁膜の汚染を防止でき、磁気抵抗素子の電気的特性の悪化を防止できる。 （もっと読む）

【課題】読み出しディスターブを低減する磁気抵抗効果メモリを提供する。
【解決手段】本発明の例に関わる磁気抵抗効果メモリは、磁化方向が不変な第１の磁性層と、磁化方向が可変な第２の磁性層と、第１の磁性層と第２の磁性層の間に設けられた中間層とを有する磁気抵抗効果素子１と、磁気抵抗効果素子１にパルス形状の読み出し電流を流して、前記磁気抵抗効果素子に記憶されたデータを判別する読み出し回路２と、を具備し、読み出し電流のパルス幅は、第２の磁性層内に含まれる磁化が、初期状態から共動してコヒーレントに歳差運動するまでの期間より短い。 （もっと読む）

【課題】関連の強磁性層の磁気異方性（すなわち、磁化方向）をウェハ面に垂直にまたは「面外に」位置合わせさせた、しばしば磁気トンネル接合セルと称される磁気スピントルクメモリセル、およびそれらを利用する方法を提供する。
【解決手段】面外磁気トンネル接合セルの強磁性自由層の磁化方向を切換える方法であって、ＡＣスイッチング電流を上記面外磁気トンネル接合セルに通すステップを含む。ＡＣスイッチング電流は、上記強磁性自由層の磁化方向を切換える。 （もっと読む）

【課題】 熱処理後においても安定して動作可能な磁気ランダムアクセスメモリ及びその製造方法を提供することである。
【解決手段】 実施形態に係る磁気ランダムアクセスメモリは磁化記憶層を持つ。前記磁化記憶層上に、熱処理により前記磁化記憶層から拡散する原子を含む第１の金属層が設けられる。前記第１の金属層上に、第１の界面磁性層が設けられ、前記第１の界面磁性層上に非磁性層が設けられる。前記非磁性層上に第２の界面磁性層が設けられる。前記第２の界面磁性層上に、熱処理により前記磁化参照層から拡散する原子を含む第２の金属層が設けられる。前記第２の金属層上に磁化参照層が設けられる。 （もっと読む）

【課題】低電流および高面密度を可能とする、垂直異方性および強化層を有する磁気トンネル接合セルを提供する。
【解決手段】磁気トンネル接合セルは、強磁性自由層と、少なくとも約１５Åの厚みを有する強化層と、酸化物バリヤ層と、強磁性基準層とを含む。強化層および酸化物バリヤ層は、強磁性基準層と強磁性自由層との間に配置され、酸化物バリヤ層は強磁性基準層に隣接して配置される。強磁性自由層、強磁性基準層、および強化層は、すべて、面外の磁化方向を有する。 （もっと読む）

【課題】磁気メモリ素子へのデータを書込む方法を改善する。
【解決手段】スピントルクトランスファランダムアクセスメモリ（ＳＴＲＡＭ）メモリセルのような磁気メモリ素子に、データを書込むための方法および装置。さまざまな実施形態に従えば、書込電流が磁気メモリセルを通して印加されて、所望の磁化状態への素子の磁気歳差運動を開始する。フィールドアシスト電流の流れは、書込電流の連続した印加の間に磁気メモリ素子に隣接して実質的に印加されて、素子上に磁場を誘起する。フィールドアシスト電流は、書込電流が停止された後も持続され、所望の磁化状態へのフィールドアシストされた歳差を提供する。 （もっと読む）

【課題】 メモリの動作特性の向上を図る。
【解決手段】実施形態の抵抗変化型メモリは、ビット線ＢＬとワード線ＷＬと、第１エミッタ２１と、第１ベース２３と、第１コレクタ２２とを有する、第１駆動型の第１バイポーラトランジスタ２と、第２エミッタ３１と、第２ベース３３と、第２コレクタ３２とを有する第２駆動型の第２バイポーラトランジスタ３と、第１及び第２端子を有する抵抗変化型メモリ素子１と、を具備し、メモリ素子１の第１端子は第１及び第２エミッタ２１，３１に接続され、メモリ素子１の第２端子は、ビット線ＢＬに接続され、第１及び第２ベース２３，３３はワード線ＷＬに接続される。 （もっと読む）

【課題】ＭＲ変化率の向上が図れる磁気抵抗素子、磁気メモリ、磁気ヘッド、及び磁気記録再生装置を提供する。
【解決手段】磁化方向が実質的に一方向に固着された第１の磁性層と、外部磁界に応じて磁化方向が変化する第２の磁性層と、上記第１の磁性層と前記第２の磁性層との間に設けられたスペーサ層とを有し、上記第１の磁性層と前記第２の磁性層の少なくともいずれかは、式Ｍ１ａ Ｍ２ｂＸｃ （５≦a≦６８、１０≦ｂ≦７３、２２≦ｃ≦８５）で表される磁性化合物を有し、Ｍ１は、Ｃｏ，Ｆｅ，Ｎｉから選択される少なくとも一種の元素、Ｍ２は、Ｔｉ，Ｖ，Ｃｒ，Ｍｎから選択される少なくとも一種の元素、Ｘは、Ｎ，Ｏ，Ｃから選択される少なくとも一種の元素である。 （もっと読む）

【課題】リードディスターブ現象の発生を抑制し得る不揮発性メモリ素子を提供する。
【解決手段】本発明の不揮発性メモリ素子は、第１電極５１、正のペルチェ係数を有する第１材料層５３、情報記憶層６０、負のペルチェ係数を有する第２材料層５４、及び、第２電極５２が積層されて成る。第１材料層５３はｐ型熱電材料から成り、第２材料層５４はｎ型熱電材料から成ることが好ましい。 （もっと読む）

【課題】高集積化に適したメモリセル配置、特に折り返し型ビット線構成に適したメモリセル配置を有する薄膜磁性体記憶装置を提供する。
【解決手段】メモリアレイにおいて、１個のメモリセルＭＣと対応する繰り返し単位１４０ａが連続的に配置されて、メモリセルＭＣが行列状に配置される。隣接するメモリセル列間で、繰り返し単位１４０ａは、１／２ピッチ（ハーフピッチ）分だけずらして配置される。ビット線ＢＬ１およびＢＬ２は同一のビット線対を構成し、ビット線ＢＬ２はデータ読出時において、ビット線ＢＬ１の相補線／ＢＬ１として動作する。選択されたリードワード線ＲＷＬに対応して、１本おきのビット線にメモリセルが接続されるので、セルサイズを増加させることなく折返し型ビット線構成に基づくデータ読出に適したメモリセル配置を実行できる。 （もっと読む）

【課題】書込電流を増大させることなく、熱安定性を改善することができる記憶素子の提供。
【解決手段】記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層１７と、記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層１５と、記憶層と磁化固定層の間に設けられる非磁性体による絶縁層１６とを有する。そして積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して情報の記録が行われる。ここで記憶層が受ける実効的な反磁界の大きさが、記憶層の飽和磁化量よりも小さいものとされている。 （もっと読む）

【課題】複数の不揮発性可変抵抗メモリセルを含む縦型のメモリアレイを提供する。
【解決手段】方法は、半導体ウェハから垂直に伸延する複数のピラー構造を有する半導体ウェハを提供するステップを含む。導電相互接続素子が、少なくとも選択された縦型ピラートランジスタ上に堆積されるとともに、不揮発性可変抵抗メモリセルが、導電相互接続素子上に堆積されて、縦型トランジスタメモリアレイを形成する。 （もっと読む）

【課題】不揮発性記憶装置およびその製造方法に関し、抵抗変化材料を利用したメモリの信頼性の向上を実現する。
【解決手段】積半導体素子を形成する基板の上方に、第１方向に延伸するように複数の金属配線層２を設け、金属配線層２のさら上方に、前記第１方向に直交する第２方向に延伸するように複数の金属配線層３を設ける。また、金属配線層２と金属配線層３とが交差する空間のそれぞれにメモリセルを設ける。前記メモリセルは、選択素子と相変化材料層７とが並列接続された構成とする。ここで、前記選択素子の前記第１方向の寸法が、相変化材料層７の前記第１方向の寸法よりも大きくなるように加工する。 （もっと読む）

【課題】正常な書込動作が実現できるセグメント書込み手法を用いた半導体装置を提供する。
【解決手段】第１および第２ＤＬドライバ１２ａ，１２ｂは、それぞれ選択された１つのブロックのディジット線に磁化電流を流す。ＢＬドライバ６は、データ信号の論理に応じた方向の書込電流を選択されたセグメント内の全ビット線に流して、選択されたブロックのメモリセルにデータ信号を書込む。セグメントデコーダ１４は、外部から１個のセグメントのアドレスが入力されたときに、アドレスに対応する１個のセグメントを選択し、選択したセグメント第１ＤＬドライバ１２ａへ接続し、外部から２個以上のセグメントのアドレスが入力されたときに、アドレスに対応する２個以上のセグメントを選択し、選択した２個のセグメントをそれぞれ第１ＤＬドライバ１２ａと第２ＤＬドライバ１２ｂへ接続する。 （もっと読む）

【課題】メモリセルに含まれる強磁性体膜の酸化を抑制しながら、磁性メモリのメモリセルを形成する技術を提供する。
【解決手段】磁性メモリの製造方法は、金属強磁性体により磁性体膜６を基板１の上面側に形成することと、無機物により磁性体膜６の上面に接触する無機物膜７、８を形成することと、無機物膜７、８の上面に、レジストによりレジストパターン９を形成することと、レジストパターン９をマスクとして無機物膜７、８をエッチングし、マスクパターン７’、８’を形成することと、レジストパターン９を除去することと、レジストパターンが除去された後、マスクパターン７’、８’をマスクとして磁性体膜６をエッチングすることとを備えている。磁性体膜６のうちマスクパターン７’、８’と接触する接触部分は、レジストパターンの除去の際に露出されず、酸化されにくい。 （もっと読む）

【課題】製造時ばらつきに対応して、データ読出時における高い信号マージンを確保可能な薄膜磁性体記憶装置を提供する。
【解決手段】ダミーメモリセルＤＣＰは、２個のセルユニットＣＵ０およびＣＵ１を含む。各セルユニットＣＵ０，ＣＵ１は、メモリセルと同様の構成を有し、ビット線ＢＬと接地電圧Ｖｓｓとの間に直列に結合された、トンネル磁気抵抗素子ＴＭＲおよびアクセストランジスタＡＴＲを有する。セルユニットＣＵ０，ＣＵ１に対しては、異なる記憶データ“０”および“１”がそれぞれ書込まれる。データ読出時において、２個のセルユニットＣＵ０，ＣＵ１が、読出参照電圧Ｖｒｅｆを伝達するためのビット線ＢＬと接地電圧Ｖｓｓとの間に並列に接続される。さらに、ダミーメモリセルＤＣＰに対して、電流供給回路５２からメモリセルに供給されるセンス電流Ｉｓの２倍、すなわち２・Ｉｓの一定電流が供給される。 （もっと読む）

【課題】上部電極と下部電極との間の短絡、あるいは、上部電極と配線との接触不良を抑制しながら、ＭＴＪ素子を微細化することができる半導体記憶装置を提供する。
【解決手段】本実施形態による半導体記憶装置は、半導体基板の表面上に形成された選択素子を備えている。下部電極は、選択素子に接続されている。磁気トンネル接合素子は、下部電極上に設けられている。上部電極は、磁気トンネル接合素子上に設けられている。成長層は、上部電極上に設けられ、導電性材料からなり、半導体基板の表面上方から見たときに上部電極よりも面積が大きい。配線は、成長層上に設けられている。 （もっと読む）

【課題】 セルの微細化を図る。
【解決手段】 実施形態による磁気ランダムアクセスメモリは、半導体基板１上に形成された選択素子Ｔｒと、選択素子上に形成された多層配線層７ａ−ｃと、多層配線層上に形成された層間絶縁膜８と、層間絶縁膜内に形成され、多層配線層を介して選択素子と電気的に接続されたコンタクト層９と、コンタクト層と電気的に接続され、金属材で形成された下部電極層２１と、下部電極層の側面を取り囲み、金属材の酸化物で形成された金属酸化絶縁膜２６と、下部電極層上に形成された磁気抵抗素子１０と、磁気抵抗素子上に形成された上部電極層２３と、磁気抵抗素子及び上部電極層の側面上に形成された側壁絶縁膜２５と、上部電極層と電気的に接続されたビット線２９と、を具備する。 （もっと読む）

【課題】ＭＲＡＭを構成する上部の導電要素と下部の導電要素との短絡を抑制することが可能な半導体装置、およびその製造方法を提供する。
【解決手段】主表面を有する半導体基板ＳＵＢと、半導体基板ＳＵＢの主表面上に位置する、ピン層ＭＰＬと、トンネル絶縁層ＭＴＬと、フリー層ＭＦＬとを含む磁気トンネル接合構造ＭＲＤと、磁気トンネル接合構造ＭＲＤの下側側面に接する下側絶縁層ＩＩＩ１と、下側絶縁層ＩＩＩ１上に位置して磁気トンネル接合構造ＭＲＤの上側側面に接し、かつ磁気トンネル接合構造ＭＲＤの上面を露出する側壁絶縁層ＩＩＩ２と、側壁絶縁層ＩＩＩ２から露出する磁気トンネル接合構造ＭＲＤの上面に接する導電層ＢＬとを備えている。 （もっと読む）