磁気ランダムアクセスメモリ及びその製造方法
【課題】 熱処理後においても安定して動作可能な磁気ランダムアクセスメモリ及びその製造方法を提供することである。
【解決手段】 実施形態に係る磁気ランダムアクセスメモリは磁化記憶層を持つ。前記磁化記憶層上に、熱処理により前記磁化記憶層から拡散する原子を含む第１の金属層が設けられる。前記第１の金属層上に、第１の界面磁性層が設けられ、前記第１の界面磁性層上に非磁性層が設けられる。前記非磁性層上に第２の界面磁性層が設けられる。前記第２の界面磁性層上に、熱処理により前記磁化参照層から拡散する原子を含む第２の金属層が設けられる。前記第２の金属層上に磁化参照層が設けられる。
【解決手段】 実施形態に係る磁気ランダムアクセスメモリは磁化記憶層を持つ。前記磁化記憶層上に、熱処理により前記磁化記憶層から拡散する原子を含む第１の金属層が設けられる。前記第１の金属層上に、第１の界面磁性層が設けられ、前記第１の界面磁性層上に非磁性層が設けられる。前記非磁性層上に第２の界面磁性層が設けられる。前記第２の界面磁性層上に、熱処理により前記磁化参照層から拡散する原子を含む第２の金属層が設けられる。前記第２の金属層上に磁化参照層が設けられる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気ランダムアクセスメモリ及びその製造方法に関する。
【背景技術】
【０００２】
近年、トンネル磁気抵抗効果（TMR:Tunneling Magneto Resistive）を利用した磁気ランダムアクセスメモリ（MRAM:Magnetic Random Access Memory）が開発されている。この磁気ランダムアクセスメモリには、磁気トンネル接合（MTJ:Magnetic Tunnel Junction）を含む磁気抵抗効果素子が用いられており、大きな磁気抵抗変化率を有する。
【０００３】
現在検討されているスピン注入書き込み方式では、面内磁化膜より垂直磁化膜を利用した磁気抵抗効果素子構造の方が微細化と低電流化に適している。しかし、製造工程における熱処理により、垂直磁化膜の構成原子が非磁性層に拡散し、磁気特性が変化するため、安定した動作の磁気ランダムアクセスメモリが得られないという問題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−８１２１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、熱処理後においても安定して動作可能な磁気ランダムアクセスメモリ及びその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
実施形態に係る磁気ランダムアクセスメモリは、磁化記憶層を持つ。前記磁化記憶層上に、熱処理により前記磁化記憶層から拡散する原子を含む第１の金属層が設けられる。前記第１の金属層上に、第１の界面磁性層が設けられ、前記第１の界面磁性層上に非磁性層が設けられる。前記非磁性層上に第２の界面磁性層が設けられる。前記第２の界面磁性層上に、熱処理により前記磁化参照層から拡散する原子を含む第２の金属層が設けられる。前記第２の金属層上に磁化参照層が設けられる。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態において垂直磁化を有する磁気抵抗効果素子の基本構造を示す断面図。
【図２】第１の実施形態において垂直磁化を有する磁気抵抗効果素子の基本構造を示す断面図。
【図３】第１の実施形態における磁気ランダムアクセスメモリを示す断面図。
【図４】第１の実施形態における垂直磁化を有する磁気抵抗効果素子を示す断面図。
【図５】第１の実施形態における磁気抵抗効果素子の磁化曲線を示す図。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態について図面を参照しながら説明する。
【０００９】
（第１の実施形態）
第１の実施形態に係る磁気ランダムアクセスメモリについて以下説明する。
【００１０】
図１は第１の実施形態において垂直磁化を有する磁気抵抗効果素子１の基本構造を示す断面図である。図１に示すように、磁気抵抗効果素子１は、下部電極２、磁化記憶層３、第１の金属層４、第１の界面磁性層５、非磁性層６、第２の界面磁性層７、第２の金属層８、磁化参照層９、磁化調整層１０、上部電極１１を有している。なお、図１における矢印は、磁化の向きを表す。
【００１１】
第１の実施形態に係る磁気抵抗効果素子１は、図１に示すように、下部電極２上に磁化記憶層３が設けられる。下部電極２には、例えばPt、Ir、Ru、Cuが用いられる。磁化記憶層３は磁化を膜面に対して実質的に垂直に有する垂直磁化膜であり、磁化の向きが可変である。また、磁化記憶層３には、第１の金属原子が含まれる。第１の金属原子とは、例えばPt、Pd等の原子をいう。具体的に、磁化記憶層３には、規則合金層が用いられ、例えばFePd、FePt、CoPt、CoPd等が用いられる。下部電極２の膜厚は、例えば50Å程度で、磁化記憶層３の膜厚は、例えば10Å程度である。下部電極２は、下部電極２上部に形成される磁化記憶層３の配向を制御する層としての役割も有する。
【００１２】
磁化記憶層３上には、第１の金属層４が設けられる。第１の金属層４は、例えばTa、Ti、V、Y、Zr、Ybから選ばれる原子と第１の金属原子を含み、これらの原子の合金を含むものである。なお、第１の金属層４は、完全に合金化したものだけでなく、一部が合金化したもの、又は構成元素が部分的に結合したものでもよい。第１の金属層４の膜厚は、例えば5Å程度である。
【００１３】
第１の金属層４上には、第１の界面磁性層５が設けられる。第１の界面磁性層５には、例えばCo、Fe、CoFe、CoFeBが用いられる。第１の界面磁性層５は、磁化記憶層３等の垂直磁化膜との間の交換結合により垂直磁化を持つ。第１の界面磁性層５の膜厚は、例えば10Å程度である。
【００１４】
第１の界面磁性層５上には、トンネル絶縁膜として非磁性層６が設けられる。非磁性層６は、NaCl構造の酸化物であり、この酸化物の（１００）面と第１の界面磁性層５と格子不整合度が小さい材料を選択することが望ましい。非磁性層６は、例えば、アモルファスCoFeB合金構造上で結晶成長すると、 [１００]方向に優先配向した絶縁膜を得ることができる。非磁性層６には、MgO、CaO、SrO、TiO、VO、NbO等が用いられるが、他の材料でもよい。非磁性層６の膜厚は、例えば10Å程度であり、磁気抵抗硬化素子１の抵抗値を10Ωμm2程度にする。
【００１５】
第２の界面磁性層７が、非磁性層６上に設けられる。第２の界面磁性層７には、上記第１の界面磁性層５と同様の材料が用いられる。第２の界面磁性層７は、磁化参照層９等の垂直磁化膜との間の交換結合により垂直磁化を持つ。第２の界面磁性層７の膜厚は、例えば10Å程度である。
【００１６】
第２の界面磁性層７上には、第２の金属層８が設けられる。第２の金属層８は、例えばTa、Ti、V、Y、Zr、Ybから選ばれる原子と、第２の金属原子とを含み、これらの原子の合金を含むものである。第２の金属原子とは、Pt、Pd等の原子をいう。なお、第２の金属層８は、完全に合金化したものだけでなく、一部が合金化したもの、又は構成元素が部分的に結合したものでもよい。第２の金属層８の膜厚は、例えば5Å程度である。
【００１７】
第２の金属層８上には、磁化参照層９が設けられる。磁化参照層９は磁化を膜面に対して実質的に垂直に有する垂直磁化膜であり、磁化の向きが一方向に固定されており、かつ第２の金属原子を含むものである。垂直磁化膜である磁化参照層９には、例えば、不規則合金、規則合金、人工格子等が用いられる。不規則合金では、CoとCr、Ta、Nb、V、W、Hf、Ti、Zr、Pt、Pd、Fe又はNi等の元素と合金を形成したものが用いられ、例えばCoCr合金、CoPt合金が用いられる。規則合金では、Fe、Co又はNiとPt又はPdとの合金が用いられ、例えばFePt、FePd、CoPtが挙げられる。人工格子では、Fe、Co若しくはNi元素とCr、Pt、Pd、Ir、Rh、Ru、Os、Re若しくはAuの元素又はそれらの合金が積層されたものが用いられ、例えばCo/Pd、Co/Pt、Co/Ruが用いられる。他にも、Tb、Dy、Gdなどの遷移金属を含む合金材料、TbFe、TbCo、DyTbFeCo、TbCoFe等も用いることができる。磁化参照層９の膜厚は、例えば60Å程度である。
【００１８】
磁化参照層９上には、磁化調整層１０が設けられる。磁化調整層１０は、磁化参照層９からの漏れ磁場を調整し、磁気記憶層３への磁気的影響を抑え、また磁化参照層９の磁化を所定の一方向に固定するために設けられる反強磁性膜である。磁化調整層１０には、例えば、Fe、Ni、Pt、Pd、Ru、Os、IrとMnの合金であるFeMn、NiMn、PtMn、PdMn、PtPdMn、RuMn、OsMn、IrMn、CrPtMn等が用いられる。磁化調整層１０の膜厚は、例えば80Å程度である。
【００１９】
磁化調整層１０上には、上部電極１１が設けられる。上部電極１１には、例えばRu又はTaからなる膜が用いられる。上部電極１１の膜厚は、例えば50Å程度である。
【００２０】
なお、上記磁気抵抗効果素子１のように、下部電極２、磁化記憶層３、第１の金属層４、第１の界面磁性層５、非磁性層６、第２の界面磁性層７、第２の金属層８、磁化参照層９、磁化調整層１０、上部電極１１を順に積層した構造では、磁化記憶層３の磁化を精密に制御できるが、図２に示すように、下部電極２、磁化調整層１０、磁化参照層９、第２の金属層８、第１の界面磁性層５、非磁性層６、第２の界面磁性層７、第１の金属層４、磁化記憶層３、上部電極１１の順に積層した構造でもよい。
【００２１】
次に、第１の実施形態に係る磁気ランダムアクセスメモリの製造方法について以下図３を用いて説明する。
【００２２】
図３（ａ）のように、半導体基板１２に素子分離溝が形成され、素子分離絶縁膜１３、例えばシリコン酸化膜がこの素子分離溝部に埋め込まれ、ＳＴＩ（Shallow Trench Isolation）構造が形成される。その後、ゲート絶縁膜１４およびゲート電極１５が形成される。その後、イオン注入によりソース領域１６ａおよびドレイン領域１６ｂが形成され、選択トランジスタを形成する。
【００２３】
次に、図３（ｂ）のように、第１の絶縁膜１７として、例えばシリコン酸化膜をプラズマＣＶＤ（Chemical Vapor Deposition）により形成し、ソース領域１６ａが露出するようにリソグラフィ法およびＲＩＥ（Reactive Ion Etching）にて開口部を形成する。
【００２４】
次に、スパッタ法又はＣＶＤ法により、この開口部内にフォーミングガスの雰囲気下において第１のコンタクトプラグ１８を形成するためＷ膜をCVDにより成膜する。さらに、このＷ膜をＣＭＰ（Chemical Mechanical Polishing）により平坦化する。これにより第１の絶縁膜１７内にソース領域１６ａに連通する第１のコンタクトプラグ１８を形成する。ゲート電極１５はワードラインに接続される。また、ソース領域１６ａはビットラインに接続され、ドレイン領域１６ｂは、磁気抵抗効果素子１に接続される引き出し線と接続される。
【００２５】
次に、第１の絶縁膜１７および第１のコンタクトプラグ１８上にＣＶＤ法によりＣＶＤ窒化膜１９を形成する。その後、ドレイン領域１６ｂに連通するコンタクトホールを形成し、第２のコンタクトプラグ２０を形成するためＷ膜を成膜する。さらに、ＣＭＰにより平坦化することにより、第２のコンタクトプラグ２０を形成する。
【００２６】
次に、磁気抵抗効果素子１を形成する。以下、図４を用いて具体的に磁気抵抗効果素子１の形成について説明する。第２のコンタクトプラグ２０上部に下部電極２として膜厚が50ÅのIr層を形成する。下部電極２には、他にもPt、Ru、Cuが用いられる。
【００２７】
次に、下部電極２上に磁化記憶層３として膜厚が10ÅのCoPd層を形成する。その後、磁化記憶層３上に第１の拡散防止層３１として膜厚が5ÅのTi層を形成し、第１の拡散防止層３１上に、第１の界面磁性層５として膜厚が10Åのアモルファス状のCoFeB層を形成する。第１の拡散防止層３１には、他にもTa、V、Y、Zr、Ybから選ばれる原子が用いられる。
【００２８】
次に、第１の界面磁性層５上に非磁性層６として膜厚が10Åのアモルファス状のMgOからなるトンネル膜を形成し、非磁性層６上に第２の界面磁性層７として膜厚が10Åのアモルファス状のCoFeB層を形成する。
【００２９】
次に、第２の界面磁性層７上に第２の拡散防止層３２として膜厚が5ÅのTi層を形成し、第２の拡散防止層３２上に磁化参照層９として膜厚が60ÅのFePd層を形成する。第２の拡散防止層３２には、他にもTa、V、Y、Zr、Ybから選ばれる原子を含むものである。
【００３０】
次に、磁化参照層９上に磁化調整層１０として膜厚が80ÅのPtMn層を形成し、磁化調整層１０上に上部電極１１として膜厚が50ÅのRu層を形成する。上部電極１１には、他にもTa等が用いられる。
【００３１】
以上の製造過程により磁気抵抗効果素子１が形成する。なお、磁気抵抗効果素子１の積層順は、上記に限らず、下部電極２、磁化調整層１０、磁化参照層９、第１の拡散防止層３１、第１の界面磁性層５、非磁性層６、第２の界面磁性層７、第２の拡散防止層３２、磁化記憶層３、上部電極１１の順に積層してもよい。
【００３２】
なお、上部電極１１は、磁化調整層１０を形成せず、磁化参照層９直上に形成してもよい。以上において、下部電極２、磁化記憶層３、第１の拡散防止層３１、第１の界面磁性層５、非磁性層６、第２の界面磁性層７、第２の拡散防止層３２、磁化参照層９、磁化調整層１０、上部電極１１は、例えばスパッタ法を用いて形成される。
【００３３】
次に、真空中において300〜350℃で１時間程度アニールを行う。これにより、非磁性層６として用いられるMgOが結晶化し、アニールによって第１の界面磁性層５および第２の界面磁性層７として用いられるアモルファス状のCoFeBが結晶であるCoFeとなる。なお、このアニールは窒素雰囲気下において行ってもよい。また、ＲＴＡ（Rapid Thermal Annealiing）により、真空中において400℃で10〜30秒程度ランプアニールを行ってもよい。このアニールの際、磁気抵抗効果素子１に熱が加わり、磁化記憶層３および磁化参照層９から第１の金属原子および第２の金属原子、例えばPd原子が、例えばTi層からなる第１の拡散防止層３１および第２の拡散防止層３２へそれぞれ拡散する。これにより、第１の拡散防止層３１は、例えばTiとPdとの合金を含む第１の金属層４となり、第２の拡散防止層３２は、例えばTiとPdとの合金を含む第２の金属層８となる。
【００３４】
なお、第１の金属層４および第２の金属層８も第１の拡散防止層３１および第２の拡散防止層３２と同様に、その後の熱処理において磁化記憶層３および磁化参照層９を構成する原子の非磁性層６への拡散を抑制することができる。
【００３５】
以上により形成した磁気抵抗効果素子１の構造に対して、第２のコンタクトプラグ２０上の磁気抵抗効果素子１を残すようにSiOx、SiNなどのハードマスクを形成し、リソグラフィ法およびＩＢＥ（Ion Beam Etching）又はＲＩＥにより上部電極１１、磁化調整層１０、磁化参照層９、第２の拡散防止層３２、第２の界面磁性層７、非磁性層６、第１の界面磁性層５、第１の拡散防止層３１、磁化記憶層３、下部電極２をエッチングにより加工する。この際に、非磁性層６として用いられる、例えばMgO膜が薄い場合、磁気抵抗効果素子１には貴金属などが用いられているため、エッチングによる側面への残渣が付着し、磁気抵抗効果素子１にリーク電流が生じるおそれがある。そのため、非磁性層６の部分についてはテーパー角を制御する必要がある。このテーパー角は８０度以上が望ましく、特に８５度以上が望ましい。
【００３６】
次に、酸素又は水素の拡散の防止層（図示なし）をＡＬＤ（Atomic Layer Deposition）、ＣＶＤ又はＰＶＤ（Physical Vapor Deposition）の方法により形成する。この防止膜には、例えばSiN、AlOx等が用いられる。
【００３７】
次に、図３（ｃ）のように、ＣＶＤ法によりＣＶＤ窒化膜１９上に磁気抵抗効果素子１を覆うように、第２の絶縁膜２１として、例えばシリコン酸化膜を形成する。
【００３８】
次に、磁気抵抗効果素子１の上部電極１１に接続する第３のコンタクトプラグ２２および第２のコンタクトプラグ１８に接続する第４のコンタクトプラグ２３を形成する。これは、第２の絶縁膜２１をリソグラフィ法およびＲＩＥにより加工し、コンタクトホールを形成した後に、Alを埋め込み、ＣＭＰ処理することにより形成する。
【００３９】
次に、第２の絶縁膜２１、第３のコンタクトプラグ２２および第４のコンタクトプラグ２３上に第１の酸化膜２４を形成する。その後、リソグラフィ法およびＲＩＥを用いて、第１の酸化膜２４を、第３のコンタクトプラグ２２および第４のコンタクトプラグ２３が露出するように加工し、第１の配線２５、２６を形成するための溝を形成する。その後、この溝にAlを埋め込み、ＣＭＰ処理をすることにより、第１の配線２５、２６を形成する。
【００４０】
次に、図３（ｄ）のように、第１の酸化膜２４および第１の配線２５、２６上に第３の絶縁膜２７を形成する。さらに、リソグラフィ法およびＲＩＥにより第３の絶縁膜２７を第１の配線２５が露出するように加工し、ビアホールを形成する。その後、このビアホールにAlを埋め込み、ＣＭＰ処理することによってビアプラグ２８を形成する。
【００４１】
次に、第３の絶縁膜２７およびビアプラグ２８上に第２の酸化膜２９を形成する。その後、リソグラフィ法およびＲＩＥによって第２の酸化膜２９をビアプラグ２８が露出するように加工し、溝を形成する。さらに、この溝にAlを埋め込みＣＭＰ処理をすることによって第２の配線３０を形成する。
【００４２】
なお、ダマシンプロセスを用いてCu配線を施してもよい。この場合はSiN、Ta、TaN、Ru、Cuなどのバリア膜、シード層を形成し、Cuめっきによる埋め込みプロセスにより配線する。以上により、磁気ランダムアクセスメモリを形成する。
【００４３】
以上の磁気抵抗効果素子１の構造において、第１の金属層４および第２の金属層８を設けない場合および設けた場合のそれぞれにおいて、350℃において30分間の熱処理を行い、試料振動型磁力計（VSM：Vibrating Sample Magnetometer）によって磁気抵抗効果素子１に垂直な方向に磁場を印加し、磁化特性の測定を行なった。図５（ａ）、（ｂ）のグラフの横軸は磁気抵抗効果素子に印加される外部磁場の強さを、縦軸は磁気抵抗効果素子における磁化の強さを示す。第１の金属層４および第２の金属層８を設けない場合においては、図５（ａ）のように磁化記憶層３における磁化を反転するのに必要な磁場の大きさがばらついており、磁化特性が劣化している。一方、本実施形態における第１の金属層４および第２の金属層８を設けた構造においては、図５（ｂ）のように磁化記憶層３における磁化を反転するのに必要な磁場の大きさが定まっており、磁化特性の顕著な劣化は見られていない。これは、第１の拡散防止層３１および第２の拡散防止層３２が、磁化記憶層３および磁化参照層９から非磁性層６へのPd原子の拡散を抑制しているためである。この際、磁化記憶層３および磁化参照層９から拡散する第１の金属原子および第２の金属原子であるPd原子と、第１の拡散防止層３１および第２の拡散防止層３２を構成するTi原子とがそれぞれ合金を形成する。これにより、本実施形態に係る構造における電気特性評価では、RA値10Ωcm2、磁気抵抗（MR:Magneto Resistive）比100%以上という結果が得られる。
【００４４】
以上のように、本発明の第１の実施形態によれば、熱処理により磁化記憶層３および磁化参照層９から拡散する第１の金属原子および第２の金属原子と、第１の拡散防止層３１および第２の拡散防止層３２に含まれる原子とがそれぞれ合金化し、それぞれ第１の金属層４および第２の金属層８を形成する。これにより、磁化記憶層３および磁化参照層９からの拡散原子が非磁性層６に拡散せず、熱処理後においても安定して動作が可能な磁気抵抗効果素子１を得ることができる。
【００４５】
なお、上述した第１の実施形態において、第１の金属層４および第２の金属層８を設けることを前提に説明したが、第１の金属層４および第２の金属層８の一方を設けなくてもよい。この場合、磁気ランダムアクセスメモリの製造工程を少なくすることで、製造コストを抑えることができる。
【００４６】
なお、本発明は、上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００４７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００４８】
１…磁気抵抗効果素子
２…下部電極
３…磁化記憶層
４…第１の金属層
５…第１の界面磁性層
６…非磁性層
７…第２の界面磁性層
８…第２の金属層
９…磁化参照層
１０…磁化調整層
１１…上部電極
１２…半導体基板
１３…素子分離絶縁膜
１４…ゲート絶縁膜
１５…ゲート電極
１６ａ…ソース領域
１６ｂ…ドレイン領域
１７…第１の絶縁膜
１８…第１のコンタクトプラグ
１９…ＣＶＤ窒化膜
２０…第２のコンタクトプラグ
２１…第２の絶縁膜
２２…第３のコンタクトプラグ
２３…第４のコンタクトプラグ
２４…第１の酸化膜
２５…第１の配線
２６…第１の配線
２７…第３の絶縁膜
２８…ビアプラグ
２９…第２の酸化膜
３０…第２の配線
３１…第１の拡散防止層
３２…第２の拡散防止層
【技術分野】
【０００１】
本発明の実施形態は、磁気ランダムアクセスメモリ及びその製造方法に関する。
【背景技術】
【０００２】
近年、トンネル磁気抵抗効果（TMR:Tunneling Magneto Resistive）を利用した磁気ランダムアクセスメモリ（MRAM:Magnetic Random Access Memory）が開発されている。この磁気ランダムアクセスメモリには、磁気トンネル接合（MTJ:Magnetic Tunnel Junction）を含む磁気抵抗効果素子が用いられており、大きな磁気抵抗変化率を有する。
【０００３】
現在検討されているスピン注入書き込み方式では、面内磁化膜より垂直磁化膜を利用した磁気抵抗効果素子構造の方が微細化と低電流化に適している。しかし、製造工程における熱処理により、垂直磁化膜の構成原子が非磁性層に拡散し、磁気特性が変化するため、安定した動作の磁気ランダムアクセスメモリが得られないという問題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−８１２１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、熱処理後においても安定して動作可能な磁気ランダムアクセスメモリ及びその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
実施形態に係る磁気ランダムアクセスメモリは、磁化記憶層を持つ。前記磁化記憶層上に、熱処理により前記磁化記憶層から拡散する原子を含む第１の金属層が設けられる。前記第１の金属層上に、第１の界面磁性層が設けられ、前記第１の界面磁性層上に非磁性層が設けられる。前記非磁性層上に第２の界面磁性層が設けられる。前記第２の界面磁性層上に、熱処理により前記磁化参照層から拡散する原子を含む第２の金属層が設けられる。前記第２の金属層上に磁化参照層が設けられる。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態において垂直磁化を有する磁気抵抗効果素子の基本構造を示す断面図。
【図２】第１の実施形態において垂直磁化を有する磁気抵抗効果素子の基本構造を示す断面図。
【図３】第１の実施形態における磁気ランダムアクセスメモリを示す断面図。
【図４】第１の実施形態における垂直磁化を有する磁気抵抗効果素子を示す断面図。
【図５】第１の実施形態における磁気抵抗効果素子の磁化曲線を示す図。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態について図面を参照しながら説明する。
【０００９】
（第１の実施形態）
第１の実施形態に係る磁気ランダムアクセスメモリについて以下説明する。
【００１０】
図１は第１の実施形態において垂直磁化を有する磁気抵抗効果素子１の基本構造を示す断面図である。図１に示すように、磁気抵抗効果素子１は、下部電極２、磁化記憶層３、第１の金属層４、第１の界面磁性層５、非磁性層６、第２の界面磁性層７、第２の金属層８、磁化参照層９、磁化調整層１０、上部電極１１を有している。なお、図１における矢印は、磁化の向きを表す。
【００１１】
第１の実施形態に係る磁気抵抗効果素子１は、図１に示すように、下部電極２上に磁化記憶層３が設けられる。下部電極２には、例えばPt、Ir、Ru、Cuが用いられる。磁化記憶層３は磁化を膜面に対して実質的に垂直に有する垂直磁化膜であり、磁化の向きが可変である。また、磁化記憶層３には、第１の金属原子が含まれる。第１の金属原子とは、例えばPt、Pd等の原子をいう。具体的に、磁化記憶層３には、規則合金層が用いられ、例えばFePd、FePt、CoPt、CoPd等が用いられる。下部電極２の膜厚は、例えば50Å程度で、磁化記憶層３の膜厚は、例えば10Å程度である。下部電極２は、下部電極２上部に形成される磁化記憶層３の配向を制御する層としての役割も有する。
【００１２】
磁化記憶層３上には、第１の金属層４が設けられる。第１の金属層４は、例えばTa、Ti、V、Y、Zr、Ybから選ばれる原子と第１の金属原子を含み、これらの原子の合金を含むものである。なお、第１の金属層４は、完全に合金化したものだけでなく、一部が合金化したもの、又は構成元素が部分的に結合したものでもよい。第１の金属層４の膜厚は、例えば5Å程度である。
【００１３】
第１の金属層４上には、第１の界面磁性層５が設けられる。第１の界面磁性層５には、例えばCo、Fe、CoFe、CoFeBが用いられる。第１の界面磁性層５は、磁化記憶層３等の垂直磁化膜との間の交換結合により垂直磁化を持つ。第１の界面磁性層５の膜厚は、例えば10Å程度である。
【００１４】
第１の界面磁性層５上には、トンネル絶縁膜として非磁性層６が設けられる。非磁性層６は、NaCl構造の酸化物であり、この酸化物の（１００）面と第１の界面磁性層５と格子不整合度が小さい材料を選択することが望ましい。非磁性層６は、例えば、アモルファスCoFeB合金構造上で結晶成長すると、 [１００]方向に優先配向した絶縁膜を得ることができる。非磁性層６には、MgO、CaO、SrO、TiO、VO、NbO等が用いられるが、他の材料でもよい。非磁性層６の膜厚は、例えば10Å程度であり、磁気抵抗硬化素子１の抵抗値を10Ωμm2程度にする。
【００１５】
第２の界面磁性層７が、非磁性層６上に設けられる。第２の界面磁性層７には、上記第１の界面磁性層５と同様の材料が用いられる。第２の界面磁性層７は、磁化参照層９等の垂直磁化膜との間の交換結合により垂直磁化を持つ。第２の界面磁性層７の膜厚は、例えば10Å程度である。
【００１６】
第２の界面磁性層７上には、第２の金属層８が設けられる。第２の金属層８は、例えばTa、Ti、V、Y、Zr、Ybから選ばれる原子と、第２の金属原子とを含み、これらの原子の合金を含むものである。第２の金属原子とは、Pt、Pd等の原子をいう。なお、第２の金属層８は、完全に合金化したものだけでなく、一部が合金化したもの、又は構成元素が部分的に結合したものでもよい。第２の金属層８の膜厚は、例えば5Å程度である。
【００１７】
第２の金属層８上には、磁化参照層９が設けられる。磁化参照層９は磁化を膜面に対して実質的に垂直に有する垂直磁化膜であり、磁化の向きが一方向に固定されており、かつ第２の金属原子を含むものである。垂直磁化膜である磁化参照層９には、例えば、不規則合金、規則合金、人工格子等が用いられる。不規則合金では、CoとCr、Ta、Nb、V、W、Hf、Ti、Zr、Pt、Pd、Fe又はNi等の元素と合金を形成したものが用いられ、例えばCoCr合金、CoPt合金が用いられる。規則合金では、Fe、Co又はNiとPt又はPdとの合金が用いられ、例えばFePt、FePd、CoPtが挙げられる。人工格子では、Fe、Co若しくはNi元素とCr、Pt、Pd、Ir、Rh、Ru、Os、Re若しくはAuの元素又はそれらの合金が積層されたものが用いられ、例えばCo/Pd、Co/Pt、Co/Ruが用いられる。他にも、Tb、Dy、Gdなどの遷移金属を含む合金材料、TbFe、TbCo、DyTbFeCo、TbCoFe等も用いることができる。磁化参照層９の膜厚は、例えば60Å程度である。
【００１８】
磁化参照層９上には、磁化調整層１０が設けられる。磁化調整層１０は、磁化参照層９からの漏れ磁場を調整し、磁気記憶層３への磁気的影響を抑え、また磁化参照層９の磁化を所定の一方向に固定するために設けられる反強磁性膜である。磁化調整層１０には、例えば、Fe、Ni、Pt、Pd、Ru、Os、IrとMnの合金であるFeMn、NiMn、PtMn、PdMn、PtPdMn、RuMn、OsMn、IrMn、CrPtMn等が用いられる。磁化調整層１０の膜厚は、例えば80Å程度である。
【００１９】
磁化調整層１０上には、上部電極１１が設けられる。上部電極１１には、例えばRu又はTaからなる膜が用いられる。上部電極１１の膜厚は、例えば50Å程度である。
【００２０】
なお、上記磁気抵抗効果素子１のように、下部電極２、磁化記憶層３、第１の金属層４、第１の界面磁性層５、非磁性層６、第２の界面磁性層７、第２の金属層８、磁化参照層９、磁化調整層１０、上部電極１１を順に積層した構造では、磁化記憶層３の磁化を精密に制御できるが、図２に示すように、下部電極２、磁化調整層１０、磁化参照層９、第２の金属層８、第１の界面磁性層５、非磁性層６、第２の界面磁性層７、第１の金属層４、磁化記憶層３、上部電極１１の順に積層した構造でもよい。
【００２１】
次に、第１の実施形態に係る磁気ランダムアクセスメモリの製造方法について以下図３を用いて説明する。
【００２２】
図３（ａ）のように、半導体基板１２に素子分離溝が形成され、素子分離絶縁膜１３、例えばシリコン酸化膜がこの素子分離溝部に埋め込まれ、ＳＴＩ（Shallow Trench Isolation）構造が形成される。その後、ゲート絶縁膜１４およびゲート電極１５が形成される。その後、イオン注入によりソース領域１６ａおよびドレイン領域１６ｂが形成され、選択トランジスタを形成する。
【００２３】
次に、図３（ｂ）のように、第１の絶縁膜１７として、例えばシリコン酸化膜をプラズマＣＶＤ（Chemical Vapor Deposition）により形成し、ソース領域１６ａが露出するようにリソグラフィ法およびＲＩＥ（Reactive Ion Etching）にて開口部を形成する。
【００２４】
次に、スパッタ法又はＣＶＤ法により、この開口部内にフォーミングガスの雰囲気下において第１のコンタクトプラグ１８を形成するためＷ膜をCVDにより成膜する。さらに、このＷ膜をＣＭＰ（Chemical Mechanical Polishing）により平坦化する。これにより第１の絶縁膜１７内にソース領域１６ａに連通する第１のコンタクトプラグ１８を形成する。ゲート電極１５はワードラインに接続される。また、ソース領域１６ａはビットラインに接続され、ドレイン領域１６ｂは、磁気抵抗効果素子１に接続される引き出し線と接続される。
【００２５】
次に、第１の絶縁膜１７および第１のコンタクトプラグ１８上にＣＶＤ法によりＣＶＤ窒化膜１９を形成する。その後、ドレイン領域１６ｂに連通するコンタクトホールを形成し、第２のコンタクトプラグ２０を形成するためＷ膜を成膜する。さらに、ＣＭＰにより平坦化することにより、第２のコンタクトプラグ２０を形成する。
【００２６】
次に、磁気抵抗効果素子１を形成する。以下、図４を用いて具体的に磁気抵抗効果素子１の形成について説明する。第２のコンタクトプラグ２０上部に下部電極２として膜厚が50ÅのIr層を形成する。下部電極２には、他にもPt、Ru、Cuが用いられる。
【００２７】
次に、下部電極２上に磁化記憶層３として膜厚が10ÅのCoPd層を形成する。その後、磁化記憶層３上に第１の拡散防止層３１として膜厚が5ÅのTi層を形成し、第１の拡散防止層３１上に、第１の界面磁性層５として膜厚が10Åのアモルファス状のCoFeB層を形成する。第１の拡散防止層３１には、他にもTa、V、Y、Zr、Ybから選ばれる原子が用いられる。
【００２８】
次に、第１の界面磁性層５上に非磁性層６として膜厚が10Åのアモルファス状のMgOからなるトンネル膜を形成し、非磁性層６上に第２の界面磁性層７として膜厚が10Åのアモルファス状のCoFeB層を形成する。
【００２９】
次に、第２の界面磁性層７上に第２の拡散防止層３２として膜厚が5ÅのTi層を形成し、第２の拡散防止層３２上に磁化参照層９として膜厚が60ÅのFePd層を形成する。第２の拡散防止層３２には、他にもTa、V、Y、Zr、Ybから選ばれる原子を含むものである。
【００３０】
次に、磁化参照層９上に磁化調整層１０として膜厚が80ÅのPtMn層を形成し、磁化調整層１０上に上部電極１１として膜厚が50ÅのRu層を形成する。上部電極１１には、他にもTa等が用いられる。
【００３１】
以上の製造過程により磁気抵抗効果素子１が形成する。なお、磁気抵抗効果素子１の積層順は、上記に限らず、下部電極２、磁化調整層１０、磁化参照層９、第１の拡散防止層３１、第１の界面磁性層５、非磁性層６、第２の界面磁性層７、第２の拡散防止層３２、磁化記憶層３、上部電極１１の順に積層してもよい。
【００３２】
なお、上部電極１１は、磁化調整層１０を形成せず、磁化参照層９直上に形成してもよい。以上において、下部電極２、磁化記憶層３、第１の拡散防止層３１、第１の界面磁性層５、非磁性層６、第２の界面磁性層７、第２の拡散防止層３２、磁化参照層９、磁化調整層１０、上部電極１１は、例えばスパッタ法を用いて形成される。
【００３３】
次に、真空中において300〜350℃で１時間程度アニールを行う。これにより、非磁性層６として用いられるMgOが結晶化し、アニールによって第１の界面磁性層５および第２の界面磁性層７として用いられるアモルファス状のCoFeBが結晶であるCoFeとなる。なお、このアニールは窒素雰囲気下において行ってもよい。また、ＲＴＡ（Rapid Thermal Annealiing）により、真空中において400℃で10〜30秒程度ランプアニールを行ってもよい。このアニールの際、磁気抵抗効果素子１に熱が加わり、磁化記憶層３および磁化参照層９から第１の金属原子および第２の金属原子、例えばPd原子が、例えばTi層からなる第１の拡散防止層３１および第２の拡散防止層３２へそれぞれ拡散する。これにより、第１の拡散防止層３１は、例えばTiとPdとの合金を含む第１の金属層４となり、第２の拡散防止層３２は、例えばTiとPdとの合金を含む第２の金属層８となる。
【００３４】
なお、第１の金属層４および第２の金属層８も第１の拡散防止層３１および第２の拡散防止層３２と同様に、その後の熱処理において磁化記憶層３および磁化参照層９を構成する原子の非磁性層６への拡散を抑制することができる。
【００３５】
以上により形成した磁気抵抗効果素子１の構造に対して、第２のコンタクトプラグ２０上の磁気抵抗効果素子１を残すようにSiOx、SiNなどのハードマスクを形成し、リソグラフィ法およびＩＢＥ（Ion Beam Etching）又はＲＩＥにより上部電極１１、磁化調整層１０、磁化参照層９、第２の拡散防止層３２、第２の界面磁性層７、非磁性層６、第１の界面磁性層５、第１の拡散防止層３１、磁化記憶層３、下部電極２をエッチングにより加工する。この際に、非磁性層６として用いられる、例えばMgO膜が薄い場合、磁気抵抗効果素子１には貴金属などが用いられているため、エッチングによる側面への残渣が付着し、磁気抵抗効果素子１にリーク電流が生じるおそれがある。そのため、非磁性層６の部分についてはテーパー角を制御する必要がある。このテーパー角は８０度以上が望ましく、特に８５度以上が望ましい。
【００３６】
次に、酸素又は水素の拡散の防止層（図示なし）をＡＬＤ（Atomic Layer Deposition）、ＣＶＤ又はＰＶＤ（Physical Vapor Deposition）の方法により形成する。この防止膜には、例えばSiN、AlOx等が用いられる。
【００３７】
次に、図３（ｃ）のように、ＣＶＤ法によりＣＶＤ窒化膜１９上に磁気抵抗効果素子１を覆うように、第２の絶縁膜２１として、例えばシリコン酸化膜を形成する。
【００３８】
次に、磁気抵抗効果素子１の上部電極１１に接続する第３のコンタクトプラグ２２および第２のコンタクトプラグ１８に接続する第４のコンタクトプラグ２３を形成する。これは、第２の絶縁膜２１をリソグラフィ法およびＲＩＥにより加工し、コンタクトホールを形成した後に、Alを埋め込み、ＣＭＰ処理することにより形成する。
【００３９】
次に、第２の絶縁膜２１、第３のコンタクトプラグ２２および第４のコンタクトプラグ２３上に第１の酸化膜２４を形成する。その後、リソグラフィ法およびＲＩＥを用いて、第１の酸化膜２４を、第３のコンタクトプラグ２２および第４のコンタクトプラグ２３が露出するように加工し、第１の配線２５、２６を形成するための溝を形成する。その後、この溝にAlを埋め込み、ＣＭＰ処理をすることにより、第１の配線２５、２６を形成する。
【００４０】
次に、図３（ｄ）のように、第１の酸化膜２４および第１の配線２５、２６上に第３の絶縁膜２７を形成する。さらに、リソグラフィ法およびＲＩＥにより第３の絶縁膜２７を第１の配線２５が露出するように加工し、ビアホールを形成する。その後、このビアホールにAlを埋め込み、ＣＭＰ処理することによってビアプラグ２８を形成する。
【００４１】
次に、第３の絶縁膜２７およびビアプラグ２８上に第２の酸化膜２９を形成する。その後、リソグラフィ法およびＲＩＥによって第２の酸化膜２９をビアプラグ２８が露出するように加工し、溝を形成する。さらに、この溝にAlを埋め込みＣＭＰ処理をすることによって第２の配線３０を形成する。
【００４２】
なお、ダマシンプロセスを用いてCu配線を施してもよい。この場合はSiN、Ta、TaN、Ru、Cuなどのバリア膜、シード層を形成し、Cuめっきによる埋め込みプロセスにより配線する。以上により、磁気ランダムアクセスメモリを形成する。
【００４３】
以上の磁気抵抗効果素子１の構造において、第１の金属層４および第２の金属層８を設けない場合および設けた場合のそれぞれにおいて、350℃において30分間の熱処理を行い、試料振動型磁力計（VSM：Vibrating Sample Magnetometer）によって磁気抵抗効果素子１に垂直な方向に磁場を印加し、磁化特性の測定を行なった。図５（ａ）、（ｂ）のグラフの横軸は磁気抵抗効果素子に印加される外部磁場の強さを、縦軸は磁気抵抗効果素子における磁化の強さを示す。第１の金属層４および第２の金属層８を設けない場合においては、図５（ａ）のように磁化記憶層３における磁化を反転するのに必要な磁場の大きさがばらついており、磁化特性が劣化している。一方、本実施形態における第１の金属層４および第２の金属層８を設けた構造においては、図５（ｂ）のように磁化記憶層３における磁化を反転するのに必要な磁場の大きさが定まっており、磁化特性の顕著な劣化は見られていない。これは、第１の拡散防止層３１および第２の拡散防止層３２が、磁化記憶層３および磁化参照層９から非磁性層６へのPd原子の拡散を抑制しているためである。この際、磁化記憶層３および磁化参照層９から拡散する第１の金属原子および第２の金属原子であるPd原子と、第１の拡散防止層３１および第２の拡散防止層３２を構成するTi原子とがそれぞれ合金を形成する。これにより、本実施形態に係る構造における電気特性評価では、RA値10Ωcm2、磁気抵抗（MR:Magneto Resistive）比100%以上という結果が得られる。
【００４４】
以上のように、本発明の第１の実施形態によれば、熱処理により磁化記憶層３および磁化参照層９から拡散する第１の金属原子および第２の金属原子と、第１の拡散防止層３１および第２の拡散防止層３２に含まれる原子とがそれぞれ合金化し、それぞれ第１の金属層４および第２の金属層８を形成する。これにより、磁化記憶層３および磁化参照層９からの拡散原子が非磁性層６に拡散せず、熱処理後においても安定して動作が可能な磁気抵抗効果素子１を得ることができる。
【００４５】
なお、上述した第１の実施形態において、第１の金属層４および第２の金属層８を設けることを前提に説明したが、第１の金属層４および第２の金属層８の一方を設けなくてもよい。この場合、磁気ランダムアクセスメモリの製造工程を少なくすることで、製造コストを抑えることができる。
【００４６】
なお、本発明は、上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００４７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００４８】
１…磁気抵抗効果素子
２…下部電極
３…磁化記憶層
４…第１の金属層
５…第１の界面磁性層
６…非磁性層
７…第２の界面磁性層
８…第２の金属層
９…磁化参照層
１０…磁化調整層
１１…上部電極
１２…半導体基板
１３…素子分離絶縁膜
１４…ゲート絶縁膜
１５…ゲート電極
１６ａ…ソース領域
１６ｂ…ドレイン領域
１７…第１の絶縁膜
１８…第１のコンタクトプラグ
１９…ＣＶＤ窒化膜
２０…第２のコンタクトプラグ
２１…第２の絶縁膜
２２…第３のコンタクトプラグ
２３…第４のコンタクトプラグ
２４…第１の酸化膜
２５…第１の配線
２６…第１の配線
２７…第３の絶縁膜
２８…ビアプラグ
２９…第２の酸化膜
３０…第２の配線
３１…第１の拡散防止層
３２…第２の拡散防止層
【特許請求の範囲】
【請求項１】
第１の金属原子を含む磁化記憶層と、
前記磁化記憶層上に設けられ、前記第１の金属原子を含む第１の金属層と、
前記第１の金属層上に設けられた第１の界面磁性層と、
前記第１の界面磁性層上に設けられた非磁性層と、
前記非磁性層上に設けられた第２の界面磁性層と、
前記第２の界面磁性層上に設けられ、第２の金属原子を含む第２の金属層と、
前記第２の金属層上に設けられた前記第２の金属原子を含む磁化参照層と、
を有する磁気抵抗効果素子を備えた磁気ランダムアクセスメモリ。
【請求項２】
第２の金属原子を含む磁化参照層と、
前記磁化参照層上に設けられ、前記第２の金属原子を含む第２の金属層と、
前記第２の金属層上に設けられた第１の界面磁性層と、
前記第１の界面磁性層上に設けられた非磁性層と、
前記非磁性層上に設けられた第２の界面磁性層と、
前記第２の界面磁性層上に設けられ、第１の金属原子を含む第１の金属層と、
前記第１の金属層上に設けられた前記第１の金属原子を含む磁化記憶層と、
を有する磁気抵抗効果素子を備えた磁気ランダムアクセスメモリ。
【請求項３】
前記磁化参照層の前記第２の金属層とは反対の側に設けられた磁化調整層を有する請求項１又は請求項２に記載の磁気ランダムアクセスメモリ。
【請求項４】
前記第１の金属層および前記第２の金属層はTa、Ti、V、Y、Zr又はYbから選ばれる元素を含む請求項１乃至請求項３の何れか１項に記載の磁気ランダムアクセスメモリ。
【請求項５】
磁化記憶層を形成するステップと、
前記磁化参照層上に第１の拡散防止層を形成するステップと、
前記第１の拡散防止層上に第１の界面磁性層を形成するステップと、
前記第１の界面磁性層上に非磁性層を形成するステップと、
前記非磁性層上に第２の界面磁性層を形成するステップと、
前記第２の界面磁性層上に第２の拡散防止層を形成するステップと、
前記第２の拡散防止層上に磁化参照層を形成するステップと、
熱処理により、前記磁化記憶層から拡散する第１の金属原子と前記第１の拡散防止層を構成する原子とが合金を形成し、かつ前記磁化参照層から拡散する第２の金属原子と前記第２の拡散防止層を構成する原子とが合金を形成するステップと、
を有する磁気抵抗効果素子を備えた磁気ランダムアクセスメモリの製造方法。
【請求項１】
第１の金属原子を含む磁化記憶層と、
前記磁化記憶層上に設けられ、前記第１の金属原子を含む第１の金属層と、
前記第１の金属層上に設けられた第１の界面磁性層と、
前記第１の界面磁性層上に設けられた非磁性層と、
前記非磁性層上に設けられた第２の界面磁性層と、
前記第２の界面磁性層上に設けられ、第２の金属原子を含む第２の金属層と、
前記第２の金属層上に設けられた前記第２の金属原子を含む磁化参照層と、
を有する磁気抵抗効果素子を備えた磁気ランダムアクセスメモリ。
【請求項２】
第２の金属原子を含む磁化参照層と、
前記磁化参照層上に設けられ、前記第２の金属原子を含む第２の金属層と、
前記第２の金属層上に設けられた第１の界面磁性層と、
前記第１の界面磁性層上に設けられた非磁性層と、
前記非磁性層上に設けられた第２の界面磁性層と、
前記第２の界面磁性層上に設けられ、第１の金属原子を含む第１の金属層と、
前記第１の金属層上に設けられた前記第１の金属原子を含む磁化記憶層と、
を有する磁気抵抗効果素子を備えた磁気ランダムアクセスメモリ。
【請求項３】
前記磁化参照層の前記第２の金属層とは反対の側に設けられた磁化調整層を有する請求項１又は請求項２に記載の磁気ランダムアクセスメモリ。
【請求項４】
前記第１の金属層および前記第２の金属層はTa、Ti、V、Y、Zr又はYbから選ばれる元素を含む請求項１乃至請求項３の何れか１項に記載の磁気ランダムアクセスメモリ。
【請求項５】
磁化記憶層を形成するステップと、
前記磁化参照層上に第１の拡散防止層を形成するステップと、
前記第１の拡散防止層上に第１の界面磁性層を形成するステップと、
前記第１の界面磁性層上に非磁性層を形成するステップと、
前記非磁性層上に第２の界面磁性層を形成するステップと、
前記第２の界面磁性層上に第２の拡散防止層を形成するステップと、
前記第２の拡散防止層上に磁化参照層を形成するステップと、
熱処理により、前記磁化記憶層から拡散する第１の金属原子と前記第１の拡散防止層を構成する原子とが合金を形成し、かつ前記磁化参照層から拡散する第２の金属原子と前記第２の拡散防止層を構成する原子とが合金を形成するステップと、
を有する磁気抵抗効果素子を備えた磁気ランダムアクセスメモリの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−９９７４１（Ｐ２０１２−９９７４１Ａ）
【公開日】平成２４年５月２４日（２０１２．５．２４）
【国際特許分類】
【出願番号】特願２０１０−２４７８７１（Ｐ２０１０−２４７８７１）
【出願日】平成２２年１１月４日（２０１０．１１．４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年５月２４日（２０１２．５．２４）
【国際特許分類】
【出願日】平成２２年１１月４日（２０１０．１１．４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]