【課題】ＭＴＪ素子内における層間の短絡を抑制し、かつ、ＭＴＪ素子を構成する磁性層の劣化を抑制した半導体記憶装置およびその製造方法を提供する。
【解決手段】本実施形態による半導体記憶装置は半導体基板を備える。磁気トンネル接合素子は、２つの磁性層と該２つの磁性層間に設けられたトンネル絶縁膜とを含み、半導体基板の上方に設けられている。側壁膜は、磁気トンネル接合素子の側面の上部に設けられている。フェンス層は、導電性材料を含み、側壁膜の側面および磁気トンネル接合素子の側面の下部に設けられている。保護膜は、絶縁体からなりフェンス層の側面に設けられている。フェンス層の上面および保護膜の上面は、側壁膜の上面よりも低く、かつ、トンネル絶縁膜よりも高い位置にある。 （もっと読む）

【課題】ＭＴＪ素子内における層間の短絡を抑制し、かつ、ＭＴＪ素子を構成する磁性層の劣化を抑制した半導体記憶装置およびその製造方法を提供する。
【解決手段】本実施形態による半導体記憶装置は、半導体基板を備える。磁気トンネル接合素子は、２つの磁性層と該２つの磁性層間に設けられたトンネル絶縁膜とを含み、半導体基板の上方に設けられている。側壁膜は、磁気トンネル接合素子の側面の上部に設けられている。フェンス層は、導電性材料を含み、側壁膜の側面および磁気トンネル接合素子の側面の下部に設けられている。フェンス層の頂点は、側壁膜の頂点よりも低く、かつ、トンネル絶縁膜よりも高い位置にある。 （もっと読む）

【課題】耐食性スペーサ層を備え、より高い信号雑音比を有するＣＰＰ−ＧＭＲセンサを提供する。
【解決手段】膜面垂直通電（ＣＰＰ）型巨大磁気抵抗効果（ＧＭＲ）センサのスペーサ層を形成する材料の電気抵抗と耐食性を増大させるための方法と装置。スペーサ層および、それゆえＣＰＰ−ＧＭＲセンサの抵抗を大きくすることにより、より大きな電圧をセンサにかけることができ、信号対雑音比をより高くすることができる。スペーサ層の耐食性を高めることにより、製造中にスペーサ層を腐食性材料に曝す影響が最小限となる。たとえば、スズを銀に添加して金属合金スペーサ層を形成すれば、このスペーサ層の耐食性とＣＰＰ−ＧＭＲセンサの電気抵抗は、銀のみからなるスペーサ層の場合より増大する。Ａｇ−Ｓｎ合金により、より大きな電流がセンサを流れ、これによって信号対雑音比が増大する。 （もっと読む）

【課題】水分透過量が小さいＳｉ系絶縁膜が回路表面に形成されており、Ｓｉ系絶縁膜の密着性及び耐クラック性に優れた薄膜磁気センサ及びその製造方法を提供すること。
【解決手段】以下の工程を備えた薄膜磁気センサの製造方法及びこの方法により得られる薄膜磁気センサ。（１）基板表面に薄膜ヨーク、ＧＭＲ膜、電極及び配線を備えた素子部を形成する素子部形成工程。（２）少なくとも電極の表面の全部又は一部を含む領域（薄膜ヨーク、ＧＭＲ膜及び配線の表面を除く）にフォトレジスト膜を形成するフォトレジスト膜形成工程。（３）基板の表面にＡｌ₂Ｏ₃膜を形成するＡｌ₂Ｏ₃膜形成工程。（４）Ａｌ₂Ｏ₃膜の表面に、Ｃａｔ−ＣＶＤ法を用いてＳｉ系絶縁膜を形成するＳｉ系絶縁膜形成工程。（５）フォトレジスト膜、並びに、フォトレジスト膜の上に形成された余分なＡｌ₂Ｏ₃膜及びＳｉ系絶縁膜を除去する除去工程。 （もっと読む）

【課題】アセンブリ段階において外部磁場から磁気メモリチップを保護する。
【解決手段】主面に磁気メモリ素子および複数のワイヤボンドパッドが形成された磁気メモリチップを準備する。シリコンより高透磁率を有する第１の磁気シールド板を磁気メモリチップの主面に搭載する。磁気メモリチップをリードフレームのダイパッド上に搭載しダイアタッチフィルムにより接着する。磁気メモリチップのワイヤボンドパッドとリードフレームのリードとをワイヤで電気的に接続する。磁気メモリチップ、磁気シールド板、ワイヤ及びリードの一部を樹脂により封止する。複数の磁気メモリチップを有するシリコンウェハを準備し、シリコンウェハの裏面を研削することによりシリコンウェハを所定の厚さまで薄くしてダイアタッチフィルムを張り付けた後にシリコンウェハをダイシングして各々がダイアタッチフィルムをその裏面に有する複数の磁気メモリチップを形成する。 （もっと読む）

【課題】外部放射線に対し耐性を有し、誤動作なく安定した動作する信頼性の高い記憶素子の提供。
【解決手段】記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有する。そして記憶層、中間層、磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して記憶層の磁化を反転させることにより情報の記憶を行うとともに、記憶層は、Ｂを含有する強磁性層を含み、Ｂにふくまれる１０Ｂの同位体比率が、自然界における１９．９％よりも低くなっている。 （もっと読む）

【課題】エッチングに用いられるハロゲン系成分による素子の腐食を防止することが可能な磁気抵抗素子の製造装置及び製造方法を提供すること
【解決手段】本発明の磁気抵抗素子１０の製造方法は、基板上に強磁性材料からなる第１の強磁性層１３を形成する。酸化マグネシウムからなる絶縁層１４は、第１の強磁性層１３上に形成される。Ｆｅ及びＣｏの少なくとも一方を含有する第２の強磁性層１５は、絶縁層１４上に形成される。ハロゲン系元素を含むプラズマによるエッチングは、基板１１上に第１の強磁性層１３、絶縁層１４及び第２の強磁性層１５が積層された積層体に対して施される。積層体は、Ｈ_２Ｏを含むプラズマであるＨ_２Ｏプラズマに曝露される。 （もっと読む）

【課題】ＭＴＪ素子が微細化されても、製造工程においてＭＴＪ素子が劣化され難い構成を有する半導体記憶装置を提供する。
【解決手段】本実施形態による半導体記憶装置は、半導体基板を備える。選択トランジスタが半導体基板上に形成されている。下部電極が選択トランジスタの一方の拡散層に電気的に接続されている。磁気トンネル接合素子が下部電極上に設けられている。第１の保護膜が磁気トンネル接合素子の側面に設けられている。上部電極が磁気トンネル接合素子および第１の保護膜上に設けられている。第２の保護膜が上部電極、第１の保護膜および下部電極の側面に設けられている。 （もっと読む）

【課題】外部からの磁場を遮蔽する磁気シールド効果が高い半導体装置を提供する。
【解決手段】半導体基板ＳＵＢの主表面上に形成されたスイッチング素子ＴＲを覆うように形成された層間絶縁膜ＩＩＩ１と、平板状の引出配線ＬＥＬと、引出配線ＬＥＬとスイッチング素子ＴＲとを接続する接続配線ＩＣＬと、磁化の向きが可変とされた磁化自由層ＭＦＬを含み、引出配線ＬＥＬ上に形成された磁気抵抗素子ＴＭＲとを備える。磁化自由層ＭＦＬの磁化状態を変化させることが可能な配線ＤＬと配線ＢＬとを備えている。磁気抵抗素子ＴＭＲが複数並んだメモリセル領域において、磁気抵抗素子ＴＭＲの上部に配置された第１の高透磁率膜ＣＬＡＤ２が、上記メモリセル領域から、メモリセル領域以外の領域である周辺領域にまで延在している。 （もっと読む）

【課題】磁気抵抗素子への不純物の侵入や応力の負荷を抑制し、低い駆動電力で高精度に作動する半導体装置およびその製造方法を提供する。
【解決手段】本発明の半導体装置は、主表面を有する半導体基板ＳＵＢと、半導体基板ＳＵＢの主表面上に位置する磁気抵抗素子ＭＲＤとを備えている。その他、保護層ＩＩＩと、配線ＢＬと、第１上部電極ＵＥＬ１と、第２上部電極ＵＥＬ２とを備えている。保護層ＩＩＩは、磁気抵抗素子ＭＲＤの側面を覆うように配置されている。配線ＢＬは、上記磁気抵抗素子ＭＲＤの上部に位置する。第１上部電極ＵＥＬ１は、上記磁気抵抗素子ＭＲＤ上に、平面視における大きさが磁気抵抗素子ＭＲＤと実質的に同じであるものが配置されている。第２上部電極ＵＥＬ２は、上記第１上部電極ＵＥＬ１上にて、上記第１上部電極ＵＥＬ１と電気的に接続されており、平面視における大きさが第１上部電極ＵＥＬ１より大きい。 （もっと読む）

【課題】外部環境の影響を受けにくく、充分な乱数精度が得られる乱数発生装置を提供する。
【解決手段】磁化の向きが反転可能な磁化自由層と、非磁性材料からなる中間層と、磁化自由層に対して中間層を介して配置され、磁化の向きが固定された磁化固定層とを含み、スピン注入電流により磁化自由層の磁化の向きが反転される磁気抵抗効果素子２０，２１を含み、スピン注入電流に関する特性が互いに異なる、複数個の磁気抵抗効果素子２０及び２１を含んだ乱数発生装置を構成する。 （もっと読む）

【課題】外部磁場やＥＭＳに対する耐性を十分に確保することができる磁気結合型アイソレータを提供すること。
【解決手段】本発明の磁気結合型アイソレータは、入力信号により外部磁界を発生させるためのコイル２と、コイル２と電気的に絶縁されるとともに磁気的結合が可能な位置であって、平面視においてコイル２と重なるように配置されており、前記外部磁界を検出して電気信号に変換するための磁気抵抗効果素子Ｒ１〜Ｒ４と、平面視においてコイル２及び磁気抵抗効果素子Ｒ１〜Ｒ４と重なるように配置された上部シールド膜４１と、磁気抵抗効果素子Ｒ１〜Ｒ４を囲繞するように配置されたミドルシールド膜４３と、を具備することを特徴とする。 （もっと読む）

【課題】外部磁場やＥＭＳに対する耐性を十分に確保することができる磁気結合型アイソレータを提供すること。
【解決手段】本発明の磁気結合型アイソレータは、入力信号により外部磁界を発生させるためのコイル２と、コイル２と電気的に絶縁されるとともに磁気的結合が可能な位置であって、平面視においてコイル２と重なるように配置されており、前記外部磁界を検出して電気信号に変換するための磁気抵抗効果素子Ｒ１〜Ｒ４と、平面視においてコイル２及び磁気抵抗効果素子Ｒ１〜Ｒ４と重なるように配置された上部シールド膜４１及び下部シールド膜４２と、磁気抵抗効果素子Ｒ１〜Ｒ４を囲繞するように配置されたミドルシールド膜４３と、を具備することを特徴とする。 （もっと読む）

【課題】磁性層及び非磁性層の特性が劣化するのを抑制する。
【解決手段】磁気抵抗素子は、磁化方向が固定された固定層１４と、磁化方向が可変である記録層１２と、固定層１４及び記録層１２に挟まれた非磁性層１３とを有する積層構造と、この積層構造の側面を覆い、かつ窒化シリコンからなる第１の保護膜１６と、第１の保護膜１６の側面を覆い、かつ窒化シリコンからなる第２の保護膜１７とを含む。第１の保護膜１６は、水素の含有量が４ａｔ％以下であり、第２の保護膜１７は、水素の含有量が６ａｔ％以上である。 （もっと読む）

【課題】ヒステリシス特性に優れた磁気センサ及びその製造方法を提供する。
【解決手段】ＧＭＲ素子とＣＶＤ酸化膜１１ｏとの間には、ＧＭＲ素子における少なくともフリー層ＦをＧＭＲバー１２ａ−２毎に覆う非磁性膜が形成されていることを特徴とする。 （もっと読む）

【課題】ヒステリシス特性に優れた磁気センサ及びその製造方法を提供する。
【解決手段】ＧＭＲ素子とＣＶＤ酸化膜１１ｏとの間には，ＧＭＲバー１２ａ−２の表面を覆うように、基板１１の全面に亘って非酸化性雰囲気で成膜したＰＶＤ絶縁膜１１ｒが形成されていることを特徴とする。 （もっと読む）

【課題】生産性が良好であって安価に製造し得る共に、磁気抵抗特性に優れ、且つ信頼性のある磁気抵抗センサ装置を提供する。
【解決手段】基板１００と、前記基板１００上に形成された信号処理回路５と、前記信号処理回路５を平坦化する平坦化膜６と、前記平坦化された信号処理回路上に形成された窒化ケイ素膜７と、前記窒化ケイ素膜７上に形成された磁気抵抗センサ素子９とを備えることを特徴とする磁気抵抗センサ装置とする。また、前記平坦化膜６は、ＳＯＧ膜であることが好ましい。 （もっと読む）

【課題】高いＭＲ比を実現するとともに、信頼性の向上した磁性薄膜を提供する。
【解決手段】磁性薄膜１５は、一対の磁性層７，９と、一対の磁性層７，９の間に挟まれた非磁性中間層８と、を有し、センス電流が一対の磁性層７，９、及び非磁性中間層８の膜面に対して直交方向に流れるようにされている。非磁性中間層８は、ＳｎＯ₂を含む第１の層８２と、第１の層８２を挟んで設けられ、Ｓｎよりも腐食電位の高い材料からなる一対の第２の層８１，８３と、を有している。 （もっと読む）

【課題】ＩｎＡｓ層等の活性層を直接ＧａＡｓ等の基板上に形成した構造の化合物半導体積層体であって、信頼性が高く、かつ、バルク単結晶に対して電子移動度の低下が小さい化合物半導体積層体を提供すること。
【解決手段】本発明に係る化合物半導体積層体は、ＧａＡｓ基板上にＩｎＡｓ層を０．３μｍ以上と厚く形成し、そのＩｎＡｓ層上にＩｎＡｓ層と基板に平行方向の格子定数が等しく、基板に垂直方向の格子定数差が３％以内の化合物半導体保護層を形成することを特徴とする。すなわち、ＧａＡｓ、ＩｎＰ、Ｓｉのバルク単結晶板、またはそれらの薄膜基板上に、直にＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０≦ｘ≦０．５、０≦ｙ≦１）を活性層として、０．３μｍ以上３μｍ以下の厚さで形成する。この活性層には、導電性の小さな半導体層を保護層として直に形成する。 （もっと読む）