【課題】ガロア体を用いてパリテイデータを生成する際に、高速にガロア体の積演算を実行する。
【解決手段】分割されたデータがロードされたレジスタの各データを上位桁方向にビットシフトし、ロードされたデータと固定値との論理積をとり、且つ論理積の結果と固定値とを比較して、桁上がりビットを有するデータを、データの最大値に置き換え、マスクを作成する。そして、マスクの最大値と補正値との論理積を演算し、演算結果とシフトされたデータとの排他的論理和（ＸＯＲ）を演算して、データをガロア体の元で積演算した結果を得る。又、ｎ台のデータストレージユニットの内、 (ｎ−１)／２より大きな最小の整数をｓとして、ｉ＝１〜ｓ＋１番目のデータストレージユニットのデータのガロア体の元として、α＾（ｉ−１）を、ｉ＝ｓ＋２〜ｎ番目のデータストレージユニットのデータのガロア体の元を、α＾（−ｉ＋ｓ＋１）を、重み付けとして、積演算を実行する。 （もっと読む）

【課題】低密度パリティ（ＬＤＰＣ）符号データに対するSum-Product復号について、チェックノードの計算量を低減させることにより、復号装置全体の計算量を低減させ、高速で且つ消費電力が小さい復号方法、装置及びプログラムを提供する。
【解決手段】検査行列Ｈ(n列m行)を有し、Gallagerの関数ｆ(x)を反復計算するSum-Product復号を用いる。検査行列Ｈにおけるm行毎の非零の変数ノード集合Ａ(m)の中で、最小の引数x_minと、その他の引数xとの距離distanceを算出する。次に、最小の引数x_minと、他の複数の引数xとの距離distanceに応じて、閾値ｄを決定する。距離distanceが閾値ｄ以下となる引数xのみを選択し、変数ノード集合Ａ(m)に対する部分集合Ｃ(m)を導出する。その後、変数ノード部分集合Ｃ(m)について関数ｆ(x)を反復して、チェックノード処理における対数外部値比αmnを更新する。 （もっと読む）

【課題】（１）任意のデータ数を入力とする演算に対応することができ処理効率の良い演算回路（アクセラレータ）の実現、（２）演算回路内に具備するデータレジスタ（処理用バッファ）のサイズを小さくしてコスト削減、の２つを実現できる技術を提供する。
【解決手段】演算回路１０３は、ディスクリプタ制御に従い、ＤＭＡ転送を用いて、任意数の入力データを演算して結果を出力するものであり、任意数の入力データを一度に演算せずに、複数に分割して演算処理する。演算回路１０３は、前記分割した演算毎の途中結果を、一旦外部記憶装置１０２に格納し、次の演算処理にて前記途中結果を読み込んで演算処理し、その繰り返しにより、最終結果を得る。演算回路１０３に具備するアドレスレジスタ１３０の数に対応した周期的な処理単位で演算を行う。 （もっと読む）

【課題】誤り訂正を行う再生装置において、媒体欠陥を早期に検出して、消失訂正を行う。
【解決手段】誤り訂正回路（２２８）を有する再生装置に、再生信号の移動平均値を演算して、この移動平均値を対象として、閾値Ｔｈでスライスして、欠陥を検出する媒体欠陥検出器（２３０）を設ける。単純なしきい値検出に対して、連続的な振幅低下を精度良く検出することができ、誤検出による誤り訂正能力の劣化を抑えることができる。又、誤り訂正復号の前段で検出できるため、早期に検出でき、誤り訂正時に、消失訂正を早期にできる。 （もっと読む）

【課題】 エラー検出機能の詳細な故障診断を行うことができるエラー検出装置を提供する。
【解決手段】 ＣＰＵ Ｉ／Ｆ１１００からメモリ１２００に送られるデータ列に対するエラー検出データを生成するパリティビット生成部１３０１と、
エラー検出データに基づいて、メモリ１２００から出力されるデータ列のエラーを検出するパリティチェック部１４０１と、データ列に対するエラー検出データとして、パリティビット生成部１３０１からのデータと、診断用のデータを送信するＣＰＵから送られてくるデータとを切り替えて出力する選択回路１３０２と、選択回路１３０２がＣＰＵから送られてくるデータを出力する状態にあるときに、選択回路１３０２から出力されたエラー検出データに基づいて、パリティビット生成部１３０１とパリティチェック部１４０１の少なくとも一方を含むエラー検出機能の故障診断を行うことを特徴としている。 （もっと読む）

【課題】本発明は、エラー処理方法及び情報処理装置に関し、ハーバードアーキテキチャを有するＣＰＵの命令バス又はデータバスで発生したバスエラーを適切に処理可能とすることを目的とする。
【解決手段】ＣＰＵのバスで発生したエラーを処理するエラー処理方法において、ＣＰＵの命令バス及びデータバスのうち少なくとも一方のバスで発生したバスエラーをバスエラー入力手段によりＣＰＵに入力し、バスエラーをＣＰＵ内のバスエラーカウンタでカウントし、バスエラーカウンタの値に基づいてＣＰＵに接続されたメモリ部の領域を指定するように構成する。 （もっと読む）

【課題】記憶容量を高い効率で利用すると共に、高い信頼性を有してデータを記憶することのできるデータ記憶装置を提供する。
【解決手段】１つのデータが２ビット以上の所定のビット数からなる複数のメインデータＤＴと、メインデータＤＴの誤りを訂正可能な１つ又は複数の誤り訂正データＥＣと、メインデータＤＴ及び誤り訂正データＥＣの少なくとも１つに誤りがあるか否かを検出可能である１つの行誤り検出データＨＤと、からなる１つの行データセット１０を複数行備える。行データセット２０を構成する１つのデータの複数行に亘る集合である１つの列データセット２０に対して、少なくとも１つのデータに誤りがあるか否を検出可能な１つの列誤り検出データＶＤを、各列データセット２０に備える。 （もっと読む）

【課題】メモリに書き込まれた新たなコンフィギュレーションデータの誤りを簡易な構成で検出する。
【解決手段】ＦＰＧＡ１１０の内部回路として構成されたチェック論理回路１１４は、ＣＰＵ１４０からフラッシュメモリ１３０に新たなコンフィギュレーションデータが書き込まれると、このデータを読み出し、チェックサムデータを算出する。フラッシュメモリ１３０には、新たなコンフィギュレーションデータとともに、予め算出されたチェックサムデータが記録されている。そのため、チェック論理回路１１４は、この予め記録されたチェックサムデータと、コンフィギュレーションデータの読み込みによって算出したチェックサムデータとを比較することにより、フラッシュメモリ１３０に対して、新たなコンフィギュレーションデータが正しく書き込まれているかを自立的に検出することができる。 （もっと読む）

【課題】低密度パリティ（ＬＰＤＦ）符号データに対するSum-Product復号について、チェックノードの計算量を低減させることにより、復号装置全体の計算量を低減させ、高速で且つ消費電力が小さい復号方法、装置及びプログラムを提供する。
【解決手段】検査行列Ｈ(n列m行)を有し、Gallagerの関数ｆ(x)を反復計算するSum-Product復号を用いる。検査行列Ｈにおけるm行毎の非零の変数ノード集合Ａ(m)の中で、最小の引数x_minを導出し、最小の引数x_minと、その他の引数xとの距離distanceを算出し、距離distanceが所定閾値ｄ以下となる引数xのみを選択し、変数ノード集合Ａ(m)に対する部分集合Ｃ(m)を導出する。その後、変数ノード部分集合Ｃ(m)について関数ｆ(x)を反復して、チェックノード処理における対数外部値比αmnを更新する。 （もっと読む）

【課題】 不揮発性半導体メモリへのデータ転送に要する時間を短縮できるメモリコントローラを提供する。
【解決手段】 メモリに転送すべきデータが入力されるバッファと、メモリに転送すべきデータから、所定データ長毎にＥＣＣパリティを生成するＥＣＣパリティ生成部と、生成したＥＣＣパリティを所定データ長毎に付加してメモリに送るメモリインターフェースと、を備え、ＥＣＣパリティ生成部は、メモリに転送すべきデータが所定データ長未満であるとき、所定データ長に満たない部分のデータを“０”とみなし、所定データ長未満のデータからＥＣＣパリティを生成する。 （もっと読む）

【課題】複数の符号化率に対応する低密度パリティ検査符号において、回路規模を縮小しつつ、かつ、パンクチャの適用による性能の劣化を抑えることの可能な，情報符号化装置、情報復号装置、情報符号化方法、および情報復号方法を提供する。
【解決手段】検査行列により定義される低密度パリティ検査符号を符号化する情報符号化装置１００において、パンクチャ開始位置を記憶するパンクチャ開始位置記憶部１７６と、パンクチャ終了位置を記憶するパンクチャ終了位置記憶部１７７と、所定の検査行列により定義される低密度パリティ検査符号の符号化をする符号化部１５５と、パンクチャ開始位置からパンクチャ終了位置の範囲の符号語データを削除する符号語データ削除部１５６とを備え、検査行列は、列方向に行重みと同数となるように複数の部分行列に分割すると、１つの部分行列の行重みが全て１となるものである。 （もっと読む）

【課題】プログラマブルデバイスの構成メモリにおけるエラーを検出する方法を提供すること。
【解決手段】プログラマブルデバイスの構成メモリにおけるエラーを検出する方法であって、該構成メモリから構成メモリデータを読み取ることと、該構成メモリデータにおいてエラーが発生したか否かを判断することと、エラーが発生したという判断に応答して、エラーである該構成データに対応する感度データを読み取ることと、該エラーを無視することができるか否かを判断するために該感度データを解析することと、該エラーを無視することができない場合、修復アクティビティを開始することと、該エラーを無視することができる場合、該修復アクティビティを開始しないことによって該エラーを無視することとを包含する、方法。 （もっと読む）

【課題】記憶された情報データの読み取りのための誤り訂正および誤り検出方法、およびそのための記憶装置
【解決手段】本発明は、記憶装置（Ｍ）からの記憶された情報データ（Ｄ（８：１））の読み取り（３−５）のための誤り訂正および／または誤り検出方法であって；情報データ（Ｄ（８：１））に加えてコードデータ（Ｃ（４：１））が記憶装置（Ｍ）から読み出され、読み出されたデータにおける誤りおよび／または誤り位置を決定するために情報データ（Ｄ（８：１））とコードデータとからシンドロームデータ（Ｓ（４：１））が形成され；多重誤りの検出のために、決定された誤り位置の場合、関連記憶位置に関連する情報データ（Ｄ（８：１））またはコードデータ（Ｃ（４：１））がすべて０か、すべて１かが検証される誤り訂正および／または誤り検出方法に関する。 （もっと読む）

【課題】ＥＣＣ機能を搭載しても回路規模が著しく増大しない半導体装置を提供する。
【解決手段】フラッシュメモリ内蔵マイコン１００Ａは、リードサイクル内のある時点で誤り検出信号ＥＤＳがＨレベルであるか、または前リードサイクルの誤り検出信号ＥＤＳがＨレベルだったのが現リードサイクルではＬレベルに変化した時のみ、センスアンプ活性化信号ＳＡＡに１ウェイトＷＴを挿入する。これにより、出力データ信号に誤りがあった場合にのみ、誤り訂正後の出力データ信号が確定するのを待ってから出力データ信号の取込みを行なうようにできる。 （もっと読む）

【課題】 誤り訂正符号化の対象となるデータとパリティデータとを高速に記憶装置に書き込むつつ、ハンドシェイクなしで、データとパリティデータとを整列すること。
【解決手段】 ＬＤＰＣ符号化部３０４は、本体データに対しタイミング調整を行って書込回路３３４に出力するタイミング調整回路３２６と、入力信号系列に対しＬＤＰＣ符号化を行ってパリティデータを生成して書込回路３３４に出力するパリティ生成回路３２８と、本体データとパリティデータを順次うけとって、ライトプリコン部３０５、ドライバ３０６などを介して、記憶装置に出力する書込回路３３４と、を含む。 （もっと読む）

少なくとも部分的に安全上重大なプロセスを制御または調節するマイクロプロセッサシステム（６０）であり、チップハウジングの中に組み込まれる２つの中央処理ユニット（１、２）と、第１および第２バスシステムと、第１バスシステム上の少なくとも１つの完全なメモリ（７）と、第１バスシステム上のメモリのデータに紐付けられる１つ以上のテストデータ記憶装置内のテストデータとを含むマイクロプロセッサシステム（６０）であって、テストデータ記憶装置は完全なメモリよりも小さく、バスシステムは、２つのバスシステム間におけるデータのデータ交換および／または比較を可能にする比較および／またはドライバ構成要素を含むマイクロプロセッサシステム（６０）。このマイクロプロセッサシステムにおいて、１つまたは複数のテストデータ記憶装置が第１バスシステム上に配置され、第２バスシステムは、第１バス上のメモリのデータのバックアップ用として用いられるテストデータ記憶装置またはメモリのいずれをも有さない。本発明は、さらに、上記のマイクロプロセッサシステムの自動車コントローラにおける使用にも関する。
（もっと読む）

【課題】書き換え可能メモリに書き込まれるデータおよびこのメモリから読み出されるデータにエラー訂正アルゴリズムを適用するデータ処理装置を開示する。
【解決手段】前記データ処理装置はハードウェアで実現されたコーディングユニットを備え、このコーディングユニットはコーディング動作を実行でき、このコーディングユニット動作において、コーディングユニットはメモリに書き込まれる第１データセットを受け取り、エラー訂正アルゴリズムに従ってそのデータを処理して第２データセットを生成し、第２データセットを出力してメモリに書き込む。前記データ処理装置はさらにソフトウェアで実現されたエラー訂正ユニットを備える。 （もっと読む）

【課題】
SPAを適用したLDPC復号装置において、チェックノードに入力されるメッセージ内における当該チェックノードからのメッセージの割合を少なくして復号特性を向上させる装置と方法の提供。
【解決手段】
入力されたLDPC符号から検査行列に対応した複数のチェックノード及び複数のビットノードの間でメッセージのやり取りをイタレーション毎に繰り返して復号する復号装置において、時間的に前と後の関係にある少なくとも２つのイタレーションのうち一のイタレーションにおけるクラスタのメッセージ計算の順番と、他のイタレーションにおけるクラスタのメッセージ計算の順番とを変える。 （もっと読む）

【課題】
メッセージ計算式を近似しメッセージ数を削減したSPAを適用したLDPC復号器の復号特性を向上させる装置と方法の提供。
【解決手段】
入力されたLDPC符号から、検査行列に対応した複数のチェックノード及び複数のビットノードの間でメッセージのやり取りを繰り返して復号し、前記ビットノードにおいて、前記ビットノードから前記チェックノードに入力されるメッセージのうち前記チェックノードから前記ビットノードに入力されたメッセージに重み付けを行い、前記チェックノードで過去に計算されたメッセージほど、該メッセージの影響が少なくなるようにする。 （もっと読む）

ビット・レベル・エラーの計数に基づくエラー緩和の選択的アクティブ化のための装置および方法の実施形態が開示される。ある実施形態では、装置は複数の状態素子、エラー・カウンタおよびアクティブ化論理を含む。エラー・カウンタは状態素子におけるビット・レベル・エラーの数を計数するものである。アクティブ化論理は、ビット・レベル・エラーの数がある閾値を超えたらエラー緩和を強化するものである。

（もっと読む）