【課題】同時メモリアクセスを利用したメッセージ伝達デコーディング装置及び方法が開示される。
【解決手段】それぞれの記憶場所は、複数のプロセスノードを含むデコーダのプロセスノードを連結するエッジのそれぞれに割り当てられる。コーディングされた入力信号はデコーダに適用して、デコーディングされた出力信号を生成する。この際、エッジ値はプロセスノード動作中に記憶場所のうち、複数の記憶場所は、同時にアクセスされるように、記憶場所から反復的に更新され、記憶場所に提供される。プロセスノードは、可変ノードとチェックノードとを含むことができ、エッジは可変ノードとチェックノードとを連結するエッジを含む。本発明は、方法、装置、及びコンピュータプログラム製品として具体化される。 （もっと読む）

【課題】ビット更新とパリティ更新とをパイプラインで処理できるようにする。
【解決手段】イレギュラーＬＤＰＣ符号復号器は、ビット処理ユニット10-1乃至10-M（M=p1m1）と、パリティ処理ユニット20-1乃至20-mと、コントローラ40とを含む。ユニット10-1〜10-Mは、p1×p1の第１の順列行列がm1×n1に配列された構造の第１のパリティ検査行列と、p2×p2の第２の順列行列をm2×n2に配列した構造の第２のパリティ検査行列とを並べて得られる連接行列を持つ構造のパリティ検査行列のそれぞれ第１乃至第Ｍ行に対応して設けられ、その行内の値が“１”の各列位置に対応するビット情報を順次更新する。ユニット20-1乃至20-mは、ユニット10-1乃至10-Mによるビット更新が第１のパリティ検査行列についてはp1個、第２のパリティ検査行列についてはp2個の列位置について終了する毎に、そのp1個あるいはp2個の列位置が属するp1あるいはp2列内の値が“１”の各行位置に対応するパリティ情報を更新する。 （もっと読む）

【課題】 Ｍｉｎ−Ｓｕｍ復号法でのメモリの容量を削減する。
【解決手段】 誤り訂正符号復号装置１の行処理回路１５には、絶対値計算部２１、最小値検索部２２、正負符号計算部２３、及び行処理出力符号化部２４が設けられている。行処理回路１５から行処理出力としての２種類の絶対値及び２ｂｉｔのコード情報が行処理出力メモリ１２に出力される。 （もっと読む）

データを記憶するためのキャッシュメモリにおけるエラーを認識する方法であって，その場合にキャッシュメモリに格納されているデータへのアクセスは，このデータに対応づけられたアドレスによって行われる，前記方法は，格納されているデータに対応づけられたアドレスについて，少なくとも１つの第１のシグネチャビットからなる少なくとも１つの第１のチェックシグネチャが発生されて，同様にキャッシュメモリに格納されることを，特徴としている。
（もっと読む）

【課題】内蔵メモリからの読み出し時にＥＣＣ機能を実現する場合に、高速にメモリからの読み出しが必要な命令コードの処理系での遅延時間の削減を図ったコンピュータ装置を得ること。
【解決手段】１６ビット長を持つ一般データおよび高速不要命令コードにはパリティ５ビットを付加し、１２ビット長を持つ高速要命令コードには「４＋パリティ３ビット」×３の形式で都合パリティ９ビットを付加して内蔵メモリ２に格納する。「１６＋パリティ５ビット」のビット列には、一般に用いられている従来型ＥＣＣ回路４を適用し、「４＋パリティ３ビット」×３のビット列には、誤り訂正と訂正後の処理であるデコードとを共用化し経由段数を減らした誤り訂正・デコーダ１４を適用する。これによって、高速要命令コードを遅延時間少なく内蔵メモリから読み出すことができる。 （もっと読む）

【課題】 低価格でありながら信頼性が高く、かつ、１６ビットの幅を持つメモリチップを使用しても信頼性が低下しないデータ処理装置及びそのメモリ訂正方法を提供する。
【解決手段】 データをメモリ１０に書き込むときや該データをメモリ１０から読み出すときに１つのワードデータ毎に１つのチェックコードを付加するデータ処理装置において、前記チェックコードとしてパリティデータを用い、メモリ１０にデータ３を書き込むときは該データ３のパリティデータをパリティ生成回路５で生成して該データ８にパリティデータ９付加しメモリ１０に書き込み、メモリ１０からデータを読み出すときは該データ１２と該データ１２に付随するパリティデータ１１とを読み出し該データ１２をパリティデータ１１でチェック１５し、誤りがある時はモディファイ回路１８でデータ訂正を行いホスト１に転送する。 （もっと読む）

本装置は、コマンドおよび関連するデータのためのソースを含む。エラーコード生成器は、結合されたコマンドおよび関連するデータのためのエラーコードを生成し、それがコマンドおよび関連するデータの間で分配される。その後、送信機が、コマンドおよび関連するデータを別々に送信する。
（もっと読む）

【課題】
限られた数のバイトに生じる多重のバイト内複数スポッティバイト誤りを制御することができる機能を備えた誤りバイト数を制限したバイト内複数スポッティバイト誤り訂正・検出装置を提供する。
【解決手段】
入力情報データを基に送信語を生成する符号化手段と、情報伝送路中で誤りが発生した送信語を受信語として入力して誤りを訂正または検出する復号手段とを備える誤りバイト数を制限したバイト内複数スポッティバイト誤り訂正・検出装置であって、符号化手段は、スポッティバイト誤り制御符号を表現するパリティ検査行列と、入力情報データとを基に生成した検査情報を入力情報データに付加することにより、送信語を生成し、復号手段は、パリティ検査行列を基に受信語のシンドロームを生成するシンドローム生成手段と、シンドローム生成手段により生成されたシンドロームを基に受信語の誤りを訂正または検出する誤り訂正手段とを備える。 （もっと読む）

本発明の方法および装置を用いて、同一のＬＤＰＣ符号を使用する互いに異なる装置を互いに異なる並行処理度を使用して実施できる通信システムを実施することができる。新種のＬＤＰＣ符号を使用することで、並行処理におけるそのような違いを可能にできる。因数分解置換器を本発明の様々な実施形態において使用することによって、エンコーダおよびデコーダにおける互いに異なる並行処理度のＬＤＰＣ装置を、本明細書において説明するクラスのＬＤＰＣ符号を使用して比較的容易に実施できる。因数分解置換器は、制御可能な多段階切り換え装置として実施されてもよく、当該装置は、メモリと、Ｚ要素ベクトルプロセッサとの間で渡されるＺ要素ベクトルに対して、無し、１つ、または複数の連続的な再順序付け動作を行い、各個々のベクトルの切り換えは、実施される符号のグラフ構造に従って制御される。
（もっと読む）

【課題】製品コードを復号するための復号装置と、これを用いる復号方法とが提供される。
【解決手段】復号装置は、消去フラグプロセッサと、デコーダと、信頼性フラグプロセッサとを備える。消去フラグプロセッサは、複数の信頼性フラグに従って、各消去フラグに対して特定値もしくは非特定値を設定する判定を行い、ここで各記号は信頼性フラグと、それに応じた消去フラグとをもち、各信頼性フラグは信頼性フラグ値をもつ。消去フラグに対して誤差記号を修正するため、このデコーダは消去フラグプロセッサに結合されており、修正された記号を出力する。消去フラグと修正された記号とに従って信頼性フラグの信頼性フラグ値を再設定するため、消去フラグプロセッサとデコーダとの両方に信頼性フラグプロセッサが結合される。 （もっと読む）

ユーザデータセグメントを、変調の制約及びパリティチェックの制約の双方を満たすように符号化する。各ユーザデータセグメントは複数のデータ語に分割され、通常制約付き符号及びパリティ関連制約付き符号によって別々に符号化される。結合された符号語に対するパリティチェックの制約は、通常制約付き符号語のシーケンスに、候補符号語集合から選ばれた特定のパリティ関連制約付き符号語を連結して行われる。符号は有限状態の制約付き符号であり、シャノン容量に近いレートを有するように設計される。符号は同じ有限状態機械（ＦＳＭ）に基づく。符号をそれぞれ、ＮＲＺＩ形式及びＮＲＩ形式で設計する。パリティチェックの制約は、所定の光記録システムの任意の誤りイベントを検出できる、組織的線形ブロック符号のパリティチェック多項式又はパリティチェック行列によって定義される。その結果、本システムの情報密度は向上する。
（もっと読む）

エラー補正を含むメモリ・サブシステム。メモリ・サブシステムは、メモリ・コントローラと、複数のメモリ・モジュールを含むシステム・メモリとを含む。システム・メモリは、メモリ相互接続によってメモリ・コントローラに結合することが可能である。複数のメモリ・モジュールのそれぞれは、回路板と、回路板に取り付けられた複数のメモリ・チップとを含む。メモリ・コントローラは、メモリ・モジュールの少なくとも２つにわたるデータ・セグメントの部分を記憶することが可能である。メモリ・コントローラは、データ・セグメントの部分のパリティをメモリ・モジュールの他の対応する位置にさらに記憶することが可能である。
（もっと読む）

【課題】 データビットのエラーの発生を、自身のビットのみで容易に簡単に検出すること。
【解決手段】 データビットを差動インタフェース形式で伝送した場合、受信側において、差動アンプを介して受信してこの差動アンプ出力３０を、２つの比較器３１，３２により、互いに異なる閾値Ｖ１，Ｖ２によりそれぞれ比較し、これら比較結果をＥＸＯＲ回路３３にてＥＸＯＲ演算して一致判定し、一致している場合は、エラー無し、不一致の場合には、エラー有りとして、エラー検出有無信号４２１を出力するよう構成する。これにより、１ビットのエラーの有無が、自身のビットのみにより判定可能となる。 （もっと読む）

本発明は、伝送及び記録システムにおいて、低密度パリティ検査符号を復号化するための復号化方法に関する。本方法はランニングミニマムループを有し、該ランニングミニマムループは、以下の反復するサブステップ：入力信頼度値の入力シーケンスから信頼度値を読み取るサブステップと、前記信頼度値を保存された値と比較するサブステップと、前記信頼度値が前記保存された値よりも小さい場合に、前記保存された値を前記信頼度値で上書きするサブステップとを有する。
（もっと読む）

【課題】 連接符号によって符号化されたデータを復号化するＦＥＣ（順方向誤り訂正）復号化処理において、消失を判定する方法と、デコーダを提供する。
【解決手段】 第１入力データを復号化することにより、第１出力データを生成する。第１出力データの少なくとも一部を含む、第２入力データを復号することにより、第２出力データを生成する。第１及び第２出力データを比較し、その比較結果に基づいて、比較結果集積パラメータを更新する。最後に、更新された比較結果集積パラメータに基づいて、消失を設定するか否かを判定する。
（もっと読む）

【目的】 複数個のセクタデータに誤り訂正用データを付加したブロックデータ内のセクタデータの書き換え時間を短縮する。
【構成】 光ディスクから複数個のセクタデータにＰＩデータ、ＰＯデータを付加したブロックデータを再生し、その再生したデータをメモリ３０に記憶し、その記憶したブロックデータの書き換え対象のセクタデータを書き換え、その書き換えたセクタデータに関係する誤り訂正用データであるＰＩデータ、ＰＯデータをパリティ生成回路３１で生成し、その生成したＰＩデータ、ＰＯデータを上記読み出したブロックデータに付加して光ディスクに記録する。 （もっと読む）

【課題】冗長符号化方式における符号化の組合せを早急に決定することを課題とする。
【解決手段】冗長符号化装置１は、各種のコンテンツからなる複数の符号化前データを受け入れ、複数のメッセージノードと複数のパリティノードとからなるノードの集合について符号化の組合せを生成し、その符号化の組合せに基づいてメッセージノードを符号化してパリティノードのデータを生成するものである。そして、符号化の組合せを生成する処理に際しては、予め保持する固定の平均多重数および外部から入力された符号化レート（ノード構成）に基づいて平均メッセージ度数を算出し、この平均メッセージ度数を用いて当該平均メッセージ度数に対応するように符号化の組合せを生成する。 （もっと読む）

【課題】 基板面積を削減し得る誤り訂正回路を提供する。
【解決手段】 誤り訂正回路部１４ｂでは、隣接するデータビットＤ0 〜Ｄn および検査ビットＰn,0 〜Ｐn-1,n に対し、誤り訂正回路３０が構成されている。これにより、メモリ回路部から読み出されたトリミングデータのうち、例えば、データビットＤ1 がデータ化けを起こしていても、「データビットＤ0 、検査ビットＰ0,1 およびデータビットＤ1 の排他的論理和の結果（Ｅ0,1 ）」および「データビットＤ1 、検査ビットＰ1,2 およびデータビットＤ2 の排他的論理和の結果（Ｅ1,2 ）」の論理積と、データビットＤ1 と、の排他的論理和をとるので、データビットＤ1 は反転、つまりデータビットの誤りを訂正しＤout1として出力することができる。したがって、誤り訂正回路部１４ｂの回路配線を簡素化できるとともに回路基板上の配線パターンの引き回しの錯綜を防止するので、基板面積を削減できる。 （もっと読む）

【課題】 ダウンロード中にモジュールのデータが壊れた場合に早くリカバリーを実施しエラーのないプログラムをすばやく実行することが可能なプログラムダウンロードシステムを提供する。
【解決手段】 プログラムを複数に分割したモジュールを送出する送出装置１と、モジュールを受信しそのモジュールの誤りの有無を検査し、誤りがある場合にはその誤り部位を特定する検査部５、受信したモジュールとそのモジュールの誤り部位の位置情報とを蓄積する蓄積部６、受信モジュールの誤り部位が前回の該当モジュールにおいて誤っていない場合、前回のモジュールに基づいて誤り部位を訂正した上で蓄積部６を更新する誤り訂正部７、全モジュールが蓄積部６に蓄積され且つその全モジュールに誤りが無い場合に全モジュールの変換を行う変換部８及びその変換によって実行形式とされたプログラムを実行する制御部１１を備えたテレビジョン受信機１２とを備える。 （もっと読む）

パリティ・チェック行列Ｈ（図２）に関して、異なる重みの列を交互に繰り返し配置する方法が提案される。この方法によって、短縮を行なうかどうかに拘らず良好に機能するＬＤＰＣコードが得られる。行列ＨはセクションＨ_１及びセクションＨ_２を含み、かつＨ_１が複数の異なる列重みを有し、更に少なくとも一つの重みの列が複数の部分行列の間で実質的に交互に繰り返し配置される構成の複数の部分行列を含む。
（もっと読む）