【課題】データ格納手段におけるページ再配置が、再配置の効果の大きいページについて、システムに最適となるように行えるようにする。
【解決手段】ミスヒットテーブル２６１の各行及び各列には、データベース１０内の全ページのうちの、例えばバッファミスヒットの頻度が高い上位一定数のページの各々が対応付けられる。ミスヒットテーブル更新部２６４はバッファミスヒット時に、ミスヒットテーブル２６１の、直前にバッファミスヒットしたページに対応する例えば行と、今回バッファミスヒットしたページに対応する例えば列とで決まる、当該テーブル２６１の配列要素の値をインクリメントする。ページ配置最適化部２７は、テーブル２６１内の各配列要素のうち、例えば閾値を超える配列要素の、行及び列にそれぞれ対応付けられたページのデータがデータベース１０内で連続するようにページを再配置する。 （もっと読む）

本発明は、マルチスレッド・オペレーティング・システムに基づくデータ処理システムに関する。このデータ処理システムは、複数のスレッドに基づいてデータを処理する少なくとも１つのプロセッサ（ＰＲＯＣ）と、前記少なくとも１つのプロセッサ（ＰＲＯＣ）と少なくとも１つのコントローラ・ユニット（ＣＵ）に接続された外部周辺装置（ＰＤ）との間の通信を制御する前記少なくとも１つのコントローラ・ユニット（ＣＵ）とを備える。前記少なくとも１つのコントローラ・ユニット（ＣＵ）は、前記少なくとも１つのコントローラ・ユニット（ＣＵ）に接続された前記周辺装置（ＰＤ）からのデータをバッファリングする少なくとも１つのバッファ・メモリ（ＢＭ）と、前記少なくとも１つのバッファ・メモリ（ＢＭ）を、それぞれが専用プリフェッチ・レジスタ（Ａｄｄｒ＿０−Ａｄｄｒ＿３）を有するＮ個のバンク（Ｃ０〜Ｃ３）にマッピングすることによって、前記少なくとも１つのバッファ・メモリ（ＢＭ）へのアクセスを管理する少なくとも１つのメモリ管理ユニット（ＭＭＵ）とを備える。前記複数のスレッド（Ｔ０〜Ｔ３）のうちの少なくとも１つが、前記Ｎ個のバンク（Ｃ０〜Ｃ３）のうちの１つと、その専用プリフェッチ・レジスタ（Ａｄｄｒ＿０〜Ａｄｄｒ＿３）とにマッピングされる。
（もっと読む）

【課題】分岐命令に関するデータエントリを貯蔵する分岐ターゲットバッファとその使用方法を提供する。
【解決手段】分岐ターゲットバッファは、分岐ターゲットバッファ内にあるワードラインと関連したワードラインゲーティング回路に応じてデータエントリに対するアクセスを条件的にイネーブルする。ワードラインゲーティング回路は、命令に関連した分岐ヒストリデータから誘導されたワードラインゲーティング値を貯蔵する。また、分岐予測ユニットと、分岐ターゲットバッファと結合されたプロセッサについて、分岐ターゲットバッファを動作するための方法と共に提供する。これにより、電力消費を減らし、分岐命令処理速度を高くし、全体的な複雑性を減らすプロセッサの実現と動作を可能にする。 （もっと読む）

ＣＰＵによってアクセス可能な内部メモリ（５）と外部メモリ（２５，２６）との間のデータ転送を高速化、高効率化するために、ＣＰＵによる特定の命令実行に応答してブロック転送制御部（１２）にブロック転送を起動可能にする。特定の命令はそのアドレス指定フィールドで指定されたアドレスが内部メモリにマッピングされたアドレスであるとき当該論理アドレスをデータブロック転送の転送元又は転送先の一方のアドレスとする命令である。内部メモリは仮想アドレス空間の一部に割り付けられ、他方のアドレスとされる外部メモリが割り付けられる物理アドレス空間との対応は、ＭＭＵオンの場合にはＴＬＢを用いて、ＭＭＵオフの場合には所定のレジスタにより行う。
（もっと読む）

命令コードおよびデータの両方を柔軟に圧縮することができる組込みシステム・アーキテクチャが開示される。
（もっと読む）