【課題】一実施例では、本発明は、複数のコアキャッシュ・クラスタを含むマルチコア・プロセッサの第１のスケーラビリティ・エージェントにおいてシステム相互接続インタフェースから要求データを受信し、要求側コアを含む第１のコアキャッシュ・クラスタの局所キャッシュの線に要求データを記憶し、線のタグ・アレイのベクトルにおけるクラスタ・フィールド及びコア・フィールドを更新する方法を含む。
【解決手段】他の実施例を本明細書及び特許請求の範囲で記載する。 （もっと読む）

本発明の一実施例によると、データを格納する方法は、前記データを複数の部分に分割し、前記複数の部分を複数のサーバノードの１以上のサーバノードに格納するステップを有する。本方法はさらに、前記データの複数の部分の１以上の部分を複数のキャッシュノードの１以上のキャッシュノードにキャッシュするステップを有する。本方法はさらに、データの各部分について、該データの部分がキャッシュされている前記キャッシュノードの識別を格納するステップを有する。
（もっと読む）

【課題】マルチプロセッサシステムに関し，キャッシュリプレース要求によってグローバルバスに負荷がかかることを防ぐことが可能となる技術を提供する。
【解決手段】ＣＰＵ１２０ａから発行されたリクエストは，ＣＰＵバス１３０ａ，ＣＰＵ発行リクエストキュー１１２ａを介し，ローカルアービタ１１３から出力される。キャッシュリプレース要求折り返し回路１４０は，折り返し判定回路１４１によって，出力されたリクエストがキャッシュリプレース要求か否かを判定する。キャッシュリプレース要求以外のリクエストは，ローカルバス３００ａに出力される。キャッシュリプレース要求は，セレクタ１４２に出力され，グローバルバス３０１に有効なリクエストがないタイミングで，リクエスト処理部１１４に送られる。 （もっと読む）

【課題】リード要求に対する処理性能を一層向上可能なマルチプロセッサ構成の情報処理装置を提供する。
【解決手段】システムコントローラは、キャッシュメモリに格納されるタグ情報のコピーを持つタグコピー部と、ライト要求を格納する複数のライトキューと、複数のライトキューに格納される複数のライト要求のアービトレーション結果が格納されるストアバッファとを備え、複数のプロセッサ装置のうち、一のプロセッサ装置によるリード要求が入力されるとき、キャッシュメモリに含まれるタグ情報とタグコピー部に含まれるタグ情報とが非同期である場合、一のプロセッサ装置と異なる他のプロセッサ装置により、リード要求に対応するアドレスに対するライト要求が入力されているかを複数のライトキューを検索し、複数のライトキューのいずれかに入力されていれば、リード要求に対応するアドレスに対するライト要求に含まれるデータを応答する。 （もっと読む）

【課題】 キャッシュコヒーレンシ操作やＴＬＢページ属性操作などの特定の論理ブロックに対する操作に際して命令コードの消費、無駄な電力消費、並びに上記操作の処理性能低下を抑制する。
【解決手段】 データプロセッサは、中央処理装置と前記中央処理装置に接続する複数の論理ブロック(１１０４)を有し、前記中央処理装置は所定の命令コード（ＣＢＰ）のデコード結果に基づいて所定の論理ブロックを制御対象とし、前記所定の論理ブロックは前記所定の命令コードのデコード結果と前記所定の命令コードに付随するアドレス情報の一部（ＴＡＧ［１４：１３］）によって当該論理ブロックの機能を選択する。所定の論理ブロックの操作に対して一対一対応で命令コードを割り当てることを要せず、パイプラインのメモリアクセスステージに至る前に早期に操作対象を判定できる。 （もっと読む）

【課題】 本発明では、マルチプロセッサ・マルチクラスタ・システムにおけるデータアクセスの効率を向上させるための方法および装置が提供される。
【解決手段】 マルチクラスタ・システムにおいて処理の数を削減するための機構が提供される。一例では、要求クラスタおよび遠隔クラスタに送信されるプローブ要求の数を制限するために、プローブフィルタ情報が用いられる。
（もっと読む）