【課題】スリープモード時の消費電力を低減する。
【解決手段】半導体記憶装置は、メモリセルアレイ１１の行を選択する複数のワード線と、複数のワード線に接続され、かつそれぞれがＣＭＯＳゲート１８Ｂを含む複数のワード線ドライバ１８と、固定電源端子とＣＭＯＳゲート１８Ｂの電源端子との間に接続され、かつスリープモード時に固定電源電圧を遮断する遮断スイッチ２１と、複数のワード線に接続され、かつスリープモード時に複数のワード線を接地端子に接続するスイッチ回路１７と、固定電源電圧を用いて可変電源電圧を生成し、かつスリープモード時に可変電源電圧を０Ｖに設定する電源制御回路１と、可変電源電圧が供給され、かつ複数のワード線ドライバ１８に接続され、かつアドレス信号に基づいてワード線を選択するロウデコーダ１９とを含む。 （もっと読む）

【課題】スタンバイ電流不良でありかつ動作正常のメモリセルを検出し、スタンバイ電流異常を救済する。
【解決手段】メモリ電源線（ＭＶＤＬａ，ＭＶＤＬｂ）を、スイッチゲート（２１５ａ，２１５ｂ）により、テスト動作時電源ノードから切離す。このメモリ電源線の電圧を、検出保持回路（１６ａ，１６ｂ）で検出し、所定値以下のときには対応のメモリ電源線を接地電圧レベルに駆動する。このメモリ電源線の電圧レベルをラッチ回路（２００ａ，２００ｂ）によりラッチし、ラッチ信号に従ってスイッチゲートを導通／非導通状態に設定する。これにより、スタンバイ電流不良でかつ動作正常のメモリセルを動作不良状態に設定する。 （もっと読む）

【課題】本発明の課題は、待機時にある電位に固定する必要がある回路を駆動する回路のリーク電流低減を実現する技術を提供することにある。
【解決手段】ゲート酸化膜厚の厚さが違うダブルゲート型トランジスタを用いて、そのトランジスタの酸化膜厚が薄いゲートはオフさせ、酸化膜厚が厚いゲートをオンさせることで電位が変化しないノードを駆動し、回路ブロックのリーク電流を低減する回路自体のリーク電流および回路ブロックのリーク電流を低減する。 （もっと読む）

本発明は、メモリ回路及び供給信号を各々がメモリセル（Ｃ_０，０〜Ｃ_ｙ，ｚ）の複数のグループ（３０−１〜３０−ｎ）の各々によってそれぞれ分担された少なくとも２つの仮想供給ライン（２４）の各々にそれぞれに選択的に切り換えるメモリ回路のデータ保持の制御方法に関する。選択的切換えは、メモリ回路を待機状態か実行状態かのいずれかに設定するために用いられる大域的動作制御信号（Ａ）及び専用グループをなすメモリセルに割り当てられた局所的データ保持指示信号（ＤＲ１〜ＤＲｎ）に基づいて制御される。それにより、メモリ回路のデータ保持部分を用途及びその状態に合わせることができ、待機モードにおけるリーク電力をデータ保持が実際に必要とされるメモリセルでのみ消散させる。
（もっと読む）