【課題】複数のスタティック型メモリモジュールを備えた半導体装置において、その動作マージンの向上を実現する。
【解決手段】例えば、書き込み動作時に書き込み対象のＳＲＡＭメモリセルＭＣに接続されたメモリセル電源ライン（例えばＡＲＶＤＤ［０］）の電圧レベルを制御する書き込み補助回路（例えばＷＡＳＴ１［０］）を備える。書き込み補助回路は、書き込み動作時に有効化される書き込み補助イネーブル信号ＷＴＥに応じてメモリセル電源ラインの電圧レベルを所定の電圧レベル（ＶＭ１）に低下させると共に、この際の低下速度を書き込み補助パルス信号ＷＰＴのパルス幅に応じて制御する。ＷＰＴのパルス幅は、行数が多い（メモリセル電源ラインの長さが長い）ほど広くなるように設定される。 （もっと読む）

【課題】低電源電圧でもＳＮＭと書き込みマージンを両立させたＳＲＡＭを備える。
【解決手段】ＳＲＡＭは、複数列に対応して設けられた複数のセル電源線、電源電圧を供給する電源線、及び前記複数のセル電源線にそれぞれ対応して設けられ、各々はその対応するメモリセル電源線と前記電源線との間を電気的に接続する複数の電源回路を含む。メモリセルの各々は、第１及び第２のＰチャネル型トランジスタと、第１ないし第４のＮチャネル型トランジスタと第１及び第２の記憶ノードとを有するＣＭＯＳラッチ回路で構成される。電源回路は、第１の状態時にはその接続するセル電源線に第１の電圧を供給し、第２の状態時にはその接続するセル電源線に前記第１の電圧よりも低い第２の電圧を供給する、 （もっと読む）

【課題】消費電流を低減させる。
【解決手段】半導体装置は、外部端子から供給された外部電源電圧より低い第１内部電圧を第１出力端子から出力する第１降圧回路、外部電源電圧より低い第２内部電圧を第２出力端子から出力する第１モードと第２出力端子から第１及び第２内部電圧より低い第３内部電圧を出力する第２モードとが切替えられる第２降圧回路、第１出力端子に接続され接地電圧が供給される第１ＳＲＡＭを含む第１内部回路、第２出力端子に接続され接地電圧が供給される第２ＳＲＡＭを含む第２内部回路とを備え、スタンバイ時に第２降圧回路は第２モードに制御され、第１内部回路の高位電源電圧として第１降圧回路から第１内部電圧が供給されて第１ＳＲＡＭの記憶内容は保持され、第２内部回路の高位電源電圧として第２降圧回路から第３内部電圧が供給されて第２ＳＲＡＭの記憶内容は消失される。 （もっと読む）

【課題】ロジックと揮発メモリが混載されたシステムＬＳＩのスタンバイ状態の消費電力を低減する。
【解決手段】システムＬＳＩ中のロジック回路と第１電源線の間に第１スイッチを設けるとともに、揮発メモリの少なくとも一部と第１電源線の間に第２スイッチを設ける。スタンバイ時には該第１スイッチと第２スイッチをオフして電源を遮断する。同時に揮発メモリの少なくとも他の一部では、スタンバイ時の基板バイアスを制御してリーク電流を低減する。 （もっと読む）

【課題】データ読み出し速度の低下を抑制しつつ、記憶データの破壊を抑制できる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、複数のメモリセルが行列状に配置されたＳＲＡＭセルアレイ１０２と、ワード線ＷＬ＿１〜ＷＬ＿ｍと、ワード線ＷＬ＿１〜ＷＬ＿ｍをそれぞれ駆動するワード線ドライバ１０４＿１〜１０４＿ｍと、電源電圧ＶＤＤに対するＭＯＳトランジスタの閾値電圧Ｖｔｈの比率が高い場合には、Ｈレベルの判定結果信号ＥＮを出力し、電源電圧ＶＤＤに対するＭＯＳトランジスタの閾値電圧Ｖｔｈの比率が低い場合には、Ｌレベルの判定結果信号ＥＮを出力する閾値電圧判定回路１０５と、比較結果に応じた電源電圧ＶＤＲＶをワード線ドライバ１０４＿１〜１０４＿ｍに供給する可変電圧源１０６と、を備える。 （もっと読む）

【課題】半導体装置の消費電力を低減しつつ、高速に動作させる。
【解決手段】半導体装置の回路が複数の回路ブロックに分割され、前記回路ブロックがそれぞれ正常に動作し得る最小限度の電圧を供給する複数の電圧供給回路を備え、各前記回路ブロックへの最小限度の電圧を供給する制御内容を記憶する電源電圧制御メモリを有し、前記電源電圧制御メモリの記憶する制御内容に従って前記電圧供給回路が各前記回路ブロックに供給する電圧を切り替える電源切り替え手段を備えた半導体装置を用いる。 （もっと読む）

【課題】 ＳＲＡＭを低電圧で動作可能とすることを目的とする。
【解決手段】
実施形態のメモリセルは、同一の電源ノードに接続され互いにクロスカップルされた第１、第２のインバータと、第１のトランスファトランジスタと、第２のトランスファトランジスタとを備えたＳＲＡＭメモリセルを備える。前記第１のインバータを構成するＮＭＯＳトランジスタのソース端子には、電圧印加部から所定の電圧を印加される。反転判定部は、前記第１、第２のトランスファトランジスタを介して前記ＳＲＡＭメモリセルに接続され、前記ＳＲＡＭメモリセルにデータが書き込まれた状態で、前記ワード線にワード線選択電位が印加された場合に、前記ＳＲＡＭメモリセルに書き込まれたデータが反転するか否かを判定する。前記ワード線選択電位決定部は、前記反転判定部の判定結果に基づき、前記ワード線に印加するワード線選択電位を制御する。 （もっと読む）

【課題】メモリ素子のビットデータを内部差動データ線で読出しセンスアンプ回路に入力させ、センスアンプ回路の出力端子にラッチ回路を接続した半導体メモリの読み出しスピードを高速化する。
【解決手段】ラッチ回路に外部電源を接続し、外部電源を、ゲート端子にセンスアンプ活性化信号線を接続したセンスアンプ活性スイッチ用トランジスタを介して、交差結合トランジスタ（ＣＰ１）と（ＣＰ２）のソース端子を接続し、交差結合トランジスタ（ＣＰ１）のドレイン端子に交差結合トランジスタ（ＣＰ２）のゲート端子を接続し、交差結合トランジスタ（ＣＰ２）のドレイン端子に交差結合トランジスタ（ＣＰ１）のゲート端子を接続し、内部差動データ線をゲート端子に接続した２つの内部信号入力バッファトランジスタのドレイン端子を交差結合トランジスタ（ＣＰ１）と（ＣＰ２）のゲート端子とラッチ回路のゲート端子に接続する。 （もっと読む）

【課題】スタンバイ時の保持データ量の変化に対応すること。
【解決手段】半導体集積回路は、ロジック回路ｌｏｇｉｃと、複数のＳＲＡＭモジュール２、３を具備する。複数のＳＲＡＭモジュールは、ロジック回路と独立に電源制御が可能とされ、複数のＳＲＡＭモジュールの間で独立した電源制御が可能とされる。具体的には、各ＳＲＡＭモジュールの電位制御回路の一方の端子ａｒｖｓｓと他方の端子ｖｓｓｍはセルアレーｃｅｌｌ＿ａｒｒａｙとローカル電源線ｖｓｓｍに接続される。一方のＳＲＡＭモジュール２と他方のＳＲＡＭモジュール３とのローカル電源線ｖｓｓｍは、共有ローカル電源線ｖｓｓｍ２２によって共有されている。一方と他方のＳＲＡＭモジュール２、３の一方と他方の電源スイッチＰＷＳＷ２２、ＰＷＳＷ２３とは、共有ローカル電源線ｖｓｓｍ２２に共通に接続される。 （もっと読む）

【課題】異なる電源電圧を使用する領域間での信号を授受する場合において、互いの電源電圧の影響を受けないメモリ装置を提案する。
【解決手段】本発明の例に係わる半導体集積回路は、定められた第１の電圧で動作する第１の領域１２と、可変する第２の電圧で動作する第２の領域１３と、前記第１の領域及び第２の領域との間に跨って形成されるメモリ装置１４とを具備し、メモリ装置１４は、前記第１の電圧によって駆動し、前記第１の領域からの入出力信号を授受する第１のポートと、前記第２の電圧によって駆動し、前記第２の領域からの入出力信号を授受する第２のポートと、前記第１及び第２のポートによってアクセスされるメモリセルを有する。 （もっと読む）

【課題】半導体メモリー装置の提供
【解決手段】複数のアドレスデコーディング信号を受信して第１セルブロックを選択するための第１イネーブル信号と第２セルブロックを選択するための第２イネーブル信号とを生成するイネーブル信号生成部と、第１又は第２イネーブル信号によって第１電源を供給する否かを決定し、内部電圧を生成する内部電圧生成部と、を含む。 （もっと読む）

【課題】本発明は、トランジスタのバルクに印加される第１の負電圧がターゲットレベルに到達した後、トランジスタのソースに印加される第２の負電圧を生成する半導体メモリ装置の負電圧生成回路を提供する。
【解決手段】本発明は、第１の負電圧レベルを感知して、第１の感知信号を生成する第１の感知部；第１の感知信号に応じて、第１の負電圧を生成する第１の負電圧生成部；第２の負電圧レベルを感知して、第２の感知信号を生成する第２の感知部；パワーアップ信号がイネーブルされ、第１の感知信号がディセーブルされると、第２の感知信号をイネーブル信号として出力するタイミング制御部；及び、イネーブル信号に応じて、第２の負電圧を生成する第２の負電圧生成部を含む。 （もっと読む）

【課題】周波数／電圧制御を行なうプロセッサに対して、メモリセルトランジスタの微細化時においても、しきい値電圧のばらつきの影響を抑制して、安定にデータを送受することのできる半導体集積回路装置を実現する。
【解決手段】ワード線電源回路（１４）は、周波数／電圧制御を行うプロセッサからの操作モードを示す制御信号（ＥＮ１−ＥＮ３）に従って、ドライバ電源線（２０）上のワード線選択電圧（ＷＶＤＤ）のレベルを調整する。このワード線選択電圧は、ワード線ドライバ（ＷＤ０−ＷＤＤｎ）を介してアドレス指定された選択ワード線に伝達される。 （もっと読む）

【課題】低電圧でSRAM回路を動作させるために構成するトランジスタのしきい値電圧を下げると、トランジスタのリーク電流の増加により、データを記憶しながら動作していない状態での消費電力が増加するという問題がある。
【解決手段】本発明による半導体集積回路装置は、複数の第１MOSFETを有する複数のメモリセルを含むメモリアレイと、複数のメモリセルへ第１電圧を供給するために設けられた第２MOSFETとを具備し、複数の第１MOSFETは、第１領域に形成され、第２MOSFETは、第１領域に隣接する第２領域に形成され、第１領域及び第２領域に渡って、拡散層及びゲートが交互に連続して形成され、複数の第１MOSFETは、第１領域に形成された拡散層及びゲートで構成され、第２MOSFETは、第２領域に形成された拡散層及びゲートで構成される。 （もっと読む）

【課題】本発明は、メモリセルのサイズを増加させること及び／又は複雑性と構成部品数を増加させることを伴わずに、メモリ回路がより低い電圧で動作できる低消費電力の集積回路に関する。
【解決手段】電子回路は、複数の別個の小部分の形に構成された複数の回路素子を含み、各小部分は小部分へ電力を伝達するための別々の電圧供給接続部を有する。電子回路は、複数の出力部を含むコントローラをさらに含み、出力部の各々は電圧供給接続部のうちの対応する１つに接続される。小部分のうちの所与の１つが弱い回路素子を含まないときに、コントローラは対応する電圧供給接続部を介して所与の小部分へ第１の電圧レベルを供給する。所与の小部分が少なくとも１つの弱い回路素子を含むときに、コントローラは対応する電圧供給接続部を介して所与の小部分へ少なくとも第２の電圧レベルを供給するように動作し、第２の電圧レベルは第１の電圧レベルよりも高い。 （もっと読む）

【課題】メモリ装置に対して少電力駆動、小型化、高速化の要求が増すに従って、その高い要求性能検査に合格する率が減ってきている。またメモリ保持性能を高い安定状態に維持するためには、高い動作電圧が必要であるが、動作電圧を高くすると読み取りおよび書き込みを高速で行う上で支障がある。
【解決手段】読み取りおよび書き込みを行うためにアドレス指定されたメモリセルを含むメモリアレイ内の列への供給電圧を、読み取りおよび書き込み中は通常の供給電圧よりも低い値に切り換えて、メモリ保持能力を下げることにより規定時間内に読み取り及び書き込み動作を完了させる。これにより要求機能に合格するメモリ装置の生産性を向上させる。 （もっと読む）

【課題】メモリセルに対する書き込み動作にて、他のメモリセルに保持されているデータを破壊することなく、データを確実に書き込むことができるようにする。
【解決手段】ダミーセル及び複数のスタティック型のメモリセルと、メモリセルに供給される電源電位を書き込み動作時と読み出し動作時とで変更し、かつ書き込み動作時にメモリセルに供給される電源電位を低下させる電源制御回路とを備え、書き込み動作時にメモリセルに供給される電源電位の低下をダミーセルを用いて制御するようにして、速やかに適切な電位まで低下させることができるようにする。 （もっと読む）

【課題】スリープモード時にＳＲＡＭセルに供給する電源電圧の電圧値をＳＲＡＭセルのリーク電流の低減化に最適な電圧値とすることができる半導体記憶装置を提供する。
【解決手段】モニター回路８を使用して電源回路５から出力させることができる電圧値のうち、スリープモード時にＳＲＡＭセルの記憶データを反転させない最大電圧値を測定する。電源制御回路７に、電源回路５から出力させることができる電圧値のうち、スリープモード時にＳＲＡＭセルの記憶データを反転させない最大電圧値の情報を記憶させる。電源制御回路７は、記憶した情報に基づいて電源回路５を制御し、電源回路５から、電源電圧ＣＥＬＬ−ＶＳＳとして、ＳＲＡＭセルの記憶データを反転させない最大電圧値を出力させる。 （もっと読む）

【課題】第１の電源を使用する回路から出力された信号を、第２の電源を使用する回路に入力するとき、第２の電源が第１の電源より高い場合においても、スタンバイ時に発生するリーク電流を防止でき、消費電力の増加を抑制することができる半導体回路を提供する。
【解決手段】外部から供給される第１の電源ＶDD1を使用する第１電源系回路と、外部から供給される第２の電源ＶDD2を使用する第２電源系回路と、第１電源系回路と第２電源系回路との間に接続され、第１電源系回路からの出力信号を第２電源系回路への入力信号に変換する第１，第２のインバータＩＶ１，ＩＶ２とを備える。第２の電源ＶDD2が第１の電源ＶDD1より高いとき、スタンバイ時に第１電源系回路からの出力信号がローレベルで、前記出力信号が第１のインバータＩＶ１に入力される。 （もっと読む）