【課題】半導体集積回路の内蔵メモリとしてのＭＲＡＭへの不正アクセスに対する保護を改善すること。
【解決手段】半導体集積回路(１０)は、プロセッサ(１)と不揮発性メモリ(３)とを具備する。不揮発性メモリ(３)は、複数の磁気ランダムアクセスメモリセルと、複数の磁気リードオンリーメモリセルとを含む。複数の磁気ランダムアクセスメモリセルはプロセッサ(１)による通常書き込みによって書き換えが可能とされ、複数の磁気リードオンリーメモリセルはプロセッサ(１)による通常書き込みによって書き換えが不可能とされる。不揮発性メモリ(３)と接続された感知回路(２)は、不揮発性メモリ(３)の不正アクセスによる複数の磁気リードオンリーメモリセルの状態遷移を感知する。状態遷移に応答して、感知回路(２)は不正アクセスの検出結果をプロセッサ(１)に通知する。 （もっと読む）

【課題】ＯＳ状態情報が破壊された場合にもＯＳが復元されるようにする。
【解決手段】クライアント装置１００は、ＯＳ状態情報をサーバ装置２００に送信し、サーバ装置２００にＯＳ状態情報を保管させ、ＯＳ機能１０３の実行が再開される再開タイミングに先立ち、サーバ装置２００に送信されたＯＳ状態情報をサーバ装置２００から受信し、再開タイミングに、サーバ装置２００から受信されたＯＳ状態情報を用いてＯＳ機能１０３の状態を復元することができるため、ＯＳ状態情報が破壊された場合にも確実にＯＳ機能１０３を復元することができる。 （もっと読む）

【課題】第１の処理手段が第２の処理手段によって記憶手段に書き込まれたデータを用いて所定の処理を行うようになっているマイコンにおいて、処理効率を向上させると共に、第１の処理手段が上記データを誤って書き替えてしまうことを防止する。
【解決手段】２つのＰＥ（プロセッサエレメント）１，２を備えるマイコン４０では、ＰＥ２からＰＥ１へ、記憶手段としてのＲＡＭ４１を介してデータが供給されるが、そのＲＡＭ４１は、ＰＥ１とＰＥ２との各々から別々にアクセスされる２つのバンクを有した２バンク構成のＲＡＭであり、更に、そのＲＡＭ４１では、ＰＥ１からアクセスされるバンクとＰＥ２からアクセスされるバンクとが、ＰＥ１からの選択信号によって切り替わるようになっていると共に、各バンクとも、ＰＥ１からはリードアクセスのみ可能で、ＰＥ２からはライトアクセス及びリードアクセスが可能になっている。 （もっと読む）

【課題】マルチコアプロセッサを用いて計算処理を実行する際、プロセッサごとの動作を制御する特別なセキュリティ回路を備えていない場合であっても、セキュアに計算処理を実行できるセキュア計算システムを提供する。
【解決手段】一のコア８０は、他のコア９０からのアクセスが可能な状態で情報を記憶する他コアアクセス可能記憶手段８１と、自コアからのみアクセスが可能な状態で情報を記憶する自コア内アクセス可能記憶手段８２とを備える。復号手段８３は、他のコアから受信した暗号化データを復号鍵を用いて復号した平文データを作成し、その平文データを平文データ記憶手段８７に記憶させる。平文データ計算手段８４は、平文データ記憶手段８７に記憶された平文データに対して指定された計算処理を行い、その計算処理による計算結果を結果データ記憶手段８６に記憶させる。 （もっと読む）

【課題】各車載制御装置の処理負荷を抑えつつ車載ネットワークのセキュリティを向上させることのできる手法を提供する。
【解決手段】本発明に係る車載ネットワークシステムにおいて、車載制御装置が保持しているデータに対して読取要求または書込要求を発行する通信装置は、あらかじめ認証装置による認証許可を受ける。 （もっと読む）

【課題】個人情報の漏洩を効果的に防ぐことができる通信システム等を提供すること。
【解決手段】多機能機と複数のＰＣとが通信可能に接続されている。多機能機は、複数のＰＣの各々に関する固有情報と、複数のＰＣに共通する共有情報とをＮＶＲＡＭ４０に記憶させる。ＰＣは、ＰＣへインストールされているドライバによって多機能機を制御する。ＰＣは、ドライバのアンインストールが実行されることに応じて、複数のＰＣのうちからアンインストールが実行されたＰＣを特定する信号を含んだアンインストール実行信号を多機能機へ送信する。多機能機は、アンインストール実行信号を受信することに応じて、アンインストールが実行されたＰＣについての固有情報を固有情報テーブルから消去する。多機能機は、固有情報テーブルから全ての固有情報が削除されたことを検出することに応じて、共有情報を共有情報テーブルＴから削除する。 （もっと読む）

本発明は、安全性に関連したおよび安全性に関連していないソフトウェア・コンポーネント（ＳＡＦＥＴ、ＳＴＡＮＴ）を１つのハードウェア・プラットフォーム上で実行するための方法に関し、その際ハードウェア・プラットフォームは少なくとも１つの演算処理ユニット（ＣＰＵ）および少なくとも１つのメモリ（ＳＰＥ）を含み、その際少なくとも１つの安全性に関連していないソフトウェア・コンポーネント（ＳＴＡＮＴ）が少なくとも１つの安全性に関連したソフトウェア・コンポーネント（ＳＡＦＥＴ）と共にこの１つの演算処理ユニット（ＣＰＵ）上で実行され、その際ハードウェア・プラットフォームが監視コンポーネント（監視モジュール）（ＭＯＤ）を備え、またはこれと接続されており、その際この監視コンポーネント（ＭＯＤ）がハードウェア・プラットフォームの少なくとも１つの演算処理ユニット（ＣＰＵ）とは無関係に働く。本発明によると、ハードウェア・プラットフォームはハードウェア・プラットフォームが書込み保護メカニズムを介して少なくとも１つのメモリ（ＳＰＥ）の少なくとも１つの部分（ＳＰＥ１、ＳＰＥ２）を備えており、その際安全性に関連したソフトウェア・コンポーネント（ＳＡＦＥＴ）が全面的な書込みアクセスを特定の領域（ＳＰＥ１〜ＳＰＥ４）または全体のメモリ（ＳＰＥ）に対して持っており、安全性に関連したソフトウェア・コンポーネント（ＳＡＦＥＴ）が安全性に関連していない機能のために備えられているメモリ領域から分離されているメモリの特定の領域上で、アクセス権を持ち、その際安全性に関連したソフトウェア・コンポーネント（ＳＡＦＥＴ）が安全性に関連していないソフトウェア・コンポーネント（ＳＴＡＮＴ）の実行前に、安全性に関連していない機能（ＳＴＡＮＴ）のアクセスに対して、安全性に関連した機能（ＳＡＦＥＴ）の少なくとも１つのメモリ領域（ＳＰＥ１、ＳＰＥ２）のメモリにメモリ保護を行い、その結果、安全性に関連していないソフトウェア・コンポーネント（ＳＴＡＮＴ）は、メモリ（ＳＰＥ）の制限された領域（ＳＰＥ３、ＳＰＥ４、ＳＰＥ５）内でのみ書込みアクセス権を持ち、特に安全性に関連したコンポーネントのために切り離されたメモリ（ＳＰＥ）の領域（ＳＰＥ１、ＳＰＥ２）へのアクセス権を持たず、その際安全性に関連していないコンポーネント（ＳＴＡＮＴ）からの復帰後に、メモリ保護が再度停止され、その際、監視コンポーネント（ＭＯＤ）が安全性関連機能をその決められたとおりの手順で監視する。 （もっと読む）

【課題】プログラマブルコントローラのモジュールが付け替えられた場合であっても、書き込みが禁止された領域への書き込みを防止することを目的とする。
【解決手段】制御対象となる装置に接続され、プログラムを実行することによって接続された装置を制御するプログラマブルコントローラにおいて、受け付けた書き込み要求が、制御モジュールへのデータの書き込み要求である場合には、制御アドレスポリシを参照し、書き込み先の制御アドレスへのデータの書き込みが許可されているか否かを判定し、受け付けた書き込み要求が接続モジュールへのデータの書き込み要求である場合には、制御アドレスポリシ及びモジュールアドレスポリシを参照し、書き込み先の制御アドレスへのデータの書き込みが許可されているか否かを判定することを特徴とする。 （もっと読む）

【課題】データの完全性を維持しつつ、効率的なアクセス制御を実現することを課題とする。
【解決手段】情報処理装置２００内で動作するメモリ管理プログラムは、一方のプログラム（例えば、プログラムＡ）による共有メモリへのアクセス制限依頼を他方のプログラム（例えば、プログラムＢ）から受け付けた場合に、アクセス制限依頼が正当なものであるか否かを判定する。判定の結果、アクセス制限依頼が正当なものである場合には、一方のプログラム（例えば、プログラムＡ）による共有メモリへのアクセス制限をする。このようなことから、情報処理装置２００においてデータの完全性を維持しつつ、共有メモリへの効率的なアクセス制御を実現できる。 （もっと読む）

【課題】トリプル・バッファリングを使用する双方向データ交換を提供する。
【解決手段】本発明は、データを処理する方法に関する。処理されるデータブロックは、第１の時間間隔（ｔ１、ｔ２、ｔ３、...）においてメモリエリア（Ａ、Ｂ、Ｃ）に書き込まれる。前記データブロックは、第２の時間間隔（ｔ２、ｔ３、ｔ４...）において同一のメモリエリア（Ａ、Ｂ、Ｃ）で処理される。処理されたデータブロックは、第３の時間間隔（ｔ３、ｔ４、ｔ５...）において前記同一のメモリエリア（Ａ、Ｂ、Ｃ）から返される。 （もっと読む）

【課題】 ハードウェア・ベースの強制アクセス制御の方法及び機構を提供する。
【解決手段】 ハードウェア・ベースの、データに対する命令のアクセス制御を行うためのハードウェア機構が提供される。これらのハードウェア機構は、プロセッサによって処理される命令に命令アクセス・ポリシー・ラベルを付随させ、プロセッサによって処理されるデータにオペランド・アクセス・ポリシー・ラベルを付随させる。命令アクセス・ポリシー・ラベルは命令と共に、プロセッサの１つ又は複数のハードウェア機能ユニットを介して伝えられる。オペランド・アクセス・ポリシー・ラベルはデータと共に、プロセッサの１つ又は複数のハードウェア機能ユニットを介して伝えられる。プロセッサの１つ又は複数のハードウェア機能ユニットに関連付けられた１つ又は複数のハードウェア実装ポリシー・エンジンが、命令アクセス・ポリシー・ラベル及びオペランド・アクセス・ポリシー・ラベルに基づいてデータへの命令によるアクセスを制御するのに用いられる。 （もっと読む）

【課題】最近は複数のＣＰＵコアを内蔵するＦＰＧＡも現れており、これらのＣＰＵコアをうまく連携させることで、少ない部品点数を維持したままで、ＦＰＧＡに内蔵されたＣＰＵコアの処理能力不足に伴う課題を解決する。すなわち、暗号処理を伴うトランザクション処理を効率的に実行する暗号装置を提供する。
【解決手段】ＦＰＧＡ１００は、複数のＣＰＵコアを備えている。アプリケーション用ＣＰＵコア１１０は、所定のアプリケーションプログラムから要求された暗号処理を伴う複数のトランザクション処理を並行処理する。暗号処理用ＣＰＵ１２０は、アプリケーション用ＣＰＵコア１１０により並行処理される複数のトランザクション処理にともなって処理の実行が必要な暗号処理が発生すると、発生した暗号処理を実行する。 （もっと読む）

【課題】ビデオまたはグラフィック・カード上で使用するように意図されたデ
ータ、および処理されたデータを保護するための方法およびシステムを提供する
こと。
【解決手段】様々な実施形態で、ビデオ・カードが使用するように意図された
データは、そのデータがビデオ・カードとコンピュータ・システムとの間のバス
（たとえばＰＣＩまたはＡＧＰバス）に提供されるときには常に、そのデータが
暗号化されるように、暗号化することが可能である。たとえば、データがビデオ
・カード上のメモリからシステムのメモリに移動される場合（たとえばシステム
物理メモリにマッピングされる場合）およびその逆の場合には、データは暗号化
形式であり、その結果、そのデータは保護される。 （もっと読む）

【課題】ソフトウエア駆動型セキュリティモデルでは、その実行時にしばしば不安定になり、より多くの処理が必要になる。
【解決手段】処理ユニットを複数のモードのうち一つ以上のモードに設定する方法および装置を開示する。その装置は、ローカルメモリ１０４と、そのローカルメモリ１０４との間での情報の伝送を可能にするバスと、そのローカルメモリ１０４に動作可能に接続される一つ以上の演算処理ユニットと、その装置をその複数の動作モードに設定するセキュリティ回路とを備える。その複数の動作モードは、装置および外部装置がバスを介してメモリとの間での情報の転送を開始できる第１のモードと、装置および外部装置がバスを介してメモリとの間での情報の転送を開始できない第２のモードと、装置がバスを介してメモリとの間での情報の転送を開始できるが、外部装置はバスを介してメモリとの間での情報の転送を開始できない第３のモードとを含む。 （もっと読む）

【課題】機密処理のセクションのキャッシュ・アクセス動作情報が信頼されていない処理へ漏洩するのを妨害する方法。
【解決手段】前記機密処理および信頼されていない処理はデータ処理装置内の一つのプロセッサにより遂行され、前記データ処理装置はさらに前記機密処理および信頼されていない処理を遂行中に前記プロセッサにより要求される情報を記憶するように動作可能な少なくとも１つのキャッシュを含み、前記方法は：
前記プロセッサにより前記機密処理の１セクションの処理を開始するのに先立って、前記少なくとも１つのキャッシュ内の前記機密処理の前記セクションにより要求され得る前記機密処理ローディング情報によりさもなければ立ち退かされる、前記少なくとも１つのキャッシュのロケーション内に記憶された情報を立ち退かせるステップを含む前記方法。 （もっと読む）

【課題】従来のマルチプロセッサシステムでは、共有リソースに対するアクセス権を柔軟に変更することができなかった。
【解決手段】本発明にかかるマルチプロセッサシステムは、第１プロセッサエレメントＰＥ−Ａ、第２のプロセッサエレメントＰＥ−Ｂを有し、それぞれが独立してプログラムを実行するマルチプロセッサシステムであって、第１のプロセッサエレメントＰＥ−Ａは、プログラムに基づき演算処理を行う中央演算装置ＣＰＵａと、第１のプロセッサエレメントＰＥ−Ａと第２のプロセッサエレメントＰＥ−Ｂの間で共有される共有リソース１８ａと、中央演算装置ＣＰＵａが指定するアクセス保護範囲設定値に基づき第２のプロセッサエレメントＰＥ−Ｂから共有リソース１８ａへのアクセス要求を制限するガードユニット１６ａと、を有するものである。 （もっと読む）

【課題】共有メモリの利用の最適化を図り、排他漏れが発生した場合のデバックの効率化を図ること。
【解決手段】ＭＭＵ３０２によって、排他制御部３０６から割り当てられる排他制御の種類に応じた制御関数を用いて各処理単位３０１のアクセスの許可／禁止を設定する。また、メモリ制御部３０４によって、排他制御部３０６によって決定される処理単位３０１に対する排他制御の種類を用いて、メモリ管理ＤＢ３０５から実行メモリのアドレスを抽出する。アクセスの禁止が設定されている実行メモリに処理単位３０１がアクセスした場合は、アクセスエラー例外を出力し、アクセスエラー発生箇所を検出する。 （もっと読む）

【課題】あるプロセッサが記憶したデータを他のプロセッサが破壊してしまう可能性があり、その原因となっているソフトウェア（プログラム）の不具合を特定するのに時間が掛かってしまう。
【解決手段】アドレスオフセット制御回路は、複数のアドレスオフセット加算回路２１−１，２１−２と、複数の選択回路２２−１，２２−２とを有している。アドレスオフセット加算回路２１−１，２１−２は、メモリ１０に対するアクセスをそれぞれ行うプロセッサ（例えば、ＣＰＵ）２０−１，２０−２からそれぞれ出力されるアドレスに、所定のオフセット値をそれぞれ加算して加算結果をそれぞれ出力する。すると、選択回路２２−１，２２−２は、各アドレスオフセット加算回路２１−１，２１−２の加算結果と各ＣＰＵ２０−１，２０−２から出力されるアドレスとをそれぞれ選択してメモリ１０に与える。 （もっと読む）

【課題】 システムで異常が発生した場合に、共有メモリに格納されている正常なデータを保護する。
【解決手段】 共有メモリシステム１の異常判定部は、複数あるマザーボード１０ａ〜１０ｃのうち、何れかのマザーボードで異常が発生したか否かを判定する。何れかのマザーボードで異常が発生したと判定された場合に、共有メモリシステム１のスイッチ制御部は、スイッチ状態テーブルに格納されているアクセス許可パターンのうち、状態ＮＯが“１５”に対応するアクセス許可パターンを選択して保持するとともに、当該アクセス許可パターンに基づいて全てのスイッチをＯＦＦに切り替える。 （もっと読む）

【課題】 本発明は、コスト増を低減しつつマルチプロセッサシステムにおけるセキュリティを向上することを目的とする。
【解決手段】 複数のバスマスタから前記複数のバスマスタにより共有される少なくとも１の共有バススレーブへのアクセスについてアクセス可否判定を行うアクセス制御装置であって、前記バスマスタから前記共有バススレーブの所定領域へのアクセスを禁止するアクセス可否情報を格納するアクセス可否情報格納部と、前記バスマスタから前記共有バススレーブの所望の領域にアクセス要求が行われた場合、前記アクセス可否情報格納部のアクセス可否情報に基づいて、前記バスマスタが前記アクセス要求先の共有バススレーブの領域にアクセスが可能か否かを判定するアクセス可否判定部とを有するアクセス制御装置を提供する。 （もっと読む）