【課題】効果的にデータをシャッフルするための方法及び装置を提供すること。
【解決手段】一実施例の方法は、Ｌ個のデータ要素を有する第１オペランドとＬ個の制御要素を有する第２オペランドとを受け取ることからなる。各制御要素に対して、当該制御要素により指定された第１オペランドデータ要素からのデータは、それのゼロクリアフィールドが設定されていない場合に関連付けされた結果のデータ要素位置にシャッフルされ、それのゼロクリアフィールドが設定されていない場合、関連付けされた結果のデータ要素位置にゼロが配置される。 （もっと読む）

【課題】オペランドのシフトを要することなく消費電力の削減をはかる。
【解決手段】高速化回路（固定小数点オーバーフロー先見回路５、スティッキービット先見回路６）を備え、乗算命令に基づき入力される第１オペランドと第２オペランドの積を算出するベクトル乗算処理装置であって、高速化回路を使用し、入力される第１オペランドと第２オペランドとの部分積を生成し、乗算命令とデータ形式とに応じて、部分積の生成に関し、結果的に参照されない特定範囲の回路動作を抑止する乗算回路４（部分積生成回路４１、部分積制御回路４２）、を備える。 （もっと読む）

【課題】信号を処理する方法を提供すること。
【解決手段】信号データ値および畳み込みフィルタ係数値を、畳み込み値を計算するために使用される一組のプロセッサ（ｃ_util）中の対象プロセッサ（ｃ_t）にロードするためのプロセス。係数値はｃ_utilにマッピング（１５０）される。データ値と係数値のインターリーブ（１６０）がｃ_tについて決定される。係数値がｃ_tにロードされ、データ値がｃ_tにロードされ、それによって畳み込み値の計算（１７０）に参加するようｃ_tを準備する。 （もっと読む）

【課題】 一つのベクトル命令のみで、最大値や最小値を、要素毎に算出可能とすると共に、長時間ベクトルデータレジスタ内要素の保持を不要としたベクトル演算装置を提供する。
【解決手段】 複数のベクトルデータの要素の各々Ａ，Ｂを、比較に要する時間だけ保持するベクトルデータ保持回路３０を設け、要素Ａ，Ｂの減算処理による比較回路２０の比較結果に基いて、このベクトルデータ保持回路３０のうち最も大きい要素または最も小さい要素を選択して演算結果Ｃとして導出する。これにより、一つの命令で、要素毎に最大値または最小値を求めることが可能となり、この演算が行われ次第、ベクトルデータレジスタ４１〜４３には要素の保持が必要なくなり、次の要素の書込みが可能となる。 （もっと読む）

【課題】リコンフィギュラブルＳＩＭＤベクトル処理システムを提供する。
【解決手段】システムであって、冗長形式で表される２Ｎビットの積をＭ個出力するＭ個のＮビット×Ｎビット乗算器と、Ｍ個の２Ｎビットの積を受け取り、Ｍ個の２Ｎビットの積に基づいて冗長形式で表されるＭＮビットの積を生成するコンプレッサと、Ｍ個の２Ｎビットの積およびＭＮビットの積を受け取り、Ｍ個の２Ｎビットの積およびＭＮビットの積のうちいずれかを選択し、選択した積を非冗長形式に変換する加算器ブロックとを備えるシステムを提供する。 （もっと読む）

オペランド・ローテータ（１００）及びオペランドを回転させる方法が開示される。オペランド・ローテータ（１００）は、オペランド・サイズのうちの１つを指示するオペランド・サイズを受け取る第１の入力と、回転量信号を受け取る第２の入力と、複数の制御信号を与える制御出力とを含む。オペランド・ローテータ（１００）はまた、第１のデコーダ（１０２）の制御出力に結合された第１の入力と、データ・エレメントを受け取る第２の入力と、回転されたデータを与える出力とを有するローテータ（１０４）を含む。ローテータ（１０４）は、複数の制御信号に応答して、複数のオペランド・サイズのうちの１つに対応するデータ・エレメントの一部を、回転量信号に対応する量だけ回転させる。
（もっと読む）

【課題】 浮動小数点数のベクトル積演算に必要な処理が軽減され、固定小数点型ＤＳＰによる演算処理が適用できるようにした浮動小数点数のベクトル演算方法を提供すること。
【解決手段】 Ｎ次の行ベクトルＸとＮ次の列ベクトルＹからなるベクトル積ＸＹを求める浮動小数点数のベクトル演算方法において、入力端子１のバッファに格納するベクトルＸの成分である各データｘ₁〜ｘ_N の仮数部ｍ₁〜ｍ_N に対して、その指数部については予め各データｘ₁〜ｘ_N で共通の指数ｅにしておき、ベクトルＹの成分である各データｙ₁〜ｙ_N の仮数部ｌ₁〜ｌ_N に対しても、その指数部については予め各データｙ₁〜ｙ_N でこれも共通の指数ｅ′にしておいてベクトル積ＸＹを演算するようにしたもの。
予めベクトルの指数部を共通化しておくと演算処理量が軽減される。 （もっと読む）

毎回加算後に飽和するか、または毎回加算の結果をラップ・アラウンドするかを選択して、ｍ個の入力オペランドにアキュムレータ値を加えた総和をとる簡約ユニットを備えるプロセッサを提供すること。簡約ユニットは、さらに、入力オペランドのビットを単純に反転し、複数の簡約加算器のそれぞれへのキャリーを１に設定することにより複数のｍ個の入力オペランドをアキュムレータ値から引くことができる。簡約ユニットをｍ個の並列乗算器と併用し、ドット積および他のベクトル演算を飽和算術演算またラップアラウンド算術演算とともに高速実行することができる。

（もっと読む）

コンフィギュレーション可能なベクトルプロセッサは、コード生成器を備えることができ、この結果、該コンフィギュレーション可能なベクトルプロセッサは、種々の規格及びコードを取り扱うことができる。更に、これらは、巡回冗長検査（ＣＲＣ）のような関連付けられている機能をサポートするように配されることができる。この場合、コンフィギュレーション可能なベクトルプロセッサは、ベクトル形式で基本コードを生成する複数の生成器を備え得る。しかしながら、前記のようなコンフィギュレーション可能なベクトルプロセッサの欠点は、前記基本コードに依存する複合コードを供給することができないことにある。このことは、前記コンフィギュレーション可能なベクトルプロセッサが、様々なＣＤＭＡ様の規格をサポートするのに十分に柔軟でなくてはならない場合、必要である。本発明による装置は、コンフィギュレーション・ワードの制御の下で、加重和演算によって複数の到来する基本コードベクトルからの選択を行うことができる少なくとも２つの加重和ユニットを備えている。このコンフィギュレーション・ワードの成分は、基本コードベクトルを選択する及び選択解除するのに使用される重み係数を表わしている。選択された基本コードベクトルは一緒に加算され、次いで、加重和演算の結果が中間コードベクトルとして出力される。後続して、前記中間コードベクトルは、加算ユニットによって一緒に加算され、複合コードベクトルとして出力される。複数の到来する基本コードベクトルからの選択を行い、中間コードベクトルを加算して複合コードベクトルにするための機能は、コンフィギュレーション・ワードによって前記装置の機能ユニットの演算をコンフィギュレーションするための機能と共に、前記装置の柔軟性を著しく向上させる。この柔軟性は、様々な伝送規格をサポートするのに必要とされる。
（もっと読む）

【課題】ベクトルプロセッサにおいて、回路規模の増大を抑制しつつ、飽和機能を持つ命令を高速に処理する。
【解決手段】 加減算／シフトユニットＡ２５または加減算／シフトユニットＢ２６で加算処理がそれぞれ行われる時に、飽和処理部２５ａ、２６ａは、ステータスレジスタ２２のＳビットを参照し、Ｓビットが“１”の時、加減算／シフトユニットＡ２５または加減算／シフトユニットＢ２６にて得られた加算結果がオーバーフローまたはアンダーフローしているかどうかをそれぞれ判断し、加減算／シフトユニットＡ２５または加減算／シフトユニットＢ２６にて得られた加算結果がオーバーフローしている場合、その加算結果として“０ｘ７ＦＦＦＦＦＦＦ”を出力するとともに、加減算／シフトユニットＡ２５または加減算／シフトユニットＢ２６にて得られた加算結果がアンダーフローしている場合、その加算結果として“０ｘ８０００００００”を出力する。 （もっと読む）

本発明は、複数のインデックスベクトルを記憶するための第１のメモリ手段と処理手段とを備える少なくとも一つの機能的なベクトルプロセッサユニットを有するベクトルプロセッサアーキテクチャを備えるマイクロプロセッサデバイスであって、上記機能的なベクトルプロセッサユニットは、処理命令と処理されるべき少なくとも一つの入力ベクトルとを受け取るように構成されており、上記第１のメモリ手段は、上記処理命令に従って上記複数のインデックスベクトルのうちの一つを上記処理手段に対して与えるように構成されており、上記処理手段は、与えられた一つのインデックスベクトルに従って再配置される少なくとも一つの入力ベクトルの要素を有する少なくとも一つの出力ベクトルを上記命令に応じて生成するように構成されている、マイクロプロセッサデバイスに関する。上記機能的なベクトルプロセッサユニットは、処理された上記インデックスベクトルに従って上記少なくとも一つの出力ベクトルを生成する前にパラメータを受け取るとともに上記パラメータに応じて上記一つのインデックスベクトルの要素を処理するように構成されている前処理手段を更に備えている。本発明は、さらに、そのような機能的なベクトルプロセッサユニットによりベクトルを処理する方法に関する。
（もっと読む）

【課題】ファジー論理，ニューラル・ネットワークやその他の並行なアレイ準拠アプリケーションに関しては、ベクタ命令およびスケーラ命令の両方に関してデータのコヒーレンシを確認するデータ・コヒーレンシ技術およびメカニズムが必要になり、それにはソフトウェア経費が最小限で済み、最小限の回路構成を用いて実現できることが必要とされる。
【解決手段】
データ処理システムおよびその方法は、１つ以上のデータ・プロセッサを含む。データ・プロセッサは、ベクトル動作とスカラー動作の両方を行うことができる。１台のマイクロシーケンサ２２を用いて、データ・プロセッサ１０はベクトル命令とスカラー命令の両方を実行することができる。またデータ・プロセッサはベクトル・オペランドとスカラー・オペランドの両方を記憶することのできるメモリ回路を有する。 （もっと読む）