【課題】 ハードウェア・ベースの強制アクセス制御の方法及び機構を提供する。
【解決手段】 ハードウェア・ベースの、データに対する命令のアクセス制御を行うためのハードウェア機構が提供される。これらのハードウェア機構は、プロセッサによって処理される命令に命令アクセス・ポリシー・ラベルを付随させ、プロセッサによって処理されるデータにオペランド・アクセス・ポリシー・ラベルを付随させる。命令アクセス・ポリシー・ラベルは命令と共に、プロセッサの１つ又は複数のハードウェア機能ユニットを介して伝えられる。オペランド・アクセス・ポリシー・ラベルはデータと共に、プロセッサの１つ又は複数のハードウェア機能ユニットを介して伝えられる。プロセッサの１つ又は複数のハードウェア機能ユニットに関連付けられた１つ又は複数のハードウェア実装ポリシー・エンジンが、命令アクセス・ポリシー・ラベル及びオペランド・アクセス・ポリシー・ラベルに基づいてデータへの命令によるアクセスを制御するのに用いられる。 （もっと読む）

【課題】
異なるレベルのプロセッサ・アーキテクチャ間における効率的なプログラム実行および移行を可能にするために、プロセッサがコンピューティング環境内で規格合致しているように見えるアーキテクチャ・レベルを選択する方法およびシステムを提供する。
【解決手段】
本方法は、プロセッサがサポートするように見えるアーキテクチャ・レベルを制御する「プロセッサ互換レジスタ」（ＰＣＲ）を利用する。１つの実施例では、ＰＣＲは超特権（super-privileged）ソフトウェアにしかアクセスし得ない。プログラムがプロセッサ上で作動するとき、そのプログラムが或るアーキテクチャ・レベルのために設計された場合のそのアーキテクチャ・レベルに従ってプロセッサが動作するよう、超特権ソフトウェアは、プロセッサがサポートするように見えるべきアーキテクチャ・レベルを指定するビットをＰＣＲにセットする。 （もっと読む）

【課題】 セキュリティホールの発生原因と言われるバッファオーバーラン現象を防止し、コンピュータウイルスや不正アクセスを抑制することのできるコンピュータシステムのＣＰＵ（中央処理装置）を提供する。
【解決手段】 記憶装置のどのアドレスまで現時点で使用しているかを示し、記憶装置を使用するごとに、未使用の記憶装置のアドレスを示すように値を演算する機能を有するスタックレジスタ装置を複数備えるコンピュータシステムのＣＰＵ（中央処理装置）１００であって、プログラムが使用するデータ処理に用いる第一のスタックレジスタ装置Ｒ１と、サブルーチンコールを行う際に書き込む戻りアドレスの格納に用いる第二のスタックレジスタ装置Ｒ３とを少なくとも備える。
（もっと読む）

【課題】ＣＰＵを動作させるソフトウエアのコードがリバースエンジニアリングなどの目的で読み出される事がないようにセキュリティ強度を高めること。
【解決手段】ＣＰＵ２０と、オンチップデバッグ回路７０と、命令用メモリ３０とを含む集積回路装置１０であって、ＣＰＵ２０と前記命令用メモリ３０に接続された命令バス５０と、前記命令バス５０とは分離され、ＣＰＵ２０と前記命令メモリ３０以外のメモリ４０が接続されるデータバス６０とを含み、前記ＣＰＵ２０は、前記命令バス５０と接続される第１の端子２２と、前記データバス６０と接続される第２の端子２４と、第１の端子２２から入力された信号を処理する命令コード処理部２６と、第２の端子２４から入力された信号を処理するデータ処理部２８とを含み、前記オンチップデバッグ回路７０は、ＣＰＵ２０に第１の端子２２から入力された信号を参照できないように構成されている。 （もっと読む）

【課題】 顧客プログラムの保護の強化を図る。
【解決手段】 命令コードを実行可能な中央処理装置（１６００）と、暗号化された命令コードを保持可能な命令キャッシュ（１００）と、上記中央処理装置と上記命令キャッシュとの間に配置され、上記暗号化された命令コードを、上記命令キャッシュを介して取り込み、それを復号化して上記中央処理装置に供給するための命令コード復号化論理（３００）と、を含んでデータ処理装置を構成することにより、上記命令キャッシュの内容を暗号化された命令コードとし、復号化された命令コードが命令キャッシュに格納されるのを回避することで、顧客プログラムの保護の強化を達成する。 （もっと読む）

データ処理動作を指定するデータ処理命令の制御下でデータの処理を行うための装置であって、データ処理命令の第一のセットを実行するように動作し得る第一の実行機構と、データ処理命令の第二のセットを実行するように動作し得る第二の実行機構であって、一つ以上のデータ処理命令が前記第一の実行機構または前記第二の実行機構によって実行可能であるように、前記データ処理命令の第一のセットが前記データ処理命令の第二のセットと部分的に重なる、第二の実行機構と、前記第一の実行機構または前記第二の実行機構によって実行可能である一つ以上のデータ処理命令を実行するために、前記第一の実行機構または前記第二の実行機構を擬似ランダム的に選択するように動作し得る実行機構選択器とを具備するデータ処理のための装置。
（もっと読む）

データ値がデータレジスタ内に格納された際には、一つあるいはそれ以上の数の別のレジスタに他のデータ値を格納し、ハイからローへ、およびローからハイへの信号遷移の数が、書き込もうとするデータ値あるいは前のデータ値に依存して変化しないようにする機構を有するデータ処理システム。
（もっと読む）

終了するまでに可変の処理サイクル数を必要とする可変タイミング・モードで動作するプログラム命令に応じるデータ処理装置（２）を提供する。この装置は固定タイミング・モードでも動作する。すなわち、構成制御レジスタ内の１つのビット（または複数のビット）を用いてプログラムすることにより、命令が固定の処理サイクル数を用いて動作することを強制される固定タイミング・モードで動作する。これにより、条件コードを失敗した命令は抑制され、また或るデータを処理するのに必要な処理サイクル数を観察して装置の秘密保護に対して攻撃が行われるのを防ぐために、プログラム命令の早期終了も抑制される。 （もっと読む）

少なくとも１つのマシン依存のアセンブリ言語で実行されるマイクロコントローラ（１００）のプログラミングにおいて、アセンブラ命令は、条件付きプログラム・ブランチを除いて、本質的にはデータから独立して実行でき、−満たされたブランチ条件、例えば、少なくとも１つの満たされた状態フラグの場合には、少なくとも１つのプログラム・カウンタ（１０）が、新しいアドレス及び／又は新しい値をロード可能であり、そして、−満たされないブランチ条件、例えば、少なくとも１つの満たされない状態フラグの場合には、命令が終了される。上述のプログラミングをさらに発展させるため、少なくとも１つのマシン依存のアセンブリ言語で実行されるマイクロコントローラ（１００）のプログラミングを処理するための方法とともに、条件付きプログラム・ブランチの場合には、上述のブランチが実際に行われたか否かが、外部から不可視であるように、満たされないブランチ条件の場合には、プログラム・カウンタ（１０）が、命令を終了させる代わりに、以前のアドレス及び／又は以前の値を選択的に再ロード可能であることが提案される。 （もっと読む）

【課題】本発明は、バッファオーバーフローに対して、根本的な対処であるプログラムソースの修正や修正パッチの適用を迅速に行えるようにする技術の提供を目的とする。
【解決手段】バッファオーバーフロー攻撃の発生を検知すると、プログラム開発者に提供する分析情報として、攻撃の対象となったバッファの存在する場所の情報と、そのバッファを確保した関数の情報とを抽出するとともに、そのバッファ確保からバッファオーバーフロー攻撃までの関数の呼び出し履歴の情報を抽出できる場合には、その情報を抽出する。この分析情報を受けて、プログラム開発者がプログラムを修正し対処情報を作成するので、既知分析情報記憶手段に分析情報に対応付ける形で対処情報を記憶しておき、抽出した分析情報が既知分析情報記憶手段が登録されている場合には、その分析情報に対応付けられる対処情報に基づいてバッファオーバーフロー攻撃に対する対処処理を実行する。 （もっと読む）

【課題】パイプラインにより実行するタスクによって利用される情報を安全に管理することのできるマイクロプロセッサを提供する。
【解決手段】パイプラインによりプログラムを実行するマイクロプロセッサであって、複数のユニット１１２１〜１１２５が第１のタスクを実行しているときに、第２のタスクへの切替命令が発行され場合に、第１のタスクの実行が完了した後に、タスクレジスタ１１５の値を第２のタスクを実行するときに利用される第２のレジスタ情報に切り替えるタスクレジスタ管理手段１３１と、第２のレジスタ情報に切り替えた後に、タスク識別情報レジスタ１１４の値を第２のタスク識別子に切り替え、また各ユニット１１２１〜１１２５に対し第２タスクの実行を許可するタスク管理手段１６１とを備えたことを特徴とする。 （もっと読む）

【課題】 各プログラム作成者の相互の連絡を不要としながら、これによりプログラム作成にかかる負担を軽減しながら、エラーのない適正かつ迅速なプログラム作成を可能とするマイクロコンピュータおよび電気機器を提供する。
【解決手段】 ＲＯＭ１の記憶領域が、第１領域と第２領域とに区分されている。第２領域にはプログラムが記憶されており、そのプログラムへのジャンプ命令が同じ第２領域の特定アドレスに記憶される。そして、第２領域の特定アドレスに対するコール命令が、第１領域に記憶される。 （もっと読む）

プログラムの実行時におけるバッファオーバーフローによるリターンアドレスの改ざん防止のための方法を提供する。
プログラムが実行されたときにリターンアドレスが書き換えられた場合、中央演算処理装置のデバッグ機能を利用して、エラー出力を行う。エラー出力によって、リターンアドレスの改ざんを検知し、予め保存された値で改ざんされたリターンアドレスを書き直して、プログラムを正常な動作に戻す。 （もっと読む）