【課題】簡便に正確に制御装置等の動作を解析可能とする。
【解決手段】動的解析装置６は、解析対象のＣＰＵ３が接続される、アドレスバス１１、データバス１２、制御信号線１３に接続される。動的解析装置６は、アドレスバス１１上のアドレスの値から処理内容、例えば、実行中の関数や変数を特定し、データバス１２上のデータから処理データ、例えば、変数の値を特定するデータ解析部と、データ解析部により解析された処理内容と処理データの履歴を含む履歴情報を記憶する記憶部と、動的解析ツール７からのアクセスに応答して、記憶部に記憶した履歴情報を提供する履歴情報提供手段と、を備える。 （もっと読む）

【課題】動作の安定性を向上できるマルチコアＬＳＩを提供する。
【解決手段】このマルチコアＬＳＩ１は、第１の共有バスｂ１に接続された複数のＣＰＵ＃０，＃１と、第２の共有バスｂ２に接続された１個以上のモジュールｍ１〜ｍｎと、第１の共有バスｂ１と第２の共有バスｂ２との間に接続され、複数のＣＰＵ＃０，＃１のモジュールへのアクセスを調停する共有バス制御部３と、アクセス先のモジュールから、ＣＰＵ＃０，＃１のアクセス要求信号に対する応答信号が出力されたか否かを監視するシステムコントローラ９とを備え、システムコントローラ９は、共有バス制御部３から第２の共有バスｂ２にアクセス要求信号が出力されてから所定時間経過するまでに、アクセス先のモジュールから応答信号が出力されない場合は、共有バス制御部３を介して第１の共有バスｂ１に疑似応答信号を出力して、アクセス中のＣＰＵの当該アクセスを終了させる。 （もっと読む）

【課題】異常検知時の前後で、ＣＰＵがどのようなプログラム処理を実行していたかを記憶し、後でそのときの状態を知ることにより、故障解析の効率向上を図る。
【解決手段】故障解析支援用の二重系コントローラの二重化したバスのそれぞれに、バスの動作履歴を記憶（トレース）する手段を設置して異常検知時の前後一定時間のバス状態を保持し、保持された二重化バスの情報を比較検証することにより、故障解析の効率向上に貢献する。 （もっと読む）

【課題】アプリケーション・レベルの振る舞いを、イベント・ドリブンのシミュレーションで表現するとともに、より粒度の小さいメモリ・アクセス・タイミングを統計的に近似して、ステップ実行時間予測を得る。
【解決手段】参照組込みシステム３１０において、メモリ・アクセス検出モジュール３１６は、アプリケーション３１２の、プラットフォーム３１４のメモリへのアクセスを検出する。計測モジュール３３０は、メモリ・アクセス検出モジュール３１６によって検出され、ステップの開始／終了検出モジュール３１８によって開始と終了を区切られたデータを、実行トレースの形にして、モデリング／シミュレーション・システム３２０に転送する。計算モジュール３２４は、計測モジュール３３０から渡されたデータを用いて、実行時間やメモリ帯域利用率などの値を推測する。 （もっと読む）

【課題】デバッグ効率を向上させるデバッグ装置、デバッグ方法を提供する。
【解決手段】デバッグ装置は、命令実行部（３２）と、レジスタ（２４）と、トレースメモリ（２２）と、バス制御部（３８）とを具備する。命令実行部（３２）は、プログラムコードを実行してアクセスするアドレスをバス（ＩＢＵＳ／ＰＢＵＳ）に出力する。このプログラムコードはデバッグに使用される専用のデバッグコードを含み、命令実行部（３２）はデバッグコードを実行していることを示す制御信号（ダミーリード実行信号）を出力する。レジスタ（２４）は、ホスト装置（１０）によって設定されるアドレスを保持する。トレースメモリ（２２）は、バス（ＰＢＵＳ）の状態を示すデータを蓄積する。バス制御部（３８）は、制御信号（ＤＳＴＢ）がアクティブのときに、レジスタ（２４）に設定されるアドレスを命令実行部（３２）が出力するアドレスの代わりに前記バスに出力する。 （もっと読む）

【課題】バスシステムにおいてスプリットトランザクション実行中の接続機器を、誤動作させることなくバスシステムから切断する。
【解決手段】Ｍ台のマスタ１００がマスタ切断ブリッジ４００を介してインターコネクト３００に接続される。Ｓ台のスレーブ２００がスレーブ切断ブリッジ５００を介してインターコネクト３００に接続される。マスタ切断信号４０９により切断が示されると、対応するマスタ１００に代わってマスタプロトコル整合部４０１がスレーブ２００とのプロトコル上のやりとりを行う。スレーブ切断信号５０９により切断が示されると、対応するスレーブ２００に代わってスレーブプロトコル整合部５０１がマスタ１００とのプロトコル上のやりとりを行う。マスタ１００またはスレーブ２００は任意のタイミングで切断および再接続される。 （もっと読む）

【課題】ＣＰＵの命令実行解析情報とメモリアクセスの情報を的確に取得する。
【解決手段】オペランドバス（１０５，２０５）に結合された実行部（１０３，２０３）と、制御部（１０１，２０１）とを含む中央処理装置（ＣＰＵ＃０，＃１）と、デバッグ回路（３５）とを設ける。上記制御部は、上記中央処理装置での命令実行解析情報を収集するデバッグ機能部を含む。上記デバッグ回路は、上記命令実行解析情報と上記オペランドバスから得られる情報とをそれぞれ専用の論理回路（１１２，１１４，２１２，２１４）を介して取り込むトレース取得回路（１１０，２１０）と、トレース出力回路（１１１，２１１）とを含む。上記トレース取得回路には、上記命令実行解析情報と上記オペランドバスから得られる情報とを並べ替える並べ替え論理部（１１５，２１５）を設け、的確なトレースを可能にする。 （もっと読む）

【課題】エラーのアドレス情報の記憶回路のビット数を減らす。
【解決手段】情報処理装置１は、エラーアドレス判別部２９によって第１のエラーアドレス空間に属すると判別されたアドレス情報の上位ビットをログとして記憶する上位ビット記憶部３１と、エラーアドレス判別部２９によって第１のエラーアドレス空間に属すると判別されたアドレス情報が第２のエラーアドレス空間に属するようにそのアドレス情報の上位ビットを変換するアドレス変換部３３と、アドレス変換部３３で変換されたアドレス情報の上位ビットをデコードし、そのアドレス情報を第２のアドレスバス７へ伝送するデコーダ４１と、アドレス情報が第２のエラーアドレス空間に属するかを判別するエラーアドレス判別部８７と、エラーアドレス判別部８７によって第２のエラーアドレス空間に属すると判別されたアドレス情報をログとして記憶するエラーアドレス記憶部８９と、を備える。 （もっと読む）

【課題】電子部品のオンチップデバッグを実現するとともに、デバッグ対象となる電子部品の小型化を図る。
【解決手段】電子部品１０を構成するＣＰＵ１１から出力されるアドレスＡ、データＤ、及び読書き指示Ｃの内容が、所定の条件を満たすか否かを判断する第１比較器２１ａ、第２比較器２１ｂ、及び第３比較器２１ｃを、電子部品１０に設ける。そして、第１比較器２１ａ、第２比較器２１ｂ、及び第３比較器２１ｃの判断結果に基づいて、トレース記録信号を生成する。 （もっと読む）

【課題】並列化されていないソフトウェアを用いて、マルチコアプロセッサを有する情報処理システムで並列化したソフトウェアを動作させたときの性能を評価する。
【解決手段】並列化前のソフトウェア１０９を命令セットシミュレータ１０２で動作させながら、命令セットシミュレータでのシミュレーションにより要求されたバスアクセスを分割条件に従って分割し、バスシミュレータ１０３にて、バスの各ポートに対して分割されたバスアクセスについてバスモデルに対するバスアクセスを生成させバスモデルに供給するようにして、ソフトウェアの並列化を行うことなく、マルチコアプロセッサを有する情報処理システムで並列化したソフトウェアを動作させたときのバスアクセスを再現する。 （もっと読む）

【課題】トレースデータの容量が大きい場合でも、処理すべきデータの優先度に応じ、重要な情報が失われることを回避する。
【解決手段】集積回路２は、バス相互接続１６を経由して、トレース出力デバイス８へ接続される、データソース６としてのプロセッサを備える。トレース出力デバイス８にマップされた異なるメモリアドレスは、異なる優先度レベルに関連付けられる。少なくとも１つのメモリアドレスに書き込まれたトレースデータは、これが受け入れられた、またはトレース出力デバイス８によってデータが処理可能になるまで、伝送がストールされた、第１の優先度レベルを有する。異なるメモリアドレスに関連付けられた別の優先度レベルは、トレース出力デバイス８が、処理する能力を有さない場合、例えば、その時点でそのデータを格納する能力を有さない場合に、データが常に受け入れられるが、破棄される。 （もっと読む）

【課題】デバッグ機能等の複雑な機能を搭載することなく、自動的に短時間で異常原因を検出可能なＭＰＵを提供する。
【解決手段】マイクロコントローラは、処理ユニットによるプログラムの実行開始を起点として、レジスタの格納情報が指定する期間が経過すると、処理ユニットにプログラムの実行を停止させるとともに、バッファにバス上の情報を格納させる制御ユニットと、バッファに格納した情報を外部に送信可能であると共に外部からの情報を受信可能である通信ユニットとを含み、処理ユニットは、通信ユニットにより外部から受信した情報とバッファに格納した情報とを比較し、該比較の結果に応じて、レジスタの格納情報を異なる期間を指定する情報に書き換えてプログラムの先頭からの実行を再度開始する動作、或いは、少なくともレジスタの格納情報を外部に出力する動作、の何れかを選択し実行する。 （もっと読む）

【課題】コストや処理性能の制限が厳しい組込系コントローラへの組込みが容易で、ＣＰＵ処理性能に影響を与えないように故障解析用のログ収集を可能にしたモニタリング装置を有する組込系コントローラの提供。
【解決手段】ＣＰＵを有する組込系コントローラにおいて、ＰＬＤ（Programmable Logic Device）で構成されたモニタリング装置を設けることにより、ＣＰＵに余計な負荷をかけないようにしながらＣＰＵの外部からＣＰＵのメモリへのリードアクセスの際のアドレスのログとＮＭＩ発生時の割込要因のログとのうち少なくとも一方、望ましくは両方をモニタリング装置に設けた履歴レジスタに蓄積する。 （もっと読む）

【課題】 ＪＴＡＧ−ＩＣＥやロジックアナライザ等の測定器を用いることなく、ソフトウェアプログラムの介在を極力排除し、ＬＳＩ内部のモードを極力変化させることなく、ソフトウェアプログラム及びハードウェアにおける問題発生条件の特定、及び問題解析を可能とする。
【解決手段】 バスコントローラから供給される各イニシエータとの間で送受信されたデータ、及び当該データに対応する上記イニシエータ識別番号を、バスイニシエータモニタの内蔵メモリに記憶する。そして、所定のアボート、或いはシステムリセットが発生した際に、上記内蔵メモリをライトプロテクト状態とし、このライトプロテクト状態とされた内蔵メモリに記憶されている上記データ及び上記イニシエータ識別番号を、シリアルデータラインを介して外部に出力して問題発生条件の特定及び問題解析を行う。 （もっと読む）

【課題】ＣＰＵに負荷を掛けることなく、ソフトウェアが実行する処理タスクの異常を確実に検出することができる半導体装置を提供する。
【解決手段】ＣＰＵ２が実行するソフトウェアの処理タスクの実行状態を記憶し、処理タスクの実行状態を示す実行状態信号２０２を出力するタスク状態記憶部１０と、ＣＰＵ２の制御に基づいて出力される処理タスクに対する割り込み信号２０１と、実行状態信号２０２とを取得し、処理タスクが正常に実行されている場合、正常動作中信号２０３を出力するタスク正常判定部２１と、正常動作中信号２０３に基づいて、クリア信号２０４を出力するクリア出力部２２と、所定の時間以内にクリア信号２０４を取得した場合、タイマカウント値をクリアし、所定の時間が経過してもクリア信号２０４を取得できない場合、リセット信号２０５をＣＰＵ２へ出力するウォッチドッグタイマ３０とを具備する。 （もっと読む）

【課題】ボード実装レベルにおいても、容易に内部信号を外部で観測してデバッグを行なうことのできるデバッグシステムを提供する。
【解決手段】半導体情報処理装置においてデバッグサポートユニット（２ａ）からのＣＰＵ動作トレース情報とバスマスタ（７）のメモリアクセス時に出力される内部バス（３）上の内部アクセス情報をデバッグ指示信号に従って選択して外部へ伝達するマルチプレクサ（８，８Ａ）を設けるとともに装置外部にこれらのアクセス情報を格納するメモリ領域を設ける。 （もっと読む）

【課題】、内蔵するデバッグ回路からメモリ等の内部リソースに直接にアクセスできる構成において、バスを効率的に使用可能なようにバス権獲得要求及び承認を制御する集積回路を提供する。
【解決手段】集積回路は、バスと、ユーザプログラムを実行する処理ユニットと、処理ユニットからの命令転送要求に応答して処理ユニットにバスを介して命令レジスタ内の命令を転送する、バスに接続されたデバッグ回路とを含み、処理ユニットがユーザプログラムの実行を中断して命令転送要求をデバッグ回路に対して行なうと、デバッグ回路は、命令転送要求と命令転送動作との間の期間においてバスの使用権を前記処理ユニットから解放させる応答を行なう。 （もっと読む）

【課題】 データ送受信の履歴情報を通知する制御回路、情報処理装置及び制御方法を提供する。
【解決手段】 複数のシステムボードを有する情報処理装置において、各システムボードが有するチップ６１の制御回路は、他のチップ６１が送信したデータを受信する受信回路部６１１と、受信データが、データ送受信の履歴取得の指示が設定された履歴取得情報を含むトリガーパケット７１であるかを判断し、受信データがトリガーパケット７１である場合に履歴取得情報を読み取るトリガーパケット判定部６１２と、読み取った履歴取得情報に従って履歴情報の取得を開始又は停止する履歴取得実行部６１５と、トリガーパケット７１又はこれ以外のパケットをデータとしてデータ受信回路に送信する送信回路部６１８とを有する。 （もっと読む）

【課題】プログラムのデバッグをより効率的に行なうことができるソースコードトレーサを実現する。
【解決手段】プログラム方式の電子情報処理装置であるターゲットデバイス３０と、そのプログラムであるソースコードをコンパイルし、コンパイル時にデバッグ行を挿入するコンピュータ７と、ターゲットデバイスのアドレスバス、データバス、またはインストラクションバスからデータを選択的に収集し記憶するデータ収集器１０と、データ収集器から収集データを外部のコンピュータに伝送する通信路６と、を備える。特に、デバッグ行は、デバッグ行のソースコード上の位置情報を含むデバッグ情報を、予定のアドレス向けにデバッグデータとして出力する。この際、通過した時刻情報も出力してよい。また、上記データ収集器１０は、設定した少なくとも１つのアドレスに一致する場合に、外部バスからデータを選択的に収集し記憶する。 （もっと読む）

【課題】コンピュータシステム全体に対する初期化を行うことなく、ハングアップしたモジュールを初期化し再起動できるようにする。
【解決手段】バスを介して通信を行うマスターモジュール及びスレーブモジュールを有するコンピュータシステムにて、バスの信号を監視し通信に係るハングアップを検出するバスハングアップ防止モジュールをスレーブモジュール毎に配置し、ハングアップを検出した場合には、対応するスレーブモジュールのみの再起動を指示する信号を出力するようにして、コンピュータシステム全体に対する初期化を行わずに、ハングアップしたスレーブモジュールのみを初期化し再起動できるようにする。 （もっと読む）