【課題】一つのチップの機能ブロックから別のチップの機能ブロックへデータを転送する場合に、予め定められた機能ブロックからのデータについては、転送遅延が生じないようにする。
【解決手段】監視部３７は、第１の送信バッファ２５に蓄積されているデータ量が、所定のしきい値を超えていれば、第１のチップ１１と第２のチップ１３との間でデータの転送遅延が発生するとみなす。しきい値を超えれば、第２にチップ１３に配置された複数の第２の機能ブロックのうち予め定められた第２の機能ブロックについては、第２のチップ１３において、第２の送信バッファを経由させずに第２の追越用ラインを経由させ、第１のチップ１１において、第１の受信バッファ３５を経由させずに第１の追越用ライン３９を経由させて、宛先となる第１の機能ブロック１９へ転送させる。 （もっと読む）

【課題】バスシステムが許容するトランザクション数の最大値の増大に伴う記憶容量の増大を抑制する。
【解決手段】トランザクション情報書込部５００が、リクエストが発行されるたびにリクエストに基づいてトランザクション情報を複数のトランザクション情報書込領域のうちのいずれかに書き込む。エントリ番号書込部５５０が、トランザクション情報が書き込まれるたびにリクエストに係るトランザクション処理を識別するためのトランザクション識別子に対応するＦＩＦＯメモリに対してトランザクション情報に係る領域情報を書き込む。エントリ番号読出部６００が、レスポンスが返送されるたびにレスポンスに係るトランザクション識別子に対応するＦＩＦＯメモリから領域情報を読み出す。トランザクション情報読出部６５０が、領域情報が読み出されるたびに領域情報の示すトランザクション情報書込領域からトランザクション情報を読み出す。 （もっと読む）

【課題】統合前のソフトウェアの修正を抑制して複数のＥＣＵが統合された車両制御装置等を提供すること。
【解決手段】第１のコアが実行する第１のアプリと第２のコアが実行する第２のアプリがそれぞれ外部にデータを送信する車両制御装置１００であって、バス３９を介して外部の機器と通信するため通信手段３６と、第1のコアと第２のコアの間でデータ通信する内部通信手段３７と、第２のアプリの第１の送信データを通信手段でなく内部通信手段に出力する出力先変更手段３４（２）と、内部通信手段から取得した第１の送信データを第１のアプリ又は前記通信手段のどちらに出力するかを、前記第１の送信データの送信先情報が登録されたリストテーブルに従い制御するデータ送信先制御手段３４（１）と、を有することを特徴とする。 （もっと読む）

【課題】ＳＭＰ結合するプロセッサのＩＤ番号のつけ方に関する制約と、装置仕様から要求されるＩＤ番号のつけ方に関する制約とを同時に満たし、サーバモジュールの数が増えても信号伝送品質が低下しないブレード型サーバ装置を提供する。
【解決手段】複数のサーバモジュールと、前記複数のサーバモジュールを搭載するバックプレーンと、前記複数のサーバモジュールをＳＭＰ結合させるための配線を有するＳＭＰ結合装置を備えたブレード型サーバ装置において、各サーバモジュールは、一個以上のプロセッサと、モジュール管理部を備え、前記モジュール管理部は、各プロセッサに対してプロセッサＩＤを通知するＩＤ決定部を備え、各プロセッサは、演算部と、受信したパケットを前記ＳＭＰ結合装置のどの配線経由で送るか指示するＳＭＰ仮想接続部を備え、前記ＳＭＰ仮想接続部に対して前記プロセッサＩＤを変換して通知するＩＤ変換部を備える。 （もっと読む）

【課題】処理時間の短縮及び消費電力の低減が可能な共有メモリシステムを提供すること。
【解決手段】共有メモリシステムは、アクセス監視機構１１２に対し、動画属性用のクラスタをクラスタメモリ１、２とする定義を行う。アクセス監視機構１１２は、ＤＳＰ（２）１０４が画像の属性情報を付加してメモリアクセスを行うと、クラスタメモリ１、２に対してアクセス許可を示す制御情報１３１をクラスタメモリ空間選択装置１１９に出力する。クラスタメモリ空間選択装置１１９は、制御情報１３１に従って、ＤＳＰ（２）１０４からのアクセスをクラスタメモリ１もしくは２に振り分ける。ＧＰＵ１０５からのアクセスも同様である。複数のクラスタ１１１に分割された共有メモリ１１０を複数のマスタが共有することで、キャッシュメモリのコヒーレンシを保つ。 （もっと読む）

【課題】ネットワークアクセスに関する処理量を増大を可及的に抑えつつユーザプログラムを動作させるＯＳの変更を簡単に行うことができる制御装置を得る。
【解決手段】制御データおよび宛先の機器を指定する相手先情報を生成するユーザＣＰＵと、制御データを送信するためのヘッダを生成するシステムＣＰＵと、相手先情報に基づいて制御データの送信元となるネットワークユニットを選定するデータ送信ハードウェアインタフェースと、を備え、ユーザＣＰＵは制御データをデータ送信ハードウェアインタフェースに送信し、データ送信ハードウェアインタフェースはユーザＣＰＵから送信されてきた制御データを選定したネットワークユニットに逐次転送し、選定されたネットワークユニットはヘッダおよびデータ送信ハードウェアインタフェースから転送されてきた制御データを宛先の機器に送信する。 （もっと読む）

【課題】ハイブリッドコンピュータシステムを提供する。
【解決手段】ハイブリッドコンピュータシステムを提供し、第１、第２コンピュータ装置を有する。第１コンピュータ装置は、接続ユニットにより、第２コンピュータ装置上に設置される。第１コンピュータ装置と第２コンピュータ装置が分離された時、それぞれ単独に稼働、動作する。第１、第２コンピュータ装置は、マスタースレーブ構造中で互いに通信し、単一システムに結合する。第１、第２コンピュータ装置の周辺機器は共有され、第１、第２コンピュータ装置は、マスター／スレーブシステム、或いは、スレーブ／マスターシステムである。 （もっと読む）

【課題】各シミュレータ間のデータの配送経路の設定が、容易に且つ適切に設定可能な分散型シミュレーションシステムを提供する。
【解決手段】管理装置により設定されたシミュレータ間のデータ配送経路情報に基づいて他のシミュレータに送信すべきデータの一覧情報を当該他のシミュレータに送信し、一覧情報に含まれるデータが格納される当該他のシミュレータの共有メモリのアドレス情報を当該他のシミュレータから受信し、当該アドレス情報に対応づけて自己の共有メモリに当該データの格納アドレスを設定するとともに当該データが格納される自己の共有メモリと他のシミュレータの共有メモリ間のアドレス変換テーブルを生成する共有メモリ管理部と、当該アドレス変換テーブルに基づいて自己の共有メモリから読み出した送信用データを他のシミュレータの通信処理部に送信する通信処理部を各シミュレータに備えている。 （もっと読む）

【課題】マルチプロセッサ環境で、個々のプロセッサに処理をアサインするためのクラスタ生成の際に、繰り返し実行される処理の高速化を図る。
【解決手段】フルビークル・シミュレーション・システムなどの場合、強連結成分によってクラスタを形成すると、１つのクラスタ中にブロックが、所定の個数以上あるとか、１つのクラスタの期待される処理時間が、所定の閾値を超えるなどの肥大クラスタであると同定されたクラスタに対しては、展開(unrolling)処理が適用され、肥大クラスタの処理を複数個コピーして、それを個別のプロセッサに割当てる。これにより、複数のプロセッサ上でパイプライン的に処理が進み、処理を高速化できるが、繰り返し実行される肥大クラスタのある一回の処理結果が、それ以前の処理結果に依存することがある場合には、実行に必要な入力などの値は、ある予測に基づき生成し、肥大クラスタを投機的に実行する。 （もっと読む）

【課題】ブレードサーバシステムでサーバモジュール間ＳＭＰを行う場合、バックプレーンでＳＭＰ結合の配線を行うと、バックプレーン上の配線が複雑化する。
【解決手段】バックプレーン上の配線に換えて、ブレードサーバモジュールに装着する着脱可能なＳＭＰ結合装置１０６を提供することで、論理的なＳＭＰ構成に応じた物理的なＳＭＰ結合を実現する。 （もっと読む）

【課題】全体的なレイテンシを小さくし、かつシステム全体のメモリコストを削減することのできるマルチコアシステムを得る。
【解決手段】入力バッファ部５−１〜５−ｍは、各バスマスタ２−１〜２−ｍからの転送データを蓄積する。グリッドキューメモリ６は、バスマスタ２−１〜２−ｍの個数とバススレーブ３−１〜３−ｎの個数を乗じた数だけ転送データを格納可能で、これら格納した転送データを同時に出力することが可能に構成されている。グリッドキューメモリ６からの転送データは、クロスバ８によって調停され、バススレーブ３−１〜３−ｎに対応して設けられた出力バッファ部９−１〜９−ｎに出力される。 （もっと読む）

【課題】種類の異なる複数の通信回線に属する制御機器を組み合わせて、統一的な生産設備の制御システムを構築する。
【解決手段】種類の異なる通信回線Ｌ１（例：ＦＬ−ｎｅｔ）および通信回線Ｌ２（例：Ｃｕｎｅｔ）が接続される通信回線Ｌ１入力コネクタ１０１および通信回線Ｌ２入力コネクタ１０２と、通信回線Ｌ１（通信回線Ｌ２）に接続される制御機器（ＰＬＣ）によって共有されるメモリ領域１０４ａ（メモリ領域１０５ａ）を備えた通信回線Ｌ１メモリ回路１０４（通信回線Ｌ２メモリ回路１０５）と、メモリ領域１０４ａとメモリ領域１０５ａの相互間の記憶内容を同期させるように複写するメモリデータ変換ＣＰＵ１０９を備え、通信回線Ｌ１および通信回線Ｌ２の各々に接続されたＰＬＣが互いに他の制御、監視等を可能にした信号中継装置１００である。 （もっと読む）

【課題】負荷分散のためＣＰＵ間でタスクを移行する場合の演算性能の低下を回避する。
【解決手段】マイクロコンピュータ（１）は、第１ＣＰＵ（１０）と、第１バス（７０）と、第１メモリ（５０）と、第２ＣＰＵ（２０）と、第２バス（８０）と、第２メモリ（６０）とを含む。上記第１メモリ及び上記第２メモリは、それぞれ対応する上記第１ＣＰＵ及び上記第２ＣＰＵによって個別的に管理されるアドレス空間に配置される。そして、上記第１メモリ内にデータ領域を持つようにプログラムされたタスクが上記２メモリに転送されて上記第２ＣＰＵで実行される場合、上記タスクによる上記第１メモリへのアクセスが上記第２メモリへのアクセスとなるように、上記第２ＣＰＵから出力されたアドレスを変換するためのアドレス変換回路（１６０）を設ける。アクセスサイクル数を削減して、負荷分散のためＣＰＵ間でタスクを移行する場合の演算性能の低下を回避する。 （もっと読む）

【課題】複数のプロセッサ間でのデータ転送効率を向上可能なマルチプロセッサシステムを提供する。
【解決手段】例えば、マイコン［１］ＭＣ１およびそのシステムメモリＭＥＭ１と、マイコン［２］ＭＣ２およびそのシステムメモリＭＥＭ２とを備えた構成において、ＭＥＭ１のデータをＭＥＭ２に転送する際の経路上にデータ中継装置ＰＣＩＣを設ける。ＰＣＩＣは、バッファ［Ａ］ＢＦＡおよびバッファ［Ｂ］ＢＦＢを含み、大容量のデータを転送する際にはＢＦＡとＢＦＢが交互にアクセスされる。例えば、ＭＣ１内のＤＭＡコントローラＤＭＡＣ１によってＢＦＢにデータが格納される際には、ＭＣ２内のＤＭＡコントローラＤＭＡＣ２によってＢＦＡからデータを読み出され（Ｓ６３）、これによって空となったＢＦＡに対して続くデータがＤＭＡＣ１によって格納される（Ｓ６４）。 （もっと読む）

【課題】データ転送効率を向上させることができるメモリ共有システム装置を提供する。
【解決手段】順方向メモリ領域と逆方向メモリ領域とに分割された共有メモリと，共有メモリをバッファ領域として順方向のデータ転送と逆方向のデータ転送を行う第１，第２のプロセッサとを有し，第１または第２のプロセッサは，順方向メモリ領域と逆方向メモリ領域について，それぞれのメモリ解放基準値を設定し，転送データの読み出しが完了した使用済みメモリ領域がメモリ解放基準値に達した時に，使用済みメモリ領域を開放して書き込み可能にするメモリ解放処理を行い，第１または第２のプロセッサは，順方向データ転送速度と逆方向データ転送速度とを監視し，メモリ解放基準値を，対応する転送速度が第１の転送速度の場合に第１のメモリ解放基準値に設定し，より大きい第２の転送速度の場合により小さい第２のメモリ解放基準値に設定する。 （もっと読む）

【課題】帯域幅を有利に保存し、システム全体の性能を向上させる、データ処理システムのための相互接続ファブリックを提供する。
【解決手段】処理装置のうちの複数の異なる処理装置間の通信のうちの少なくともいくつかが、複数の処理装置のうちの少なくとも１つの中間処理装置を介して送信されるように、ポイント・ツー・ポイント通信のための複数の通信リンクにより結合している複数の処理装置を備え、前記中間処理装置が第１の動作を開始する１つまたは複数のマスタと、前記複数の処理装置のうちの１つの他の処理装置が開始した第２の動作を受信するスヌーパと、その処理装置内で前記１つまたは複数のマスタが開始した第１の動作のマスタ・タグを格納するための物理キューと、前記中間処理装置のところで観察した第２の動作に、他の第２の動作に関する観察の順序を示すチケット番号を割り当てるチケット発行機構を備える。 （もっと読む）

【課題】複数のノード間での通信方法を開示する。
【解決手段】各ノードは、複数のプロセッサおよび相互接続チップセットを含み、第１のノード内のプロセッサからデータ要求を発行し、拡張ポート（またはスケーラビリティポート）を通してこのデータ要求を他のノードに渡す。また、データ要求に応答してメモリのアクセスを開始し、各ノード内の各プロセッサのプロセッサキャッシュをスヌープする。従って、該要求を発行するプロセッサを持つノード内の（あるいは別のノードの）プロセッサキャッシュまたはメモリ内のデータの格納場所を識別する。さらに、ルータシステムにて２つの直接結合されたノード間でデータを要求する方法と、相互接続システム内の３またはそれ以上のノード間でのデータ要求方法と、相互接続システム内のクロスケースの解消方法と、ノードを直接またはプロトコルエンジンを通して結合するための相互接続システムも開示する。 （もっと読む）

【課題】 複数のデータ処理装置が複数の通信路を介して互いに接続されたデータ処理システムにおいて、データ処理装置の構成および動作を複雑にすることなく、縮退運転を実現する。
【解決手段】 データ処理装置１１−１、１１−２間には、２本のデータ通信路３Ａ、３Ｂが設けられている。各データ処理装置とデータ通信路３Ａ、３Ｂとの間には、それぞれＩ／Ｏポート１３が設けられている。データ通信路３Ｂにおいて障害が発生すると、データＢは、Ｉ／Ｏポート１３（１Ｂ）、迂回通信路２１−１、Ｉ／Ｏポート１３（１Ａ）、データ通信路３Ａ、Ｉ／Ｏポート１３（２Ａ）、迂回通信路２１−２、およびＩ／Ｏポート１３（２Ｂ）を介して転送される。 （もっと読む）

【課題】メモリまでの配線を簡単化でき、面積増加と長距離配線による性能低下を防止でき、システムのスケーラビリティーの拡張性を向上できる共有メモリ装置を提供する。
【解決手段】各メモリシステム１１−１〜１１−ｎは、データを記憶するたとえばＤＲＡＭやＳＲＡＭ等のメモリマクロ１２、メモリマクロ１２のアクセスを行って所定のデータ処理を行うプロセッサ１３、並びに、自ステージのプロセッサ１２とメモリマクロ１１間の情報（データ、並びに、コマンドおよびアドレス）の授受を行い、かつ、異なるメモリシステムのメモリコントロールユニットとの情報（コマンドおよびアドレスのみ）の授受を行うメモリコントロールユニット１４を含み、メモリマクロ１２は、データ転送が可能なメモリインタフェース１５を備えており、異なるメモリシステムのメモリマクロのメモリインタフェース同士が接続されている。 （もっと読む）

【課題】
【解決手段】 各プロセッサクラスタにおいて、トランザクションの処理が複数のプロトコルエンジン間で分散される、マルチプロセッサシステムが開示される。各クラスタは、ローカルなポイントツーポイント（ｐｏｉｎｔ−ｔｏ−ｐｏｉｎｔ）アーキテクチャによって相互に接続された相互接続コントローラおよび複数のローカルノードを含む。各クラスタ内の相互接続コントローラは、トランザクションを処理するための複数のプロトコルエンジンを有する。トランザクションは、それら自身に関連付けられた宛先情報の使用によって、プロトコルエンジン間で分散される。
（もっと読む）