【課題】プロセッサ間通信の高速化が可能なプロセッサ間通信システムを提供する。
【解決手段】プロセッサ間通信システムは、複数のプロセッサと、複数のプロセッサのいずれかからマルチキャストパケットを受信するとそのパケットを複数のプロセッサのうちそのパケットに宛先として指定された複数のプロセッサに転送する転送装置を含む。各プロセッサは、記憶手段、記憶手段内の基準書込み位置を示す位置情報を保持する保持手段、基準書込み位置を基準にして自プロセッサ用に予め設定された書込み領域を表した調整値とデータが記載されたマルチキャストパケットを転送装置に送信する送信手段、および、送信されたマルチキャストパケットを転送装置を介して受信すると、そのパケットに記載された調整値と保持手段内の位置情報とに基づいて記憶手段における書込み位置を決定しその書込み位置にパケットに記載されたデータを格納する受信手段を含む。 （もっと読む）

【課題】疎結合型マルチプロセッサシステムにおいて、レイテンシが短く、ＣＰＵの処理負担が比較的軽く、ソフトウェアの開発効率の低下を極力抑えることが可能なマルチプロセッサシステムを提供する。
【解決手段】リーフノード５０Ｂは、通信回線５２を介して、リーフノード５０Ｃに対してリモートメモリの割り当てを要求し、ルートノード５０Ａに対してメモリマッピングコネクションの作成を要求する。ルートノード５０Ａは、当該要求に応じて、メモリウィンドウ６０３Ｂに対してリモートメモリ６０２Ｃをマッピングし、通信回線５１を介してリーフノード５０Ｂに対してメモリマッピングを指示する。リーフノード５０Ｂは、リモートメモリ６０２Ｃのアドレスについて、メインメモリ５０１Ｂのメモリ空間へマッピングするメモリマッピングを行う。この結果、リーフノード５０Ｂは、通信回線５１を介してリモートメモリ６０２Ｃに対してアクセス可能になる。 （もっと読む）

共有メモリ・システムにおいて性能を高め、電力要求を低減するために、バス・トランザクションの同期を制御する効率的な技術が記載される。性能を高め電力使用を低減するために、バス・マスタと共有メモリ・デバイスとの間の効率的なデータ転送を提供する複雑な処理システムにおける相互接続構成もまた記載される。一例において、遠隔デバイスへのバス・トランザクションの同期を制御する方法が取り扱われる。デバイスへ向けられたメモリ・バリア・コマンドが受信される。デバイスへ向けられたメモリ・バリア・コマンドは、１または複数の宛先デバイスを決定するために復号される。この復号に応答して、メモリ・バリア・コマンドが、１または複数の宛先デバイスへ選択的にルーティングされる。記載された技術は、高速なデバイスへ向けられたメモリ・バリア機能、向上したバス帯域幅機能、および節電機能を組み合わせる。
（もっと読む）

【課題】一方のプロセッサ用のプログラムを、他方のプロセッサ用のプログラムへ変換する際に、正しく実行されるプログラムへ変換することができる。
【解決手段】本発明は、第１のメモリ４０へアクセスする第１のプロセッサ１０ａと、第２のメモリ２０へアクセスする第２のプロセッサ１０ｂと、第１のメモリ４０と第２のメモリ２０間のデータ転送を行うデータ転送手段５０とを備える情報処理装置１において、第１のプロセッサ１０ａに、プログラムを構成する命令について、メモリアクセス命令以外の命令を第２のプロセッサ１０ｂ用の命令へ変換させ、メモリアクセス命令を第１のメモリ４０上のアクセスデータを第２のメモリ２０へデータ転送手段を介して転送させるプログラムの呼び出し命令を含む命令列へ変換させる機能を実現させることを特徴とするプログラムである。 （もっと読む）

【課題】ＣＰＵあるいは専用処理装置による処理とパイプラインステージ間のデータ受け渡し処理の同期を効率的に取ることのできる画像処理技術を提供する。
【解決手段】主メモリ３に書き込まれた第１の画像を読み出して第１の処理を施して第２の画像として前記主メモリに書き込む第１の画像処理装置２０と、前記主メモリに書き込まれた第２の画像を読み出して第２の処理を施して第３の画像として前記主メモリに書き込む第２の画像処理装置４０と、前記主メモリに書き込まれる画像のアドレスを監視し、予め設定した第１の値になったとき前記第１の処理を開始し、予め設定した第２の値になったとき前記第２の処理を開始するアドレス監視装置１０を備えた。 （もっと読む）

【課題】情報処理装置に搭載された複数のＦＷＨの一部に障害が生じていても、情報処理装置を正常に運用することができるシステム制御装置、情報処理装置および入出力要求制御方法を提供すること。
【解決手段】システム制御装置３００₁は、同一の情報処理装置内に搭載された各ＦＷＨにアクセスするための領域がマッピングされたアドレスマップを記憶するアドレスマップ記憶部３１０と、ＣＰＵから入出力要求を受けた場合に、入出力要求に含まれるアドレスをアドレスマップ記憶部３１０に記憶されたアドレスマップと比較し、アドレスが、当該のシステム制御装置とローカルに接続されていないＦＷＨに対応する領域に含まれるならば、入出力要求を同一の情報処理装置内に搭載された他のシステム制御装置へ転送する入出力対象判定部３３０とを備える。 （もっと読む）

【課題】ネットワークのノード関係とメモリ構造とを一致或いは近い構造にし、ノードの増減やネットワーク構造の変更などを分散共有メモリを用いた通信のデータ転送機能に対して容易に設定することができるデータ転送制御装置を提供する。
【解決手段】ノード１−Ｆにおいて、分散共有メモリ１−Ｃは、演算装置によって書き込みまたは読み出しが行われ、メモリ番地がネットワーク１−Ｉに接続された他のノード内のメモリ番地と仮想的或いは物理的に同一とされている。ノード番地対応手段１−Ｂは、メモリ番地が入力されると、分散共有メモリ１−Ｃの階層状の構成と、複数に区分されたネットワーク１−Ｉの構成との対応付けに基づいて、該メモリ番地を含む分散共有メモリ１−Ｃの領域と対応づけられたノード番地を出力する。 （もっと読む）

【課題】ＣＰＵとＧＰＵが連携してグラフィックス処理を行う場合、ＣＰＵとＧＰＵに搭載されたメモリの利用効率を高める。
【解決手段】ＣＰＵ１００とＧＰＵ２００がＩＯＩＦ１１０で接続されたマルチプロセッサシステムを提供する。ＣＰＵ１００側にはメインメモリ１２０が搭載され、ＧＰＵ２００側にはローカルメモリ２２０が搭載される。ＣＰＵ１００は、アプリケーション３１０がグラフィックスライブラリ３００を用いて生成したグラフィックスコマンドを、メインメモリ１２０内のコマンドバッファ１０にキューイングする。ＧＰＵ２００は、コマンドバッファ１０に蓄積されたグラフィックスコマンドを読み出して実行する。メインメモリ１２０の領域はＩ／Ｏアドレス空間にメモリマッピングされ、ＧＰＵ２００は、ＩＯＩＦ１１０を介して、Ｉ／Ｏアドレス空間にメモリマッピングされたデータを読み出し、グラフィックス演算に利用する。 （もっと読む）

マルチプロセッサシステムのプロセッサから、データに対するメモリアクセス要求を受信し、前記メモリアクセス要求の前記データが、通信ネットワークを介して前記マルチプロセッサシステムと結合されたリモート処理システムに記憶されているかどうかを決定し、前記リモート処理システムから前記データを要求し、前記通信ネットワークを介して前記リモート処理システムから前記データを受信し、前記マルチプロセッサシステムの前記プロセッサに前記データを提供する方法および装置である。
（もっと読む）

【課題】 多数のノードを接続可能なノード間情報共有システム。
【解決手段】 ノード１０を先頭ノードとして複数のノード１０〜１４がネットワークを介して一列に接続されたノード集団を形成するノード間情報共有システムにおいて、各ノードは、先頭ノード参照領域と、次ノード参照領域と、分散共有メモリを備える。先頭ノード参照領域には、先頭ノードへの参照３１〜３４を格納する。次ノード参照領域には、次ノードへの参照２０〜２３を格納する。分散共有メモリには、ノード間情報共有システムにおいて共有する共有情報を記憶する。ノードにおいて生成された共有情報は、先頭ノード参照領域の参照アドレスに基づいて先頭ノードへ送信する。他のノードから受信した共有情報は、分散共有メモリへ記憶させると共に、次ノード参照領域の参照アドレスに基づいて次ノードへ送信する。 （もっと読む）

【課題】データの共有に際して、いくつかの状況下において、データの一貫性の管理が要求されうる。
【解決手段】複数のデバイスのうちの一のデバイスからのデータコマンドを、複数のプロセッサシステム１００のうちの一のプロセッサシステム１００Ｂ内の第２アドレス集結部ＡＣ１Ｂに送信するステップと、他のプロセッサシステムであって、データコマンドにより送信されたデータを自身内に保存せしめる一つのプロセッサシステム１００Ａを選択するステップと、その選択されたプロセッサシステム１００Ａの第１アドレス集結部ＡＣ０Ａに、データコマンドを送信するステップと、選択されたプロセッサシステム１００Ａの第１アドレス集結部ＡＣ０Ａからのデータコマンドを、複数のプロセッサシステム１００のそれぞれに含まれる第２アドレス集結部ＡＣ１にブロードキャストするステップを提供する方法および装置を提供する。 （もっと読む）

【課題】簡潔な構成で、処理能力の大幅な低下を招くことなく、他のプロセッサの動作や割り込み処理に対するアトミック性を確保する。
【解決手段】アドレス格納部１３１はアトミックオペレーションでアクセスされるメインメモリ３のアドレスを格納する。データ格納部１３２にはメインメモリ３から読み込まれたデータやＣＰＵ１００によるアトミックオペレーションの処理結果のデータを格納する。割り込み検出フラグ１３４は割り込み復帰命令が実行されたときにセットされる。メモリアクセス制御部１３３は、アトミックオペレーションが終了するときに、割り込み検出フラグ１３４等に応じて判定回路１３９から出力されるアトミック性保証信号に基づき、処理結果データのメインメモリ３への書き込みを停止する。 （もっと読む）

【課題】 ＰＵがネットワーク手段（接続装置）を介し、複数のＭＵにアクセスするシステムでは、ネットワーク手段の過負荷が生じ易く、ＰＵ内の演算処理がロードデータ待ちし、システムの性能を低下させる要因になっていた。
【解決手段】 複数のＰＵ（処理装置）、複数のＭＵ（記憶装置）がネットワーク手段３で接続されたデータ処理システムであり、ＰＵにはＣＰＵポート（要求元）１４０より要求情報を受け、これと先行要求情報を比較し、コマンド及びアドレスの所定部が一致すれば、ＲＱ情報に代わり、差分フラグを立てアドレスの差分を出力する削減手段１２０、ＲＱパケットや差分パケットを作成送信するＰパケット手段１３０とを要求元ごとに備え、ＭＵにはパケットを受信するＭパケット手段２０１、差分フラグがオンで、差分パケットと保持している先行要求情報から今回の要求情報を作成する復元手段２０２を備える。 （もっと読む）