【課題】現用系のＣＰＵが異常になったときに、安全に現用系から待機系へ切り換えることができる、高い信頼性を保障する情報処理装置およびそのメモリ制御方法を提供する。
【解決手段】本発明の情報処理装置は、現用系からの共用メモリへの書き込みを禁止または許可する現用系のアクセス制御装置と、待機系に通知する通知データを前記共用メモリに書き込むときのみ前記現用系のアクセス制御装置に該共用メモリへの書き込みを許可させ、前記通知データを前記共用メモリに書き込むと、該通知データを該共用メモリに書き込み済みであることを示す書き込み通知を待機系に通知する現用系のＣＰＵと、前記現用系のＣＰＵから前記書き込み通知が通知されると、前記通知データを前記共用メモリから読み出し、待機系のメモリに保存し、現用系から待機系に切り替わると、該待機系のメモリに保存された通知データを用いて処理を実行する待機系のＣＰＵを有する。 （もっと読む）

【課題】ノードコントローラの障害によるシステム停止時間を短縮することが可能なマルチプロセッサシステムを提供することにある。
【解決手段】第一ノードコントローラと第二ノードコントローラは、リクエストに含まれるアクセス先のメモリアドレスに基づいて、リクエストの送信先の識別子を決定する第一、及び第二リクエスト制御部と、第一リクエスト制御部へリクエストを出力すべきリクエストの送信先の識別子を記憶する第一レジスタと、第二リクエスト制御部へリクエストを出力すべきリクエストの送信先の識別子を記憶する第二レジスタと、リクエストを受信すると、リクエストの送信先の識別子と、第一、及び第二レジスタに設定された識別子に基づいて、第一、第二リクエスト制御部のいずれかにリクエストの出力先を決定する第一ルーティングテーブルと、第一、第二リクエスト制御部の決定した送信先の識別子に基づいて、送信先の識別子に対応する信号線を選択して、リクエストを送信する第二ルーティングテーブルと、を備える。 （もっと読む）

- 再設定可能なハードウェアプラットフォームと、- DNA言語として定義されるプログラミング言語のプログラムを実施することで、システムの自己組織化および自己維持を実現するためにプログラミングされるように構成されるセルとして定義される、複数のハードウェアユニットとを備え、各セルは、システム内の他のセルと通信し、システムは、DNA言語からのキーワードを、バイナリDNAコードに変換するコンバータプログラムをさらに含み、自己組織化は、DNAコードが、セルに送信され、セルは、システム内でのその機能を決定することを含み、第1のセルで欠陥が発生し、第1のセルがその機能を停止する場合、システムが、第1のセルがその機能を停止したという情報をセルに送信し、その後、第2のセルが第1のセルの機能を引き受けるために、自己組織化が再び実行されることで、自己維持が実行されるシステムが開示される。
（もっと読む）

方法、システム、機械可読媒体、及び装置が、クラスタを「古い」仮想クラスタ（古いアクティブクラスタ）及び「新しい」仮想クラスタ（新しい予備クラスタ）という２つの仮想クラスタに分岐させることによりクラスタをアップグレードすること、及び古いクラスタのメンバを繰り返しアップグレードしながら古いクラスタのメンバを新しいクラスタに移行させることを目的とする。メンバを新しいクラスタに追加する一方で、既存の接続及び新しい接続を古いクラスタによりシームレスに処理する。任意に、古いクラスタのメンバ数と新しいクラスタのメンバ数がほぼ等しくなったら、古いクラスタと新しいクラスタ間で状態ミラーリングを行う。閾値数のメンバが新しいクラスタに移動すると、新しいクラスタが制御及び処理を引き継ぐことができる。接続性を古いクラスタから新しいクラスタにフェイルオーバすることにより、古いクラスタから新しいクラスタへの制御の移行を行うことができる。 （もっと読む）

【課題】マルチノード・データ処理システムにおいてアクティブなプロセッサの数を動的に変更する方法及び構成を提供する。
【解決手段】 マルチノード・データ処理システムにおいてアクティブなプロセッサの数を動的に変更する際に、一実施形態は、電源投入時にプロセッサがロードするＢＩＯＳの部分を変更するための、変換、コード（プログラム）、状態機械、又は他の論理を含む。幾つかの実施形態において、ＧＰＩＯピンによって送信された信号は、電源投入時にプロセッサがロードするＢＩＯＳの部分へのアドレス・ラインをフリップすることができる。幾つかの実施形態において、サービス・プロセッサは、ＧＰＩＯ又は不揮発性ＲＡＭの値を設定することができる。プロセッサの電源投入を制御するＢＩＯＳの部分は、値を読み取ることができ、その値によって分岐させることができる。 （もっと読む）

少なくとも２つの処理ユニットと、データまたは指令の少なくともいずれかのための少なくとも１つの第１のメモリもしくはメモリ領域とを有する計算機システム内でデータまたは指令の少なくともいずれかを記憶する装置および方法であって、装置には、少なくとも２つの駆動モードの間を切替える切替手段、および比較手段が設けられており、第１の駆動モードが比較モードに相当し、第２の駆動モードがパフォーマンスモードに相当する。ここで、装置内には、第２のメモリもしくはメモリ領域が設けられており、装置がキャッシュメモリシステムとして形成され、かつ少なくとも２つの分離されたポートを備えており、第２のメモリもしくはメモリ領域の同一または異なるメモリセルに対して、少なくとも２つの処理ユニットがポートを介してアクセスし、第１のメモリシステムからのデータまたは指令の少なくともいずれかがブロック単位で一時的に記憶される。 （もっと読む）

【課題】構成情報の管理および設定が容易なブレードサーバシステムを提供する。
【解決手段】シャーシ１０、１１、２０、２１は、複数のスロットを有するバックプレーン１０３と、これらスロットに挿入されるＣＰＵブレードサーバ１０１およびＣＭＭ１０２ａとを有する。バックプレーン１０３は、筐体番号、筐体内シャーシ番号およびシャーシ内スロットＩＤが格納された記憶部を備える。ＣＰＵブレードサーバ１０１は、スロットに挿入されると、該スロットに関するシャーシ内スロットＩＤをバックプレーン１０３から取得する。ＣＭＭ１０２ａは、スロットに挿入されると、上記筐体番号および筐体内シャーシ番号をバックプレーン１０３から取得して保持するとともに、バックプレーン１０３を通じて、ブレードサーバ１０１の構成を管理する。シャーシ１０のＣＭＭ１０２ａが、他のシャーシ１１、２０、２１のＣＭＭ１０２ａを管理する。 （もっと読む）

【課題】相互監視により障害ノードを切り離すクラスタリングシステムのノード間インターフェース
【解決手段】本発明の一実施形態は、高可用性クラスタ装置であって、複数の計算ノードと、上記ノードの各々に接続するように構成されたハードウェアインタフェースと、を具備する高可用性クラスタ装置に関する。ノード間接続は、ハードウェアインタフェースに結合され、上記ノード間でノードステータス信号を通信する。ノードは、ノード間接続のトポロジカルな接続性を中断することなくハードウェアインタフェースに接続された状態から除去可能である。 （もっと読む）

本発明は、複数の協働するコンピュータ（ホストと呼ばれる）のクラスタの中に共通のメンバーシップを確立し維持するためのソフトウェアベース通信アーキテクチャおよび関連ソフトウェア方法を備える。本発明は、もっとも近いネイバー、および、一次または多次元のアレイに論理的に組織されるクラスタコンピュータの間の重なり合いハートビート接続の使用を組み込む。ハートビート接続のこの配列は、２つの主要な利点を有する。第１に、ホストはメンバーシップを分割せずに別のホストの故障を即座に検出しそれからリカバリすることができるため、ホスト故障後にクラスタメンバーシップを高度に利用可能に保つ。第２に、特定のハートビート接続を維持するためのホスト当たりの計算およびメッセージ通過オーバーヘッドは固定され且つ基礎となる物理的なネットワークは拡張することができるため、クラスタメンバーシップが大きな数（たとえば、何百）のコンピュータへ拡張することを可能にする。このメンバーシップアーキテクチャは、負荷のバランスをとる目的で隣接しているホストによって作業負荷への変化がクラスタ風に作られ伝播される分散アプリケーション（分割されたデータベース等）によく適している。
（もっと読む）

【課題】信頼性の高いクラスタシステムを提供する。
【解決手段】複数のノードで構成されるクラスタを複数設け、一定時間毎に行なわれるチェックポイントの時、またはジョブの終了時に各クラスタからの実行結果の多数決をとる。 （もっと読む）