【課題】自己診断する論理の範囲を比較回路以外の検査論理、更にはメイン論理に広げ、検査論理、メイン論理に異常がある場合、比較回路が不一致を発生する前に検出し装置の交換ができるようにする。
【解決手段】同じ入力が与えられ、同じ論理演算を実施する第１と第２の論理部、第１と第２の論理部のいずれかにエラー信号を与えるエラー注入回路、第１と第２の論理部の出力を入力し選択した信号を与える選択回路と第１と第２の論理部の出力を比較し、比較不一致信号を与える比較回路とを備えた比較補正回路から構成され、比較補正回路は、第１と第２の論理部のいずれかにエラー信号を与えた時、第１と第２の論理部の出力が不一致にならない場合、または、第１と第２の論理部にエラー信号を与えないときに、第１と第２の論理部の出力が不一致になる場合に異常があると判断する。 （もっと読む）

【課題】スキャンテストに要する時間を削減するテストパタン作成方法を提供する。
【解決手段】テストパタン作成方法は、組み合わせ論理回路と少なくとも一つのスキャンチェーンとに関する情報を、記録媒体から読み出し、少なくとも一つのスキャンチェーンの入力側に近いフリップフロップから順番に抽出し（ステップＳ２１）、抽出したフリップフロップがスキャンキャプチャ動作によって組み合わせ論理回路から取り込むキャプチャデータと照合する期待値の必要性を判定し（ステップＳ２２〜Ｓ２５）、期待値が不要と判定されたフリップフロップが入力側から連続して存在するフリップフロップの数を取得し（ステップＳ２７）、スキャンチェーンに含まれるフリップフロップの総数と、取得したフリップフロップの数との差分を、スキャンキャプチャ動作後のスキャンシフト回数として決定する（ステップＳ２８）。 （もっと読む）

【課題】安全関連部と非安全関連部が混在している制御装置において、中央処理部が安全関連部にアクセスしたときのみ、データバス及びアドレスバス上の転送エラーを検知する制御装置を提供する。
【解決手段】制御装置の集積回路６ａ内に、ＣＰＵ１ａが安全関連レジスタにアクセスする際に、安全関連レジスタの値を格納するデータバス診断レジスタ１２と、アドレスバスの値を格納するアドレスバス診断レジスタ１３と、ＣＰＵ１ａが安全関連レジスタにアクセスする際にのみ、データバス診断レジスタ１２に安全関連レジスタの値を、アドレスバス診断レジスタに１３アドレスバスの値を夫々格納させるためのバス診断信号（ＣＨＫＢＵＳ）１５を、データバス診断レジスタ１２及びアドレスバス診断レジスタ１３に供給するバス診断アドレス判定部１４とを設ける。 （もっと読む）

【課題】本発明は、ＡＳＩＣ等の集積回路を単体で工数を削減しつつ、安価かつ適切に評価する。
【解決手段】エンジンＡＳＩＣ１１は、動作モード切り替え用レジスタ３９にテストモードが設定されると、スキャナ５から入力される画像データに対して、Ｓ２Ｍ画像処理モジュール３１が、ライン同期信号s_lsync_n及びフレーム有効信号s_fgate_nに基づいて画像処理を施して、ＷＤＭＡＣ３３ａ〜３３ｄがライト用アービタ３５、リードデータセレクタ（R_SEL）４０を介してバッファ制御部３８に保管し、バッファ制御部３８の画像データをＲＤＭＡＣ３４ａ〜３４ｄがリード用アービタ３６、リードデータセレクタ（R_SEL）４１を介して読み取ってＭ２Ｐ画像処理モジュール３２に送る。Ｍ２Ｐ画像処理モジュール３２は、該画像データに対して画像処理してプロッタ６に出力する。 （もっと読む）

【課題】開発期間や開発コストを低減することができる、半導体集積回路の機能検証装置、及び半導体集積回路の機能検証方法を提供する。
【解決手段】テストシナリオ３１に従いスティミュラスを生成するスティミュラス生成部３２１と、論理回路３２２から得られる出力値と期待値とを比較して一致するか否かを判定する結果判定部３２３と、出力値と期待値が不一致であると判定された場合に不一致情報をＦａｉｌログ３４として出力するＦａｉｌログ生成部３２６と、論理回路３２２内の全ての信号・レジスタ・記憶素子の値を論理回路状態情報として論理回路状態情報記憶部３３に保存させる状態ダンプ部３２４と、出力値と期待値が不一致であると判定された場合に論理回路状態情報記憶部３３に保存されている論理回路状態情報を論理回路３２２にロードさせる状態ロード部３２５と、を備えていることを特徴とする。 （もっと読む）

【課題】スキャンテスト設計が施された機能ブロックと付加回路とを含む論理回路全体を故障診断を可能とし、診断処理時間を大幅に短縮可能とする装置、方法の提供。
【解決手段】論理回路内のスキャンフリップフロップで構成されるスキャンチェーンの構成情報、論理回路の設計情報を入力データ１として入力し、論理回路においてパラレル領域以外の回路部をシリアル領域として抽出することで、前記論理回路を前記パラレル領域とシリアル領域に分割する回路分割手段２と、正常回路における論理値を期待値として求める期待値計算手段３と、テストパタンに対する論理回路のテスト出力を入力データ１として入力し、テスト出力および、シリアル領域とパラレル領域の期待値を用いて、パラレル領域およびシリアル領域を故障診断し、出力部に出力する故障診断手段４とを備える。 （もっと読む）

【課題】 プログラムコードの自己診断によって特定のコマンド処理に不具合が発生すること、あるいはプログラムコード自己診断の実行が不十分となることを回避することのできるＩＣカード及びプログラムコードの診断方法を提供する。
【解決手段】 外部からのコマンドを解釈実行し、その結果を応答するＩＣカード（１）において、ＩＣカードで実行されるプログラムを格納するプログラム領域（１０４）と、外部からコマンドを受信する受信部（１３）と、コマンドに対応した処理、及びプログラム領域内のプログラムについてプログラムコードの良否診断処理を実行する制御部（１０１）とを有し、制御部は、プログラムコードの良否診断を、受信部が所定のコマンドを受信する毎の複数回に分割して実行し、分割された良否診断を実行した後で当該所定のコマンドの処理を実行するＩＣカードである。 （もっと読む）

【課題】ＣＰＵの故障率を検出するためのデータをより少ない記憶容量で記憶可能な情報処理装置を提供すること。
【解決手段】重複しないランダムパターンを生成するランダムパターン生成手段１１と、前記ランダムパターンに演算を施す演算手段２０と、前記ランダムパターンから一意に特定されるアドレスに、前記演算手段が前記ランダムパターンに演算を施した際の期待値を記憶した期待値記憶手段１３と、前記演算手段の演算結果と、前記期待値記憶手段から読み出された期待値を比較する比較手段１５とを有する。 （もっと読む）

【課題】 テストパワー考慮型のテスト生成において、テストパターン安全性を保証することを達成するテスト装置等を提供する。
【解決手段】 論理回路の故障の有無を判定するテスト装置であって、初期テストキューブが与えられ、初期未定値ビットに論理値を割り当てて中間テストパターンを生成する手段と、テストパターンが印加された論理回路に故障がなければ危険ビットが存在しないというテストパターン安全性を判定する手段と、テストパターン安全性を保証することに寄与しうる候補ビットを特定する手段と、初期未定値ビットにも候補ビットにも対応した中間テストパターンの入力ビットを新規未定値ビットとして新規テストキューブを生成する手段と、新規未定値ビットに論理値を割り当てて最終テストパターンを生成する手段と、最終テストパターン安全性を判定する手段と、論理回路テストにおいて危険ビットを使用させないマスク手段とを備える。 （もっと読む）

【課題】高密度実装に伴い処理装置を成す各ボードに実装される部品の数が増大しても、処理装置の効率的な制御を実現する。
【解決手段】複数のボード２０のそれぞれにおいて、管理部１０からの実行指示に応じ、各ボード２０上で実行されるべき一連の処理手順を記憶した記憶部２０ｂから処理手順を一つずつ読み出し、読み出された処理手順に応じた処理を各ボード２０上で順次実行させて複数の部品２１ａ，２１ｂ，２２ａ〜２２ｃを制御し、一連の処理手順の実行結果を管理部１０に通知する。 （もっと読む）

【課題】
光インタフェースを備えたチャネルでループバック試験を実施する場合、操作者は、ループコネクタの装着の他に、チャネルのオフライン作業と診断プログラムの操作を手動で行う必要があった。
【解決手段】
チャネル装置は、入出力装置との入出力動作を実行するＣＨプロセッサと、前記ＣＨプロセッサとの間で入出力信号の信号変換を行う光モジュールとを備え、前記チャネル装置と前記入出力装置はそれぞれ装置固有の識別情報を有し、前記ＣＨプロセッサは、ログイン処理により受信した識別情報が前記チャネル装置識別情報と一致している場合には自己診断処理を実行し、不一致の場合には入出力動作を実行する。 （もっと読む）

【課題】追い越し機能が正常に動作しているか否かを信頼性よく試験することができる、コンピュータシステム、試験装置、試験方法、及び試験プログラムを提供する。
【解決手段】試験装置２と、先行命令のアクセス先仮想メモリアドレスが、後続命令のアクセス先仮想メモリアドレスと重複するか否かを判定し、重複しない場合に、前記後続命令が前記先行命令を追い越して実行されるように、処理装置によるメモリへのアクセス動作を制御する、命令追い越し回路１２と、前記後続命令の追い越しが発生した場合に、前記後続命令を特定する情報を生成し、追い越し結果情報として保存する、追い越しトレーサ回路１３とを具備する。前記試験装置２は、設定変更部５と、試験命令列生成部６と、追い越し判別部７と、試験命令列変更部８と、ＳＷシミュレータ実行部９と、実行結果判定部１０とを備える。 （もっと読む）

【課題】車種ごとに異なる複数の機能を有する電子制御装置を有する電子制御システムの動作状態を試験する場合であっても、車種によってタイミングを修正することなく、車両の動的特性を考慮した制御装置の試験装置を提供する。
【解決手段】予め定められた手順書に基づいて、ＣＡＮを介してＥＣＵへ操作情報を出力する出力手段と、操作されたＥＣＵからＣＡＮを介して情報を受信する受信手段と、受信された情報と、手順書に記載されたＣＡＮ期待値と、を比較し、比較した結果を判定結果として出力する判定手段と、を有する制御装置の試験装置。 （もっと読む）

【課題】異常のあるＣＰＵコアを特定できない場合でも適切なフェールセーフ処理が可能な情報処理装置を提供すること。
【解決手段】プログラム記憶手段１２と、ロックステップモードから非同期モードに切り替えるモード切り替え手段３０と、を備えた情報処理装置１００であって、ロックステップモードの第１の演算手段と第２の演算手段の演算結果を比較する比較手段３２と、演算結果が一致しない場合、モード切り替え手段がロックステップモードから非同期モードに切り替えた後、第１の演算手段と第２の演算手段にそれぞれ自己診断ソフトを実行させるソフト制御手段３１と、を有し、２つの演算手段の自己診断の結果がいずれも正常な場合、モード切り替え手段が非同期モードからロックステップモードに切り替えた後、ソフト制御手段が、自己診断ソフトの実行により動作が保証されたフェールセーフソフトを第１の演算手段と第２の演算手段にそれぞれ実行させる。 （もっと読む）

【課題】高い故障検出率を低コストで実現する情報処理装置、ウォッチドッグタイマ及び異常検出方法を提供する。
【解決手段】複数の演算器を有するプロセッサ１１と、各演算器を選択的に作動させる１つ以上の関数が記述されたプログラムを記憶するプログラム記憶手段と、演算器が関数を実行した演算結果を記憶する第一の記憶手段４１と、演算器が関数を正常に実行して得られる期待値を記憶する第二の記憶手段４２と、演算結果と期待値を比較して演算器の異常を検出する第一の異常検出手段３２と、演算結果と期待値の比較結果を記憶する演算器に関連付けられた第三の記憶手段４３と、を有する。 （もっと読む）

【課題】効率よくテストを行うことが可能な半導体回路およびそのテスト方法を提供する。
【解決手段】半導体回路のテスト方法は、まず、少なくとも１つの引数と、テスト対象の半導体回路のテストを行うためのテストプログラムとを含むテストパタンの基本フォーマットを生成し、テスト装置内に記憶する。次に、前記引数に所定の値を設定して、前記テストプログラムおよび前記所定の値が設定された引数を含むテストパタンを生成し、前記テスト対象の半導体回路に供給する。次に、前記テストプログラムを前記半導体回路内に設けられる記憶部の第１のアドレスに格納し、かつ、前記所定の値が設定された引数を前記記憶部の第２のアドレスに格納する。さらに、前記第２のアドレスに格納された引数を参照しつつ、前記第１のアドレスに格納された前記テストプログラムを実行する。 （もっと読む）

【課題】複数のレジスタの値が一致したか否かをＣＰＵのレジスタリード時に確認する。
【解決手段】レジスタ２１乃至２ｎに保持された各テストデータが全て一致しているか否か比較判定部４０で比較し比較結果を全比較結果Ｉとして出力すると共に、データ選択部３０によって選択されたレジスタ２１乃至２ｎのいずれか一つのレジスタの値とレジスタ２１乃至２ｎの各値とがそれぞれ一致するか否か比較判定部４０で比較し比較結果を個別比較結果Ｊ乃至Ｍとして出力し、選択されたリードデータと全比較結果Ｉとをビット連結部５０で連結しリードデータ＋全比較結果Ｆとして出力する。 （もっと読む）

【課題】検査対象信号処理装置の内部状態をトリガに検査を行なう検査装置において、検査対象信号処理装置から状態信号を引き出すことなく、再現性のある検査を行なうことができるようにする
【解決手段】信号処理装置の内部状態をトリガにして信号処理装置の検査を行なう検査を行なう検査装置であって、信号処理装置に検査用データ信号を出力する入力発生部と、信号処理装置から検査用データ信号に応じて出力されたデータ信号を入力して、期待される値となっているか判定する出力判定部と、信号処理装置の内部状態を模擬し、模擬した内部状態があらかじめ設定されたトリガ発生条件に合致する場合にトリガを発生する検査対象動作模擬部と、トリガに基づいて、入力発生部に検査用データ信号を出力させるシーケンス制御部と、信号処理装置と共通のクロックを検査装置内に供給するクロック供給部とを備える。 （もっと読む）

【課題】
本発明は、プラント制御装置の試験の際にプラントシミュレータ装置を用いる必要がなく、また、試験者の知識量によって試験結果の評価精度が左右されることの少ない試験装置を提供する。
【解決手段】
試験済みの制御装置１１による制御対象プラント１６の実運転中に発生した操作量信号、状態フィードバック信号及び制御信号を相互に関連付けてプラントデータ記録装置１４に記録しておく。試験時には、プラントデータ記録装置１４により記録された信号をプラントデータ再生装置２３によって再生し、再生操作量信号及び再生状態フィードバック信号を被試験制御装置２１に入力する。そして、入力信号に対応する制御信号を被試験制御装置２１に出力させ、被試験制御装置２１から出力される制御信号とプラントデータ再生装置から出力される再生制御信号とを比較可能な態様で表示装置２２，２４，２５に表示する。 （もっと読む）