【課題】汎用品のＩＰコアを使用した情報処理装置は、ＩＰコアを含むデバイスとチップセットの間の通信が救済不可能な状態に遷移して初めて、デバイスとチップセット間の異常を検出することができる。つまり、救済不可能な状態に遷移する以前の救済可能異常状態を検出することができない。そのため、通信が不能に至る前の状態を検出し、必要な予防動作の実行が可能な情報処理装置が望まれる。
【解決手段】図１に示す情報処理装置は、ＩＰコアと、パトロールパケットの送信を指示するパトロールパケット送受信部と、受信したパトロールパケットと同一性を維持した折り返しパトロールパケットをＩＰコアに対して送信するパトロールパケット返信部と、を備えている。パトロールパケットが処理される時間と閾値を比較することで、パケット通信の状態を判断し、予防動作の実行を実現する。 （もっと読む）

【課題】
光インタフェースを備えたチャネルでループバック試験を実施する場合、操作者は、ループコネクタの装着の他に、チャネルのオフライン作業と診断プログラムの操作を手動で行う必要があった。
【解決手段】
チャネル装置は、入出力装置との入出力動作を実行するＣＨプロセッサと、前記ＣＨプロセッサとの間で入出力信号の信号変換を行う光モジュールとを備え、前記チャネル装置と前記入出力装置はそれぞれ装置固有の識別情報を有し、前記ＣＨプロセッサは、ログイン処理により受信した識別情報が前記チャネル装置識別情報と一致している場合には自己診断処理を実行し、不一致の場合には入出力動作を実行する。 （もっと読む）

【課題】情報処理装置のハードウェアの故障を容易に診断する。
【解決手段】第１通信経路と接続され、当該第１通信経路の通信方式に対応する第１インターフェース１４と、第２通信経路と接続され、当該第２通信経路の通信方式に対応する第２インターフェース１５と、情報処理装置に、第１インターフェースを介して第１診断信号を送信し、第２インターフェースを介して第２診断信号を送信する送信手段１１と、情報処理装置から、第１インターフェースを介して第２診断信号に対する第２応答信号を受信し、第２インターフェースを介して第１診断信号に対する第１応答信号を受信する受信手段１２と、第１応答信号と第２応答信号の受信状態に応じて情報処理装置の故障を判定する判定手段１３とを備える。 （もっと読む）

【課題】障害発生時の被疑箇所を容易に特定できるようにする。
【解決手段】情報処理装置２０に対して、診断信号を送信させる診断信号送信制御部１０１と、切替装置１０における診断信号の伝送経路上の複数の所定位置のそれぞれにおいて、診断信号を折り返して送信する複数の折り返し手段ＲＥ，ＲＯと、各折り返し手段ＲＥ，ＲＯに対して、診断信号を折り返させ折り返し信号として情報処理装置２０に送出させる折り返し制御部１０３と、この折り返し制御部１０３によって送出させた折り返し信号に基づく診断結果に基づき、被疑箇所の特定を行なう特定部１０４とをそなえる。 （もっと読む）

【課題】 鉄道の保安装置の制御端末として利用するための安全性を確保しつつ、コストを低減することが可能な二重系制御システムを提供する。
【解決手段】 同一の処理プログラムを実装したコンピュータを２台接続して二重系制御システム１を構成する。また、Ａ系及びＢ系のコンピュータの制御出力の論理積を制御対象とする機器に出力する。また、Ａ系及びＢ系間で互いにデータを送受信し、各系において自系の保持するデータと他系から伝送されたデータとを照合するとともに、各系において自系のコンピュータの処理が円滑に実行されているか否かを監視する。照合及び監視の結果、自系または他系に異常が検出された場合は処理を停止し、制御対象とする機器への出力を安全側とする。 （もっと読む）

【課題】サービスプロセッサの通信制御部の自己診断の範囲を拡大し、これにより、高い信頼性を備えるコンピュータシステムを提供する。
【解決手段】コンピュータシステム１が、サービスプロセッサＳＰ０、ＳＰ１と、サービスプロセッサ間通信路６０、７０とを具備している。サービスプロセッサＳＰ０は、通信制御部１０１、１０３と、折り返し通信路１０５とを備えている。サービスプロセッサＳＰ１は、通信制御部２０１、２０３と、折り返し通信路２０５とを備えている。通常動作設定に設定されると、通信制御部２０１、２０３は、それぞれ、サービスプロセッサ間通信路６０、７０を介してサービスプロセッサＳＰ０の通信制御部１０１、１０３と通信可能になる。一方、自己診断時設定に設定されると、通信制御部２０１と通信制御部２０３は、折り返し通信路２０５を介して相互に通信可能になる。 （もっと読む）

【課題】小規模で低コストであり、より高速な半導体集積回路の検査をより高精度に行うことが可能な検査装置及び検査方法を提供する。
【解決手段】クロック信号ＣＬＫ及びデータ信号ＤＡＴＡ＿ＯＵＴを半導体集積回路（ＡＳＩＣ２）に取り込ませてフィードバック信号ＦＢ＿ＯＵＴとして出力させて検査を行う検査装置１は、データ信号ＤＡＴＡ＿ＯＵＴを、所定の遅延量だけ遅延させてＡＳＩＣ２に出力する遅延処理部８と、フィードバック信号ＦＢ＿ＯＵＴに基づいて、遅延処理部８における遅延量を設定するとともに、フィードバック信号ＦＢ＿ＯＵＴが所定の条件を満たすときの遅延量を取得する遅延制御部９と、遅延制御部９により取得された遅延量に基づいて、ＡＳＩＣ２のセットアップタイム及びホールドタイムを算出するセットアップタイム・ホールドタイム算出部１０と、を有する。 （もっと読む）

【課題】ホストと、複数のレーンからなるインタフェースを介して、ホストとの間でデータの送受信を行うアドインカードとを含むコンピュータシステムにおいて、障害診断機能を持たないホストでも、信頼性の高いシステムの構築を可能にする。
【解決手段】アドインカード２は、複数のレーンからなるＰＣＩ Ｅｘｐｒｅｓｓのインタフェースを介して、マザーボード１との間でデータの送受信を行う送受信部３を有し、該送受信部３は、電源投入時に各レーンの自己診断を実施し、自己診断の結果にもとづいて、有効レーン数を切り換える。 （もっと読む）

【課題】通信動作の確認方法を、通信ケーブルを用いた外部通信によって行う方法と、外部通信を行わずに仮想的に行う方法とで切り替えうる通信システムを提供する。
【解決手段】通信システム１は、仮想通信確認手段と外部通信確認手段とを備えており、更に、これら仮想通信確認手段及び外部通信確認手段のいずれかを選択する選択手段を有している。また、仮想通信確認手段は、通信ポート割当手段と仮想送受信手段とを備えており、選択手段により仮想通信確認手段が選択された場合、仮想送受信手段により、一のアプリケーションプログラムから他のアプリケーションプログラムに対してデータの仮想的な送受信を行い、その送受信結果に基づいてデータの通信動作を確認する。 （もっと読む）

【課題】インターフェース部のテストを簡易に行うことを課題とする。
【解決手段】受信インターフェース部と送信インターフェース部とが例えばケーブル等の電気的接続によって直結される場合に、試験指示を受け付けると、試験モード用に設定されたプロトコルに従って試験データの送信を制御する。また、試験指示を受け付けると、試験モード用に設定されたプロトコルに従って、送信された試験データの受信を制御する。また、送信された試験データと、受信された試験データとが整合するか否かを検証する。また、この時、コントローラ、バッファー、記憶媒体のいずれかから送信されたデータと、いずれかで受信されたデータとを比較することで、検証する。 （もっと読む）

【課題】バックボード上のスロットを介して互いに接続される複数のＦＰＧＡ間の結線を容易にチェックすることができる結線チェック方法、プログラマブルデバイスおよび回路構造ファイル生成プログラムを提供すること。
【解決手段】各々のＦＰＧＡが、自身が有する出力端子から、かかる出力端子であることを識別できる端子データを出力し、入力端子に端子データが入力された場合に、受信した端子データと、端子データを受信した入力端子に対応する比較データとが同一であるか否かを判定し、判定結果を所定の結果表示部に表示する。 （もっと読む）

【課題】電子機器としての装置構成を無用に大きくすることなく、また、実際に使用されている状況にも短絡の発生を検出できるようにする。
【解決手段】対象出力端子から信号を出力させ、その端子に隣接する対象隣接端子を流通する信号の信号レベルの推移が、対象出力端子から出力させた信号の変化パターンと同期しているか否かにより端子間に短絡が発生しているかを判定する。この判定方法は、対象出力端子から信号を出力させ（ｓ３２０，ｓ３５０）、対象隣接端子の信号レベルをチェックする（ｓ３３０，ｓ３６０）といった単純な処理で実現できるため、物理的な構成要素を別途設けなくても処理の一部として実装できる。よって、短絡の発生を検出するために装置構成が無用に大きくなることを防止できる。そして、上記判定方法を処理の一部として実装していることから実際に使用されている状況にも短絡の発生を検出できる。 （もっと読む）

【課題】コストアップを招来することなく効率良く検査を行うことができる電子ユニットを提供する。
【解決手段】マイコン１０は、通信用回路として非同期シリアル通信用送受信回路（ＵＡＲＴ）１１を備えている。また、検査装置６にはシリアル通信インターフェイス６１が備えられている。この両者間のシリアル通信により、電子ユニット１の動作検査が行われる。ＵＡＲＴ１１の出力回路として、共用出力回路３１が設けられている。この共用出力回路３１は、マイコン１０の出力回路の一つと兼用された回路であって、一端側がマイコン１０のＵＡＲＴポートと他の一般ポートとに接続され、他端側が負荷７の接続される端子に接続されている。 （もっと読む）

【課題】ＵＳＢホストポート及びＵＳＢデバイスポートの両方を有するデータ転送装置の接続試験を、効率よく行う。
【解決手段】ＵＳＢ規格に基づくデータ転送を行うデータ転送装置の製造方法であって、接続試験を行う試験工程を備え、試験工程は、ＵＳＢホストポートと、ＵＳＢデバイスポートとを接続するケーブル接続段階と、第１の転送データとして試験用データを読み出し、ＵＳＢホストポートからＵＳＢデバイスポートへ、第１の転送データを転送させる第１転送段階と、ＵＳＢデバイスポートが受け取った第１受信データを第２の転送データとして、ＵＳＢデバイスポートからＵＳＢホストポートへ、第２の転送データを転送させる第２転送段階と、ＵＳＢホストポートが受け取った第２受信データと試験用データとの比較による接続試験の結果の判定を行わせる第２受信データ判定段階とを備える。 （もっと読む）

【課題】ループバックパターン作成の可制御性、拡張性を向上させたデータ処理装置及びその自己診断方法を提供する。
【解決手段】データパターンのうちのループバック１回分における最小データパターンと、最小データパターンのループバック１回分における繰り返し回数と、ループバック回数とを設定することにより、データパターンを記憶するためのメモリを用いる必要が無くなりループバック転送手段の設定のみを変更するだけでよいので、ループバックパターン作成の可制御性、拡張性を向上させることができる。 （もっと読む）

【課題】
多数の機能要素がネットワークで接続されたシステムにおいて、構成要素の故障検知とバックアップの信頼度を向上させ、システムの可用性を向上する。
【解決手段】
故障要素の特定とバックアップ可否を複数の構成要素で決定、または、多数決で決定することにより上記課題を解決する。また、構成要素内部のサブ要素間で相互監視し、構成要素内のサブ要素の故障時、同一要素内の他のサブ要素により構成要素の動作停止と外部インタフェースを切り離す手段により、さらに、システムのバックアップ動作の信頼性を向上できる。また、複数のサブ要素間で、または、サブ要素間の多数決で構成要素内の故障検知を行い、自己動作の停止を行う手段により、故障要素の動作停止の確実性を確保できる。 （もっと読む）

【課題】共有バスの診断において、テストパターンによるモジュールの誤動作や診断報告の誤りを防止し、安全かつ正確な診断を実施するための診断制御方式を提供する。
【解決手段】従制御モジュール２０が自らの動作状態に応じ、診断状態報告信号線４２及び通常状態報告信号線４３にそれぞれ逆の電位を出力する。主診断制御部１１が診断状態報告信号線４２及び通常状態報告信号線４３の電位により全ての従制御モジュール２０が診断可能状態に移行したことを確認した後に、制御バス３０上にテストパターン３１を出力させ、診断を開始する。 （もっと読む）

【課題】運用中にもセルフテストを実行でき、故障検出率を向上できること。
【解決手段】セルフテスト装置は、コンフィグレーションにより機能を変更自在なリコンフィグラブルデバイスを搭載したボード３０１の運用時の運用パラメータに基づいて、ボード３０１のデバイス３１０，３２０内にて運用に用いられる運用エレメント３１２，３２２と、非運用エレメントとをそれぞれ算出する運用メント決定部３３１と、運用メント決定部３３１によって算出された非運用エレメントのなかからセルフテスト対象のエレメント３１３，３２３，３１４，３２４を割り当てるエレメント割当決定部３３２と、エレメント割当決定部３３２によって割り当てられたエレメントを通過するテスト経路に対してテスト信号を通過させてエレメント３１３，３２３，３１４，３２４のテストを行うテスト手段とを備える。 （もっと読む）

【課題】電子機器が有するプログラマブル論理回路における伝搬特性の異常の有無を検証可能とする。
【解決手段】画像処理装置１は、制御部による制御の下、スキャナ系画像処理ＦＰＧＡ１６１、メモリ制御ＦＰＧＡ１６２、プリント制御ＦＰＧＡ１６３の動作検証を行う際に、論理回路部分から出力される信号の出力タイミングを固定する。このため、画像処理装置１は、固定した出力タイミングにより期待される信号のタイミングと実際に出力される信号のタイミングとを比較することができ、ＦＰＧＡの出力部分に関するデータ伝搬の遅延等の障害を検証することができる。ＦＰＧＡから出力される信号をループバックする構成を有するため、ＦＰＧＡの入出力部分におけるデータ伝搬の遅延等の障害を検証することができる。いずれかのＦＰＧＡの出力タイミングから順次固定して検証することができ、個々のＦＰＧＡにおける伝搬特性の以上の有無を検証することができる。 （もっと読む）

【課題】ＰＣやデジタルカメラ、またはそれに類する冶工具がなくても、装置の動作を検証することができる印字記録装置およびその制御方法を提供することを目的とするものである。
【解決手段】第１のＵＳＢインタフェースと、第２のＵＳＢインタフェースとを具備し、上記第１、第２のＵＳＢインタフェース相互の接続が可能な記録装置の動作検証方法において、記録装置をテストモードに移行することを指示する指示工程と、上記第１のＵＳＢインタフェースが検証用データを生成する生成工程と、上記第２のＵＳＢインタフェースが上記検証用データを受信する受信工程と、上記受信したデータが正しいかどうかを判定する判定工程と、上記判定工程での判定結果を表示する表示工程とを有する記録装置の動作検証方法である。 （もっと読む）