拡張カード、障害診断処理方法、情報処理装置及び障害診断処理プログラム
【課題】ホストと、複数のレーンからなるインタフェースを介して、ホストとの間でデータの送受信を行うアドインカードとを含むコンピュータシステムにおいて、障害診断機能を持たないホストでも、信頼性の高いシステムの構築を可能にする。
【解決手段】アドインカード２は、複数のレーンからなるＰＣＩ Ｅｘｐｒｅｓｓのインタフェースを介して、マザーボード１との間でデータの送受信を行う送受信部３を有し、該送受信部３は、電源投入時に各レーンの自己診断を実施し、自己診断の結果にもとづいて、有効レーン数を切り換える。
【解決手段】アドインカード２は、複数のレーンからなるＰＣＩ Ｅｘｐｒｅｓｓのインタフェースを介して、マザーボード１との間でデータの送受信を行う送受信部３を有し、該送受信部３は、電源投入時に各レーンの自己診断を実施し、自己診断の結果にもとづいて、有効レーン数を切り換える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のレーンからなるＰＣＩ Ｅｘｐｒｅｓｓなどのインタフェースを有し、該インタフェースを介してホストに接続されるアドインカード（拡張カード）及びそれを用いた障害診断処理方法に関する。
【背景技術】
【０００２】
近年、情報処理装置に求められる性能は飛躍的に伸びている。例えば、コンピュータシステムにおいては、そのＣＰＵ性能が急成長するに伴い、処理すべき演算量やデータ転送量が飛躍的に増えてきているため、これに対応するための性能アップが求められている。
コンピュータシステムの形態としては、例えば、パーソナルコンピュータのように、ホストであるマザーボードに一又は複数の拡張スロットを備え、この拡張スロットに所謂アドインカードと呼ばれる拡張カードを差し込むことにより、アドインカードの機能を容易に付加し得る形態が広く普及している。
【０００３】
アドインカードのインタフェースとしては、パラレルバスであるＰＣＩ規格が広く用いられてきたが、ＣＰＵ性能の急成長とともにパラレルバスの帯域も不足するようになり、現在では、高速シリアルバスであるＰＣＩ Ｅｘｐｒｅｓｓが普及している。
ＰＣＩ Ｅｘｐｒｅｓｓは、ＰＣＩバスの高速化を目指して策定されたシリアルインターフェース規格であり、具体的には１レーン当たり２．５ＧＨｚ、最大６４レーンを束ねて使用することで最大１６０Ｇｂｐｓの伝送帯域を実現する大容量かつ高速なバス規格である。
【０００４】
図４は、ＰＣＩ Ｅｘｐｒｅｓｓインタフェースを有する一般的なアドインカードの送受信部を示す回路図である。
この図に示すアドインカードは、複数（例えば、Ｘ４）のレーンからなるＰＣＩ Ｅｘｐｒｅｓｓインタフェースを有しており、データ転送回路２０１は、各レーンに設けられる送受信バッファ２０２〜２０５を介して、ホスト（例えば、マザーボード）との間でデータの送受信を行う。
【０００５】
具体的に説明すると、データ転送回路２０１は、信号線を介して送受信バッファ２０２〜２０５の出力バッファ２０６にデータを送出し、出力バッファ２０６は、受け取ったデータを信号線を介してホストに送出する。
また、ホストからアドインカードに送出されたデータは、信号線を介して送受信バッファ２０２〜２０５の入力バッファ２０７に入力され、入力バッファ２０７は、受け取ったデータを信号線を介してデータ転送回路２０１に送出する。
【０００６】
また、ＰＣＩ Ｅｘｐｒｅｓｓインタフェースを有するアドインカードは、ホストにレーン数を認識させるためのレーン数認識回路を備えている。
例えば、図４に示すアドインカードのレーン数認識回路２０８は、レーン数認識用入力端子であるＰＲＳＮＴ０＃と、レーン数認識用出力端子であるＰＲＳＮＴ１＃（Ｘ４）とを直結して構成されており、ＰＲＳＮＴ１＃（Ｘ４）からの信号出力にもとづいて、このアドインカードのレーン数が「４」であることがホスト側で認識される。
【０００７】
また、ＰＣＩ Ｅｘｐｒｅｓｓの使用レーン数は、データ転送量などに応じて、ホスト側で任意に切り換えることが可能である（例えば、特許文献１、２参照）。
例えば、特許文献１には、ＰＣＩ Ｅｘｐｒｅｓｓ規格である高速シリアルバスのレーン数を、そのデータ転送経路が扱う画像データサイズに応じて設定する旨の記載がある。
また、アドインカードを搭載可能なホストのなかには、搭載されたアドインカードの障害診断機能を備えるものがある（例えば、特許文献３〜５参照）。
このような障害診断機能を用いて、ＰＣＩ Ｅｘｐｒｅｓｓインタフェースを有するアドインカードの障害を診断するようにすれば、障害が発生したレーンを切り離し、レーン数を減らした状態で運用を継続できるという利点がある。
【０００８】
【特許文献１】特開２００５−２１０６５３号公報
【特許文献２】特開２００７−０６２０７６号公報
【特許文献３】特開２００１−０３４５４４号公報
【特許文献４】特開２００６−２０１８８１号公報
【特許文献５】特開２００８−２１０１１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、アドインカードの障害診断にもとづくレーン数の切り換えは、障害診断機能を有するホストにおいてのみ実現可能であり、障害診断機能を持たないホストにおいては、アドインカードに障害が発生しても、障害が発生したレーンを切り離すことなく運用が継続されてしまう、
このため、システムの信頼性が著しく低下してしまうという問題がある。
【００１０】
本発明は、上記の事情にかんがみなされたものであり、ホスト側における障害診断機能の有無にかかわらず、アドインカード側の自己診断結果にもとづいて、レーン数の切り換えを行うことにより、障害診断機能を持たないホストでも、信頼性の高いシステムを構築することができるアドインカード及び障害診断処理方法の提供を目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため本発明の拡張カードは、複数のレーンからなるインタフェースを介して、ホストとの間でデータの送受信を行う送受信部を有し、該送受信部は、電源投入時に前記各レーンの自己診断を実施する自己診断手段と、前記自己診断の結果にもとづいて、有効レーン数を切り換えるレーン数切り換え手段と、を備える構成としてある。
【００１２】
また、本発明の障害診断処理方法は、ホストと、複数のレーンからなるインタフェースを介して、前記ホストとの間でデータの送受信を行う拡張カードと、を含むコンピュータシステムの障害診断処理方法であって、前記拡張カードが、電源投入時に前記各レーンの自己診断を実施し、前記自己診断の結果にもとづいて、有効レーン数を切り換える方法としてある。
【００１３】
また、本発明の情報処理装置は、ホストとなるマザーボードと、前記マザーボードの拡張スロットに接続される拡張カードと、を備え、前記拡張カードが、複数のレーンからなるインタフェースを介して、ホストとの間でデータの送受信を行う送受信部を有し、該送受信部は、電源投入時に前記各レーンの自己診断を実施する自己診断手段と、前記自己診断の結果にもとづいて、有効レーン数を切り換えるレーン数切り換え手段と、を備える構成としてある。
【００１４】
さらに、本発明の障害診断処理プログラムは、複数のレーンからなるインタフェースを介してホストと接続され、前記ホストとの間でデータの送受信を行う拡張カードを構成するコンピュータを、電源投入時に前記各レーンの自己診断を実施する自己診断手段、前記自己診断の結果にもとづいて、有効レーン数を切り換えるレーン数切り換え手段、として機能させるプログラムにより構成してある。
【発明の効果】
【００１５】
本発明によれば、ホスト側における障害診断機能の有無にかかわらず、拡張カード（アドインカード）側の自己診断結果にもとづいて、レーン数の切り換えを行うことにより、障害診断機能を持たないホストでも、信頼性の高いシステムを構築することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の好ましい実施形態について、図面を参照して説明する。
図１は、本発明の一実施形態に係る拡張カードを備えた情報処理装置（コンピュータシステム）の構成を示すブロック図である。
この図に示すように、本実施形態に係る情報処理装置（コンピュータシステム）は、ホストであるマザーボード１を備えた情報処理装置からなり、マザーボード１の拡張スロットを介して、拡張カードであるアドインカード２が接続されるようになっている。
【００１７】
アドインカード２は、ホストとなるマザーボード１と拡張スロットを介して接続される拡張カードであり、マザーボード１を含むコンピュータシステムの各部と接続を行う配線パターンや通信制御のためのＩＣ等（図示せず）を備えて構成され、ＩＣ等への電源供給がマザーボード１の拡張スロットを介して行われる。
ここで、本実施形態のアドインカード２のインタフェースは、ＰＣＩ Ｅｘｐｒｅｓｓに準拠している。
ＰＣＩ Ｅｘｐｒｅｓｓは、ＰＣＩバスの高速化を目指して策定されたシリアルインターフェース規格であり、具体的には１レーン当たり２．５ＧＨｚ、最大６４レーンを束ねて使用することで最大１６０Ｇｂｐｓの伝送帯域を実現する大容量かつ高速なバス規格であり、様々なアプリケーションに適合できる柔軟性と高速シリアル伝送を使った大容量伝送を可能とするもので、ネットワークカード、グラフィックスカード等の拡張ボードに利用されている。
本実施形態では、アドインカード２のインタフェースとして、ＰＣＩ Ｅｘｐｒｅｓｓ規格に準拠したインタフェースを採用することにより、このような高速バス規格であるＰＣＩ Ｅｘｐｒｅｓｓ規格の拡張カードに対応できるようになっている。
【００１８】
そして、具体的には、本実施形態のアドインカード２は、複数のレーンからなるインタフェースを介して、マザーボード１との間でデータの送受信を行う送受信部３を有し、該送受信部３は、電源投入時に各レーンの自己診断を実施する自己診断手段と、自己診断の結果にもとづいて、有効レーン数を切り換えるレーン数切り換え手段とを備えている。
【００１９】
このように構成される本実施形態のアドインカード２により、後述するように、マザーボード１側における障害診断機能の有無にかかわらず、アドインカード２側の自己診断結果にもとづいて、レーン数の切り換えを行うようになっている。
これにより、障害診断機能を持たないマザーボード１でも、信頼性の高いシステムを構築することが可能となる。
【００２０】
また、上記のレーン数切り換え手段は、自己診断で障害が検出されたレーンを切り離すことにより、有効レーン数を減らすことが好ましい。
このようにすることで、レーン数を切り換えた後も、障害があるレーンの運用が継続される不都合を回避し、信頼性をさらに高めることができる。
また、アドインカード２の送受信部３は、切り換えられた有効レーン数をマザーボード１に認識させるレーン数認識手段を備えることが好ましい。
このようにすることで、マザーボード１側では、アドインカード２における障害の有無にかかわらず、有効なレーン数を認識し、通常通りの処理でアドインカード２の運用を継続することが可能となる。
【００２１】
以下、本実施形態に係るアドインカードにより障害診断処理の手順について説明する。
図２は、本発明の実施形態に係るアドインカードにおける障害診断処理手順を示すフローチャートである。
この図に示すように、本実施形態のアドインカード２は、まず、システム起動後に、電源投入直後であるか否かを判断する（Ｓ１）。
そして、この判断結果がＹＥＳである場合には、各レーンの自己診断を実施する（Ｓ２：自己診断手段）。
自己診断の実施後、障害のあるレーンが存在するか否かを判断し（Ｓ３）、まず、この判断結果がＹＥＳである場合は、自己診断で障害が検出されたレーンを切り離すことにより、有効レーン数を減らす（Ｓ４：レーン数切り換え手段）。
その後、切り換えられた有効レーン数をマザーボード１に認識させる処理を行い（Ｓ５：レーン数認識手段）、一連の障害診断処理が終了する。
【００２２】
つぎに、以上のような本実施形態に係るアドインカード２の詳細について、図３を参照しつつ説明する。
図３は、本発明の実施形態に係るアドインカードの送信部を示す回路図である。
この図に示すように、本実施形態のアドインカード２は、複数のレーンからなるＰＣＩ Ｅｘｐｒｅｓｓインタフェースを介して、マザーボード３との間でデータの送受信を行う送受信部３を有し、該送受信部３は、データ転送回路４、自己診断制御回路５、自己診断回路６、複数の送受信バッファ７〜１０及びレーン数認識回路１１を備えて構成されている。
【００２３】
データ転送回路４は、複数のレーンを介してマザーボード１との間でデータの送受信を行う回路である。
具体的には、データ転送回路４は、図３に示すように、信号線１０１〜１０４を介して、ＰＣＩ Ｅｘｐｒｅｓｓの送信データを送受信バッファ７〜１０に送出し、信号線１０５〜１０８を介して、送受信バッファ７〜１０からＰＣＩ Ｅｘｐｒｅｓｓの送信データを受ける。
【００２４】
自己診断制御回路５は、電源投入時の自己診断動作を制御する回路である。
具体的には、自己診断制御回路５は、図３に示すように、信号線１０９〜１１２を介して、自己診断用のデータを自己診断回路６及び送受信バッファ７〜１０に送出するとともに、信号線１１３、１１４を介して、自己診断中であることを示す信号を自己診断回路６及び送受信バッファ７〜１０に送出する。
さらに、自己診断制御回路５は、信号線１１５、１１６を介して、折り返し制御信号を送受信バッファ７〜１０に送出する。
【００２５】
自己診断回路６は、自己診断時にデータの一致を確認し、その結果をデータ転送回路４に通知する回路である。
具体的には、自己診断回路６は、図３に示すように、信号線１０９〜１１２を介して自己診断制御回路５から送出された自己診断用データと、信号線１０５〜１０８を介して送受信バッファ７〜１０から出力された自己診断時の折り返し信号を比較し、その結果を、信号線１１７を介してデータ転送回路４に送出するとともに、信号線１１８、１１９を介してレーン数認識回路１１のレーン数制御用ＦＥＴ１２、１３に制御信号を送出する。
【００２６】
送受信バッファ７〜１０は、ＰＣＩ Ｅｘｐｒｅｓｓの各レーンに対応するデータの送受信を行うバッファである。
具体的には、送受信バッファ７〜１０は、図３に示すように、信号線１１５、１１６を介して自己診断制御回路５から送出された自己診断時の折り返し制御信号を受け取る。また、信号線１１４を介して自己診断制御回路５から送出される信号にしたがって、信号線１０１〜１０４を介してデータ転送回路４から送出される通常データと、信号線１０９〜１１２を介して自己診断制御回路５から送出される自己診断用データとを切り換えて受信する。
そして、自己診断用データの受信状態では、信号線１０５〜１０８を介して、受信した自己診断用データをデータ転送回路４及び自己診断回路６に送出する。
さらに、通常動作時は、ＰＣＩ Ｅｘｐｒｅｓｓの各レーン信号を、信号線１２０〜１２３を介してマザーボード１へ送出し、信号線１２４〜１２７を介してマザーボード１から受信する。
【００２７】
レーン数認識回路１１は、マザーボード１にレーン数を認識させるための回路である。
具体的には、レーン数認識回路１１は、図３に示すように、レーン数認識用入力端子であるＰＲＳＮＴ０＃と、レーン数認識用出力端子であるＰＲＳＮＴ１＃（Ｘ１）、ＰＲＳＮＴ１＃（Ｘ４）とを電気的に接続することで構成される。
これにより、例えば、ＰＲＳＮＴ０＃をＰＲＳＮＴ１＃（Ｘ４）に接続し、ＰＲＳＮＴ１＃（Ｘ４）からの信号を出力すると、アドインカード２のレーン数が「４」であるとマザーボード１側で認識される。
【００２８】
本実施形態のレーン数認識回路１１は、図３に示すように、レーン数制御用ＦＥＴ１２、１３を備える。
レーン数制御用ＦＥＴ１２、１３は、ＰＣＩ Ｅｘｐｒｅｓｓのレーン数を切り換えるために、レーン数認識用端子（ＰＲＳＮＴ Ｐｉｎ）の結線を制御するＦＥＴであり、自己診断回路６から信号線１１８、１１９を介して送出される制御信号にしたがって、各ＦＥＴ１２、１３を開け閉めすることにより、ＰＲＳＮＴ０＃（信号線１２８）を、ＰＲＳＮＴ１＃（Ｘ１）（信号線１２９）又はＰＲＳＮＴ１＃（Ｘ４）（信号線１３０）と結線させる。
【００２９】
つぎに、上述した送受信バッファ７〜１０について、送受信バッファ７を例にとって、その内部構成について、図３を参照して詳細に説明する。
なお、他の送受信バッファ８〜１０の内部構成は、以下に示す送受信バッファ７の内部構成と同様となっている。
送受信バッファ７は、図３に示すように、送信データ選択回路１４、出力バッファ１５、入力バッファ１６、送信データ折り返し用ＦＥＴ１７、１８及び受信データ折り返し用ＦＥＴ１９、２０を備えて構成されている。
【００３０】
送信データ選択回路１４は、通常の送信データと、自己診断用データを切り換える回路である。
具体的には、送信データ選択回路１４は、図３に示すように、信号線１１４を介して自己診断制御回路５から示される自己診断情報にしたがって、信号線１０１を介してデータ転送回路４から送出される通常データと、信号線１１２を介して自己診断制御回路５から送出される自己診断用データを切り換えて入力し、信号線１３１を介して出力バッファ１５に送出する。
【００３１】
出力バッファ１５は、内部信号をＰＣＩ Ｅｘｐｒｅｓｓの規格に合わせて送出するバッファである。
具体的には、出力バッファ１５は、図３に示すように、信号線１３１を介して送信データ選択回路１４から送信された通常データ又は自己診断用データを受け取り、信号線１３２を介して送信データ折り返し用ＦＥＴ１７、１８に送出する。
【００３２】
入力バッファ１６は、外部のＰＣＩ Ｅｘｐｒｅｓｓの規格信号を内部信号に置き換えるバッファである。
具体的には、入力バッファ１６は、図３に示すように、信号線１３３を介して受信データ折り返し用ＦＥＴ１９、２０から送出される通常データ又は自己診断用データを受け取り、信号線１０５を介してデータ転送回路４及び自己診断回路６に送出する。
【００３３】
送信データ折り返し用ＦＥＴ１７、１８は、データの出力を制御するＦＥＴである。
具体的には、送信データ折り返し用ＦＥＴ１７、１８は、図３に示すように、信号線１１５、１１６を介して自己診断制御回路５から出力される制御信号にしたがって、通常転送時は、ＦＥＴ１７のみを開けることにより、信号線１３２を介して出力バッファ１５から送出される転送データを、信号線１２０を介してマザーボード１に出力する。
そして、自己診断時は、ＦＥＴ１８のみを開けることにより、信号線１３２を介して出力バッファ１５から出力される自己診断用データを、信号線１３４を介して受信データ折り返し用ＦＥＴ２０に送出する。
【００３４】
受信データ折り返し用ＦＥＴ１９、２０は、データの入力を制御するＦＥＴである。
具体的には、受信データ折り返し用ＦＥＴ１９、２０は、図３に示すように、信号線１１５、１１６を介して自己診断制御回路５から出力される制御信号にしたがって、通常転送時は、ＦＥＴ１９のみを開けることにより、信号線１２４を介して、マザーボード１から受け取った転送データを信号線１３３に送出する。
一方、自己診断時は、ＦＥＴ２０のみ開けることにより、送信データ折り返し用ＦＥＴ１８から信号線１３４を介して出力された自己診断用データを、信号線１３３を介して入力バッファ１６に送出する。
【００３５】
つぎに、以上のような構成からなる本実施形態に係るアドインカード２の通常転送時の動作と自己診断時の動作について、図３を参照しつつ説明する。
まず、通常転送の送信時は、データ転送回路４から信号線１０１〜１０４を介して出力される送信データが送信データ選択回路１４により選択され、出力バッファ１５を介して信号線１３２に出力される。
このとき、自己診断制御回路５は、信号線１１５、１１６を介して、ＦＥＴ１７をオープン、ＦＥＴ１８をクローズに制御しているので、送信データは、そのまま信号線１２０〜１２３を介してマザーボード１に出力される。
【００３６】
また、通常転送の受信時は、マザーボード１から出力されたデータが信号線１２４〜１２７を介して送受信バッファ７〜１０に入力される。
このとき、自己診断制御回路５は、信号線１１５、１１６を介して、ＦＥＴ１９をオープン、ＦＥＴ２０をクローズに制御しているので、受信データは、入力バッファ１６介してデータ転送回路４に送出される。
【００３７】
これに対して、自己診断時は、信号線１０９〜１１２を介して、自己診断制御回路５から自己診断用データが送出される。
このとき、自己診断制御回路５は、信号線１１４を介して、送信データ選択回路１４を自己診断側に切り換え制御するとともに、信号線１１５、１１６を介して、ＦＥＴ１７をクローズ、ＦＥＴ１８をオープン、ＦＥＴ１９をクローズ、ＦＥＴ２０をオープンに制御しているので、自己診断用データは、出力バッファ１５及び信号線１３２、１３４、１３３を介して、入力バッファ１６に入力される。
入力バッファ１６は、入力された自己診断用データを、信号線１０５〜１０８を介して自己診断回路６に送出する。
【００３８】
自己診断回路６は、自己診断制御回路５から信号線１１３を介して自己診断中であることが示されるので、信号線１０９〜１１２を介して自己診断制御回路５から受け取った自己診断用データの元データと、信号線１０５〜１０８を介して送受信バッファ７〜１０から受け取った自己診断用データの折り返しデータとを比較し、これによって、各レーンの送受信バッファ７〜１０が正常に動作している否かを判断する。
その結果、正常に動作していない送受信バッファ７〜１０が存在する場合は、信号線１１７を介してその情報をデータ転送回路４に送信し、また、信号線１１８、１１９を介してＦＥＴ１２、１３を制御することにより、ＰＲＳＮＴ０＃とＰＲＳＮＴ１＃（Ｘ４）の結線状態を、ＰＲＳＮＴ０＃とＰＲＳＮＴ１＃（Ｘ１）の結線状態に切り換える。
これにより、マザーボード１側からは、レーン数が１（Ｘ１）のアドインカードが搭載されているように見え、また、データ転送回路４は、１レーンのみを使ってデータを転送するように制御が変更されるので、マザーボード１は、アドインカード２における障害の有無にかかわらず、有効なレーン数を認識し、通常通りの処理でアドインカード２の運用を継続することができる。
【００３９】
以上のように構成された本実施形態のアドインカード２によれば、複数のレーンからなるインタフェースを介して、マザーボード１との間でデータの送受信を行う送受信部３を有し、該送受信部３は、電源投入時に各レーンの自己診断を実施し、自己診断の結果にもとづいて、有効レーン数を切り換えるので、マザーボード１側における障害診断機能の有無にかかわらず、アドインカード２側の自己診断結果にもとづいて、レーン数の切り換えを行うことができる。
その結果、障害診断機能を持たないマザーボード１でも、信頼性の高いシステムを構築することが可能となる。
【００４０】
また、送受信部３は、自己診断で障害が検出されたレーンを切り離すことにより、有効レーン数を減らすので、レーン数を切り換えた後も、障害があるレーンの運用が継続される不都合を回避し、信頼性をさらに高めることができる。
また、送受信部３は、切り換えられた有効レーン数をマザーボード１に認識させるので、マザーボード１側では、アドインカード２における障害の有無にかかわらず、有効なレーン数を認識し、通常通りの処理でアドインカード２の運用を継続することができる。
【００４１】
また、送受信部３は、各レーンに設けられる送受信バッファ７〜１０と、各送受信バッファ７〜１０を介して、マザーボード１との間でデータの送受信を行うデータ転送回路４と、電源投入時に実施される自己診断の動作を制御する自己診断制御回路５と、自己診断時に各レーンの障害を検出する自己診断回路６とを備え、自己診断制御回路５は、電源投入時に、自己診断用データと、自己診断中であることを示す信号を、各送受信バッファ７〜１０及び自己診断回路６に送出し、各送受信バッファ７〜１０は、自己診断中であることを示す信号の入力に応じて、自己診断用データの折り返しを行い、折り返した自己診断用データを自己診断回路６に送出し、自己診断回路６は、自己診断制御回路５から送出された自己診断用データと、各送受信バッファ７〜１０から送出された自己診断用データとの一致を判断し、その結果をデータ転送回路４に通知するようになっている。
これにより、各レーンの障害を正確に検出し、障害が発生したレーンを確実に切り離すことができる。
【００４２】
また、送受信部３は、複数のレーン数認識用端子を有し、いずれのレーン数認識用端子から信号を出力するかにもとづいて、マザーボード１にレーン数を認識させるレーン数認識回路１１を備え、自己診断回路６は、自己診断の結果にもとづいて、信号を出力するレーン数認識用端子を切り換えるので、簡単な回路構成で有効レーン数をマザーボード１に認識させることができる。
そして、アドインカード２のインタフェースは、ＰＣＩ Ｅｘｐｒｅｓｓ規格に準拠することにより、広く普及しているＰＣＩ Ｅｘｐｒｅｓｓ規格のアドインカードにおいて、本発明の実施が可能となる。
【００４３】
以上、本発明に係る拡張カード及び障害診断処理方法の好ましい実施形態について説明したが、本発明に係る拡張カード及び障害診断処理方法は上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。
例えば、上述した実施形態に係る拡張カード（アドオンカード）は、ネットワークカードやグラフィックスカード等の各種拡張ボードにより構成することができ、ホスト（マザーボード）側の拡張スロットに挿入して実行可能な拡張カードであれば、その機能・用途・構成等は特に限定されない。
また、レーン数の切り換えが可能なインタフェースであれば、ＰＣＩ Ｅｘｐｒｅｓｓ以外のインタフェースにも適用可能である。
【産業上の利用可能性】
【００４４】
本発明は、複数のレーンからなるインタフェースを有し、該インタフェースを介してホストに接続されるアドインカードに適用でき、特に、ＰＣＩ Ｅｘｐｒｅｓｓ規格に準拠したインタフェースを有するアドインカードに好適である。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施形態に係るコンピュータシステムの構成を示すブロック図である。
【図２】本発明の一実施形態に係るアドインカードの診断処理手順を示すフローチャートである。
【図３】本発明の一実施形態に係るアドインカードの送信部を示す回路図である。
【図４】ＰＣＩ Ｅｘｐｒｅｓｓインタフェースを有する一般的なアドインカードの送受信部を示す回路図である。
【符号の説明】
【００４６】
１ マザーボード
２ アドインカード
３ マザーボード
３ 送受信部
４ データ転送回路
５ 自己診断制御回路
６ 自己診断回路
７ 送受信バッファ
１１ レーン数認識回路
１４ 送信データ選択回路
１５ 出力バッファ
１６ 入力バッファ
【技術分野】
【０００１】
本発明は、複数のレーンからなるＰＣＩ Ｅｘｐｒｅｓｓなどのインタフェースを有し、該インタフェースを介してホストに接続されるアドインカード（拡張カード）及びそれを用いた障害診断処理方法に関する。
【背景技術】
【０００２】
近年、情報処理装置に求められる性能は飛躍的に伸びている。例えば、コンピュータシステムにおいては、そのＣＰＵ性能が急成長するに伴い、処理すべき演算量やデータ転送量が飛躍的に増えてきているため、これに対応するための性能アップが求められている。
コンピュータシステムの形態としては、例えば、パーソナルコンピュータのように、ホストであるマザーボードに一又は複数の拡張スロットを備え、この拡張スロットに所謂アドインカードと呼ばれる拡張カードを差し込むことにより、アドインカードの機能を容易に付加し得る形態が広く普及している。
【０００３】
アドインカードのインタフェースとしては、パラレルバスであるＰＣＩ規格が広く用いられてきたが、ＣＰＵ性能の急成長とともにパラレルバスの帯域も不足するようになり、現在では、高速シリアルバスであるＰＣＩ Ｅｘｐｒｅｓｓが普及している。
ＰＣＩ Ｅｘｐｒｅｓｓは、ＰＣＩバスの高速化を目指して策定されたシリアルインターフェース規格であり、具体的には１レーン当たり２．５ＧＨｚ、最大６４レーンを束ねて使用することで最大１６０Ｇｂｐｓの伝送帯域を実現する大容量かつ高速なバス規格である。
【０００４】
図４は、ＰＣＩ Ｅｘｐｒｅｓｓインタフェースを有する一般的なアドインカードの送受信部を示す回路図である。
この図に示すアドインカードは、複数（例えば、Ｘ４）のレーンからなるＰＣＩ Ｅｘｐｒｅｓｓインタフェースを有しており、データ転送回路２０１は、各レーンに設けられる送受信バッファ２０２〜２０５を介して、ホスト（例えば、マザーボード）との間でデータの送受信を行う。
【０００５】
具体的に説明すると、データ転送回路２０１は、信号線を介して送受信バッファ２０２〜２０５の出力バッファ２０６にデータを送出し、出力バッファ２０６は、受け取ったデータを信号線を介してホストに送出する。
また、ホストからアドインカードに送出されたデータは、信号線を介して送受信バッファ２０２〜２０５の入力バッファ２０７に入力され、入力バッファ２０７は、受け取ったデータを信号線を介してデータ転送回路２０１に送出する。
【０００６】
また、ＰＣＩ Ｅｘｐｒｅｓｓインタフェースを有するアドインカードは、ホストにレーン数を認識させるためのレーン数認識回路を備えている。
例えば、図４に示すアドインカードのレーン数認識回路２０８は、レーン数認識用入力端子であるＰＲＳＮＴ０＃と、レーン数認識用出力端子であるＰＲＳＮＴ１＃（Ｘ４）とを直結して構成されており、ＰＲＳＮＴ１＃（Ｘ４）からの信号出力にもとづいて、このアドインカードのレーン数が「４」であることがホスト側で認識される。
【０００７】
また、ＰＣＩ Ｅｘｐｒｅｓｓの使用レーン数は、データ転送量などに応じて、ホスト側で任意に切り換えることが可能である（例えば、特許文献１、２参照）。
例えば、特許文献１には、ＰＣＩ Ｅｘｐｒｅｓｓ規格である高速シリアルバスのレーン数を、そのデータ転送経路が扱う画像データサイズに応じて設定する旨の記載がある。
また、アドインカードを搭載可能なホストのなかには、搭載されたアドインカードの障害診断機能を備えるものがある（例えば、特許文献３〜５参照）。
このような障害診断機能を用いて、ＰＣＩ Ｅｘｐｒｅｓｓインタフェースを有するアドインカードの障害を診断するようにすれば、障害が発生したレーンを切り離し、レーン数を減らした状態で運用を継続できるという利点がある。
【０００８】
【特許文献１】特開２００５−２１０６５３号公報
【特許文献２】特開２００７−０６２０７６号公報
【特許文献３】特開２００１−０３４５４４号公報
【特許文献４】特開２００６−２０１８８１号公報
【特許文献５】特開２００８−２１０１１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、アドインカードの障害診断にもとづくレーン数の切り換えは、障害診断機能を有するホストにおいてのみ実現可能であり、障害診断機能を持たないホストにおいては、アドインカードに障害が発生しても、障害が発生したレーンを切り離すことなく運用が継続されてしまう、
このため、システムの信頼性が著しく低下してしまうという問題がある。
【００１０】
本発明は、上記の事情にかんがみなされたものであり、ホスト側における障害診断機能の有無にかかわらず、アドインカード側の自己診断結果にもとづいて、レーン数の切り換えを行うことにより、障害診断機能を持たないホストでも、信頼性の高いシステムを構築することができるアドインカード及び障害診断処理方法の提供を目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため本発明の拡張カードは、複数のレーンからなるインタフェースを介して、ホストとの間でデータの送受信を行う送受信部を有し、該送受信部は、電源投入時に前記各レーンの自己診断を実施する自己診断手段と、前記自己診断の結果にもとづいて、有効レーン数を切り換えるレーン数切り換え手段と、を備える構成としてある。
【００１２】
また、本発明の障害診断処理方法は、ホストと、複数のレーンからなるインタフェースを介して、前記ホストとの間でデータの送受信を行う拡張カードと、を含むコンピュータシステムの障害診断処理方法であって、前記拡張カードが、電源投入時に前記各レーンの自己診断を実施し、前記自己診断の結果にもとづいて、有効レーン数を切り換える方法としてある。
【００１３】
また、本発明の情報処理装置は、ホストとなるマザーボードと、前記マザーボードの拡張スロットに接続される拡張カードと、を備え、前記拡張カードが、複数のレーンからなるインタフェースを介して、ホストとの間でデータの送受信を行う送受信部を有し、該送受信部は、電源投入時に前記各レーンの自己診断を実施する自己診断手段と、前記自己診断の結果にもとづいて、有効レーン数を切り換えるレーン数切り換え手段と、を備える構成としてある。
【００１４】
さらに、本発明の障害診断処理プログラムは、複数のレーンからなるインタフェースを介してホストと接続され、前記ホストとの間でデータの送受信を行う拡張カードを構成するコンピュータを、電源投入時に前記各レーンの自己診断を実施する自己診断手段、前記自己診断の結果にもとづいて、有効レーン数を切り換えるレーン数切り換え手段、として機能させるプログラムにより構成してある。
【発明の効果】
【００１５】
本発明によれば、ホスト側における障害診断機能の有無にかかわらず、拡張カード（アドインカード）側の自己診断結果にもとづいて、レーン数の切り換えを行うことにより、障害診断機能を持たないホストでも、信頼性の高いシステムを構築することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の好ましい実施形態について、図面を参照して説明する。
図１は、本発明の一実施形態に係る拡張カードを備えた情報処理装置（コンピュータシステム）の構成を示すブロック図である。
この図に示すように、本実施形態に係る情報処理装置（コンピュータシステム）は、ホストであるマザーボード１を備えた情報処理装置からなり、マザーボード１の拡張スロットを介して、拡張カードであるアドインカード２が接続されるようになっている。
【００１７】
アドインカード２は、ホストとなるマザーボード１と拡張スロットを介して接続される拡張カードであり、マザーボード１を含むコンピュータシステムの各部と接続を行う配線パターンや通信制御のためのＩＣ等（図示せず）を備えて構成され、ＩＣ等への電源供給がマザーボード１の拡張スロットを介して行われる。
ここで、本実施形態のアドインカード２のインタフェースは、ＰＣＩ Ｅｘｐｒｅｓｓに準拠している。
ＰＣＩ Ｅｘｐｒｅｓｓは、ＰＣＩバスの高速化を目指して策定されたシリアルインターフェース規格であり、具体的には１レーン当たり２．５ＧＨｚ、最大６４レーンを束ねて使用することで最大１６０Ｇｂｐｓの伝送帯域を実現する大容量かつ高速なバス規格であり、様々なアプリケーションに適合できる柔軟性と高速シリアル伝送を使った大容量伝送を可能とするもので、ネットワークカード、グラフィックスカード等の拡張ボードに利用されている。
本実施形態では、アドインカード２のインタフェースとして、ＰＣＩ Ｅｘｐｒｅｓｓ規格に準拠したインタフェースを採用することにより、このような高速バス規格であるＰＣＩ Ｅｘｐｒｅｓｓ規格の拡張カードに対応できるようになっている。
【００１８】
そして、具体的には、本実施形態のアドインカード２は、複数のレーンからなるインタフェースを介して、マザーボード１との間でデータの送受信を行う送受信部３を有し、該送受信部３は、電源投入時に各レーンの自己診断を実施する自己診断手段と、自己診断の結果にもとづいて、有効レーン数を切り換えるレーン数切り換え手段とを備えている。
【００１９】
このように構成される本実施形態のアドインカード２により、後述するように、マザーボード１側における障害診断機能の有無にかかわらず、アドインカード２側の自己診断結果にもとづいて、レーン数の切り換えを行うようになっている。
これにより、障害診断機能を持たないマザーボード１でも、信頼性の高いシステムを構築することが可能となる。
【００２０】
また、上記のレーン数切り換え手段は、自己診断で障害が検出されたレーンを切り離すことにより、有効レーン数を減らすことが好ましい。
このようにすることで、レーン数を切り換えた後も、障害があるレーンの運用が継続される不都合を回避し、信頼性をさらに高めることができる。
また、アドインカード２の送受信部３は、切り換えられた有効レーン数をマザーボード１に認識させるレーン数認識手段を備えることが好ましい。
このようにすることで、マザーボード１側では、アドインカード２における障害の有無にかかわらず、有効なレーン数を認識し、通常通りの処理でアドインカード２の運用を継続することが可能となる。
【００２１】
以下、本実施形態に係るアドインカードにより障害診断処理の手順について説明する。
図２は、本発明の実施形態に係るアドインカードにおける障害診断処理手順を示すフローチャートである。
この図に示すように、本実施形態のアドインカード２は、まず、システム起動後に、電源投入直後であるか否かを判断する（Ｓ１）。
そして、この判断結果がＹＥＳである場合には、各レーンの自己診断を実施する（Ｓ２：自己診断手段）。
自己診断の実施後、障害のあるレーンが存在するか否かを判断し（Ｓ３）、まず、この判断結果がＹＥＳである場合は、自己診断で障害が検出されたレーンを切り離すことにより、有効レーン数を減らす（Ｓ４：レーン数切り換え手段）。
その後、切り換えられた有効レーン数をマザーボード１に認識させる処理を行い（Ｓ５：レーン数認識手段）、一連の障害診断処理が終了する。
【００２２】
つぎに、以上のような本実施形態に係るアドインカード２の詳細について、図３を参照しつつ説明する。
図３は、本発明の実施形態に係るアドインカードの送信部を示す回路図である。
この図に示すように、本実施形態のアドインカード２は、複数のレーンからなるＰＣＩ Ｅｘｐｒｅｓｓインタフェースを介して、マザーボード３との間でデータの送受信を行う送受信部３を有し、該送受信部３は、データ転送回路４、自己診断制御回路５、自己診断回路６、複数の送受信バッファ７〜１０及びレーン数認識回路１１を備えて構成されている。
【００２３】
データ転送回路４は、複数のレーンを介してマザーボード１との間でデータの送受信を行う回路である。
具体的には、データ転送回路４は、図３に示すように、信号線１０１〜１０４を介して、ＰＣＩ Ｅｘｐｒｅｓｓの送信データを送受信バッファ７〜１０に送出し、信号線１０５〜１０８を介して、送受信バッファ７〜１０からＰＣＩ Ｅｘｐｒｅｓｓの送信データを受ける。
【００２４】
自己診断制御回路５は、電源投入時の自己診断動作を制御する回路である。
具体的には、自己診断制御回路５は、図３に示すように、信号線１０９〜１１２を介して、自己診断用のデータを自己診断回路６及び送受信バッファ７〜１０に送出するとともに、信号線１１３、１１４を介して、自己診断中であることを示す信号を自己診断回路６及び送受信バッファ７〜１０に送出する。
さらに、自己診断制御回路５は、信号線１１５、１１６を介して、折り返し制御信号を送受信バッファ７〜１０に送出する。
【００２５】
自己診断回路６は、自己診断時にデータの一致を確認し、その結果をデータ転送回路４に通知する回路である。
具体的には、自己診断回路６は、図３に示すように、信号線１０９〜１１２を介して自己診断制御回路５から送出された自己診断用データと、信号線１０５〜１０８を介して送受信バッファ７〜１０から出力された自己診断時の折り返し信号を比較し、その結果を、信号線１１７を介してデータ転送回路４に送出するとともに、信号線１１８、１１９を介してレーン数認識回路１１のレーン数制御用ＦＥＴ１２、１３に制御信号を送出する。
【００２６】
送受信バッファ７〜１０は、ＰＣＩ Ｅｘｐｒｅｓｓの各レーンに対応するデータの送受信を行うバッファである。
具体的には、送受信バッファ７〜１０は、図３に示すように、信号線１１５、１１６を介して自己診断制御回路５から送出された自己診断時の折り返し制御信号を受け取る。また、信号線１１４を介して自己診断制御回路５から送出される信号にしたがって、信号線１０１〜１０４を介してデータ転送回路４から送出される通常データと、信号線１０９〜１１２を介して自己診断制御回路５から送出される自己診断用データとを切り換えて受信する。
そして、自己診断用データの受信状態では、信号線１０５〜１０８を介して、受信した自己診断用データをデータ転送回路４及び自己診断回路６に送出する。
さらに、通常動作時は、ＰＣＩ Ｅｘｐｒｅｓｓの各レーン信号を、信号線１２０〜１２３を介してマザーボード１へ送出し、信号線１２４〜１２７を介してマザーボード１から受信する。
【００２７】
レーン数認識回路１１は、マザーボード１にレーン数を認識させるための回路である。
具体的には、レーン数認識回路１１は、図３に示すように、レーン数認識用入力端子であるＰＲＳＮＴ０＃と、レーン数認識用出力端子であるＰＲＳＮＴ１＃（Ｘ１）、ＰＲＳＮＴ１＃（Ｘ４）とを電気的に接続することで構成される。
これにより、例えば、ＰＲＳＮＴ０＃をＰＲＳＮＴ１＃（Ｘ４）に接続し、ＰＲＳＮＴ１＃（Ｘ４）からの信号を出力すると、アドインカード２のレーン数が「４」であるとマザーボード１側で認識される。
【００２８】
本実施形態のレーン数認識回路１１は、図３に示すように、レーン数制御用ＦＥＴ１２、１３を備える。
レーン数制御用ＦＥＴ１２、１３は、ＰＣＩ Ｅｘｐｒｅｓｓのレーン数を切り換えるために、レーン数認識用端子（ＰＲＳＮＴ Ｐｉｎ）の結線を制御するＦＥＴであり、自己診断回路６から信号線１１８、１１９を介して送出される制御信号にしたがって、各ＦＥＴ１２、１３を開け閉めすることにより、ＰＲＳＮＴ０＃（信号線１２８）を、ＰＲＳＮＴ１＃（Ｘ１）（信号線１２９）又はＰＲＳＮＴ１＃（Ｘ４）（信号線１３０）と結線させる。
【００２９】
つぎに、上述した送受信バッファ７〜１０について、送受信バッファ７を例にとって、その内部構成について、図３を参照して詳細に説明する。
なお、他の送受信バッファ８〜１０の内部構成は、以下に示す送受信バッファ７の内部構成と同様となっている。
送受信バッファ７は、図３に示すように、送信データ選択回路１４、出力バッファ１５、入力バッファ１６、送信データ折り返し用ＦＥＴ１７、１８及び受信データ折り返し用ＦＥＴ１９、２０を備えて構成されている。
【００３０】
送信データ選択回路１４は、通常の送信データと、自己診断用データを切り換える回路である。
具体的には、送信データ選択回路１４は、図３に示すように、信号線１１４を介して自己診断制御回路５から示される自己診断情報にしたがって、信号線１０１を介してデータ転送回路４から送出される通常データと、信号線１１２を介して自己診断制御回路５から送出される自己診断用データを切り換えて入力し、信号線１３１を介して出力バッファ１５に送出する。
【００３１】
出力バッファ１５は、内部信号をＰＣＩ Ｅｘｐｒｅｓｓの規格に合わせて送出するバッファである。
具体的には、出力バッファ１５は、図３に示すように、信号線１３１を介して送信データ選択回路１４から送信された通常データ又は自己診断用データを受け取り、信号線１３２を介して送信データ折り返し用ＦＥＴ１７、１８に送出する。
【００３２】
入力バッファ１６は、外部のＰＣＩ Ｅｘｐｒｅｓｓの規格信号を内部信号に置き換えるバッファである。
具体的には、入力バッファ１６は、図３に示すように、信号線１３３を介して受信データ折り返し用ＦＥＴ１９、２０から送出される通常データ又は自己診断用データを受け取り、信号線１０５を介してデータ転送回路４及び自己診断回路６に送出する。
【００３３】
送信データ折り返し用ＦＥＴ１７、１８は、データの出力を制御するＦＥＴである。
具体的には、送信データ折り返し用ＦＥＴ１７、１８は、図３に示すように、信号線１１５、１１６を介して自己診断制御回路５から出力される制御信号にしたがって、通常転送時は、ＦＥＴ１７のみを開けることにより、信号線１３２を介して出力バッファ１５から送出される転送データを、信号線１２０を介してマザーボード１に出力する。
そして、自己診断時は、ＦＥＴ１８のみを開けることにより、信号線１３２を介して出力バッファ１５から出力される自己診断用データを、信号線１３４を介して受信データ折り返し用ＦＥＴ２０に送出する。
【００３４】
受信データ折り返し用ＦＥＴ１９、２０は、データの入力を制御するＦＥＴである。
具体的には、受信データ折り返し用ＦＥＴ１９、２０は、図３に示すように、信号線１１５、１１６を介して自己診断制御回路５から出力される制御信号にしたがって、通常転送時は、ＦＥＴ１９のみを開けることにより、信号線１２４を介して、マザーボード１から受け取った転送データを信号線１３３に送出する。
一方、自己診断時は、ＦＥＴ２０のみ開けることにより、送信データ折り返し用ＦＥＴ１８から信号線１３４を介して出力された自己診断用データを、信号線１３３を介して入力バッファ１６に送出する。
【００３５】
つぎに、以上のような構成からなる本実施形態に係るアドインカード２の通常転送時の動作と自己診断時の動作について、図３を参照しつつ説明する。
まず、通常転送の送信時は、データ転送回路４から信号線１０１〜１０４を介して出力される送信データが送信データ選択回路１４により選択され、出力バッファ１５を介して信号線１３２に出力される。
このとき、自己診断制御回路５は、信号線１１５、１１６を介して、ＦＥＴ１７をオープン、ＦＥＴ１８をクローズに制御しているので、送信データは、そのまま信号線１２０〜１２３を介してマザーボード１に出力される。
【００３６】
また、通常転送の受信時は、マザーボード１から出力されたデータが信号線１２４〜１２７を介して送受信バッファ７〜１０に入力される。
このとき、自己診断制御回路５は、信号線１１５、１１６を介して、ＦＥＴ１９をオープン、ＦＥＴ２０をクローズに制御しているので、受信データは、入力バッファ１６介してデータ転送回路４に送出される。
【００３７】
これに対して、自己診断時は、信号線１０９〜１１２を介して、自己診断制御回路５から自己診断用データが送出される。
このとき、自己診断制御回路５は、信号線１１４を介して、送信データ選択回路１４を自己診断側に切り換え制御するとともに、信号線１１５、１１６を介して、ＦＥＴ１７をクローズ、ＦＥＴ１８をオープン、ＦＥＴ１９をクローズ、ＦＥＴ２０をオープンに制御しているので、自己診断用データは、出力バッファ１５及び信号線１３２、１３４、１３３を介して、入力バッファ１６に入力される。
入力バッファ１６は、入力された自己診断用データを、信号線１０５〜１０８を介して自己診断回路６に送出する。
【００３８】
自己診断回路６は、自己診断制御回路５から信号線１１３を介して自己診断中であることが示されるので、信号線１０９〜１１２を介して自己診断制御回路５から受け取った自己診断用データの元データと、信号線１０５〜１０８を介して送受信バッファ７〜１０から受け取った自己診断用データの折り返しデータとを比較し、これによって、各レーンの送受信バッファ７〜１０が正常に動作している否かを判断する。
その結果、正常に動作していない送受信バッファ７〜１０が存在する場合は、信号線１１７を介してその情報をデータ転送回路４に送信し、また、信号線１１８、１１９を介してＦＥＴ１２、１３を制御することにより、ＰＲＳＮＴ０＃とＰＲＳＮＴ１＃（Ｘ４）の結線状態を、ＰＲＳＮＴ０＃とＰＲＳＮＴ１＃（Ｘ１）の結線状態に切り換える。
これにより、マザーボード１側からは、レーン数が１（Ｘ１）のアドインカードが搭載されているように見え、また、データ転送回路４は、１レーンのみを使ってデータを転送するように制御が変更されるので、マザーボード１は、アドインカード２における障害の有無にかかわらず、有効なレーン数を認識し、通常通りの処理でアドインカード２の運用を継続することができる。
【００３９】
以上のように構成された本実施形態のアドインカード２によれば、複数のレーンからなるインタフェースを介して、マザーボード１との間でデータの送受信を行う送受信部３を有し、該送受信部３は、電源投入時に各レーンの自己診断を実施し、自己診断の結果にもとづいて、有効レーン数を切り換えるので、マザーボード１側における障害診断機能の有無にかかわらず、アドインカード２側の自己診断結果にもとづいて、レーン数の切り換えを行うことができる。
その結果、障害診断機能を持たないマザーボード１でも、信頼性の高いシステムを構築することが可能となる。
【００４０】
また、送受信部３は、自己診断で障害が検出されたレーンを切り離すことにより、有効レーン数を減らすので、レーン数を切り換えた後も、障害があるレーンの運用が継続される不都合を回避し、信頼性をさらに高めることができる。
また、送受信部３は、切り換えられた有効レーン数をマザーボード１に認識させるので、マザーボード１側では、アドインカード２における障害の有無にかかわらず、有効なレーン数を認識し、通常通りの処理でアドインカード２の運用を継続することができる。
【００４１】
また、送受信部３は、各レーンに設けられる送受信バッファ７〜１０と、各送受信バッファ７〜１０を介して、マザーボード１との間でデータの送受信を行うデータ転送回路４と、電源投入時に実施される自己診断の動作を制御する自己診断制御回路５と、自己診断時に各レーンの障害を検出する自己診断回路６とを備え、自己診断制御回路５は、電源投入時に、自己診断用データと、自己診断中であることを示す信号を、各送受信バッファ７〜１０及び自己診断回路６に送出し、各送受信バッファ７〜１０は、自己診断中であることを示す信号の入力に応じて、自己診断用データの折り返しを行い、折り返した自己診断用データを自己診断回路６に送出し、自己診断回路６は、自己診断制御回路５から送出された自己診断用データと、各送受信バッファ７〜１０から送出された自己診断用データとの一致を判断し、その結果をデータ転送回路４に通知するようになっている。
これにより、各レーンの障害を正確に検出し、障害が発生したレーンを確実に切り離すことができる。
【００４２】
また、送受信部３は、複数のレーン数認識用端子を有し、いずれのレーン数認識用端子から信号を出力するかにもとづいて、マザーボード１にレーン数を認識させるレーン数認識回路１１を備え、自己診断回路６は、自己診断の結果にもとづいて、信号を出力するレーン数認識用端子を切り換えるので、簡単な回路構成で有効レーン数をマザーボード１に認識させることができる。
そして、アドインカード２のインタフェースは、ＰＣＩ Ｅｘｐｒｅｓｓ規格に準拠することにより、広く普及しているＰＣＩ Ｅｘｐｒｅｓｓ規格のアドインカードにおいて、本発明の実施が可能となる。
【００４３】
以上、本発明に係る拡張カード及び障害診断処理方法の好ましい実施形態について説明したが、本発明に係る拡張カード及び障害診断処理方法は上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。
例えば、上述した実施形態に係る拡張カード（アドオンカード）は、ネットワークカードやグラフィックスカード等の各種拡張ボードにより構成することができ、ホスト（マザーボード）側の拡張スロットに挿入して実行可能な拡張カードであれば、その機能・用途・構成等は特に限定されない。
また、レーン数の切り換えが可能なインタフェースであれば、ＰＣＩ Ｅｘｐｒｅｓｓ以外のインタフェースにも適用可能である。
【産業上の利用可能性】
【００４４】
本発明は、複数のレーンからなるインタフェースを有し、該インタフェースを介してホストに接続されるアドインカードに適用でき、特に、ＰＣＩ Ｅｘｐｒｅｓｓ規格に準拠したインタフェースを有するアドインカードに好適である。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施形態に係るコンピュータシステムの構成を示すブロック図である。
【図２】本発明の一実施形態に係るアドインカードの診断処理手順を示すフローチャートである。
【図３】本発明の一実施形態に係るアドインカードの送信部を示す回路図である。
【図４】ＰＣＩ Ｅｘｐｒｅｓｓインタフェースを有する一般的なアドインカードの送受信部を示す回路図である。
【符号の説明】
【００４６】
１ マザーボード
２ アドインカード
３ マザーボード
３ 送受信部
４ データ転送回路
５ 自己診断制御回路
６ 自己診断回路
７ 送受信バッファ
１１ レーン数認識回路
１４ 送信データ選択回路
１５ 出力バッファ
１６ 入力バッファ
【特許請求の範囲】
【請求項１】
複数のレーンからなるインタフェースを介して、ホストとの間でデータの送受信を行う送受信部を有し、
該送受信部は、
電源投入時に前記各レーンの自己診断を実施する自己診断手段と、
前記自己診断の結果にもとづいて、有効レーン数を切り換えるレーン数切り換え手段と、を備えることを特徴とする拡張カード。
【請求項２】
前記レーン数切り換え手段は、
前記自己診断で障害が検出されたレーンを切り離すことにより、有効レーン数を減らすことを特徴とする請求項１記載の拡張カード。
【請求項３】
前記送受信部は、
切り換えられた有効レーン数を前記ホストに認識させるレーン数認識手段を備えることを特徴とする請求項１又は２記載の拡張カード。
【請求項４】
前記送受信部は、
前記各レーンに設けられる送受信バッファと、
前記各送受信バッファを介して、前記ホストとの間でデータの送受信を行うデータ転送回路と、
電源投入時に実施される自己診断の動作を制御する自己診断制御回路と、
自己診断時に前記各レーンの障害を検出する自己診断回路と、を備え、
前記自己診断制御回路は、
電源投入時に、自己診断用データと、自己診断中であることを示す信号を、前記各送受信バッファ及び前記自己診断回路に送出し、
前記各送受信バッファは、
自己診断中であることを示す信号の入力に応じて、自己診断用データの折り返しを行い、折り返した自己診断用データを前記自己診断回路に送出し、
前記自己診断回路は、
前記自己診断制御回路から送出された自己診断用データと、前記各送受信バッファから送出された自己診断用データとの一致を判断し、その結果を前記データ転送回路に通知することを特徴とする請求項１〜３のいずれかに記載の拡張カード。
【請求項５】
前記送受信部は、
複数のレーン数認識用端子を有し、いずれのレーン数認識用端子から信号を出力するかにもとづいて、前記ホストにレーン数を認識させるレーン数認識回路を備え、
前記自己診断回路は、
自己診断の結果にもとづいて、信号を出力するレーン数認識用端子を切り換えることを特徴とする請求項１〜４のいずれかに記載の拡張カード。
【請求項６】
前記インタフェースが、ＰＣＩ Ｅｘｐｒｅｓｓ規格に準拠することを特徴とする請求項１〜５のいずれかに記載の拡張カード。
【請求項７】
ホストと、
複数のレーンからなるインタフェースを介して、前記ホストとの間でデータの送受信を行う拡張カードと、を含むコンピュータシステムの障害診断処理方法であって、
前記拡張カードが、
電源投入時に前記各レーンの自己診断を実施し、
前記自己診断の結果にもとづいて、有効レーン数を切り換えることを特徴とする障害診断処理方法。
【請求項８】
前記拡張カードが、
前記自己診断で障害が検出されたレーンを切り離すことにより、有効レーン数を減らすことを特徴とする請求項７記載の障害診断処理方法。
【請求項９】
ホストとなるマザーボードと、
前記マザーボードの拡張スロットに接続される拡張カードと、を備え、
前記拡張カードが、
複数のレーンからなるインタフェースを介して、ホストとの間でデータの送受信を行う送受信部を有し、
該送受信部は、
電源投入時に前記各レーンの自己診断を実施する自己診断手段と、
前記自己診断の結果にもとづいて、有効レーン数を切り換えるレーン数切り換え手段と、を備えることを特徴とする情報処理装置。
【請求項１０】
前記レーン数切り換え手段は、
前記自己診断で障害が検出されたレーンを切り離すことにより、有効レーン数を減らすことを特徴とする請求項９記載の情報処理装置。
【請求項１１】
複数のレーンからなるインタフェースを介してホストと接続され、前記ホストとの間でデータの送受信を行う拡張カードを構成するコンピュータを、
電源投入時に前記各レーンの自己診断を実施する自己診断手段、
前記自己診断の結果にもとづいて、有効レーン数を切り換えるレーン数切り換え手段、として機能させることを特徴とする障害診断処理プログラム。
【請求項１２】
前記レーン数切り換え手段は、
前記自己診断で障害が検出されたレーンを切り離すことにより、有効レーン数を減らすことを特徴とする請求項１１記載の障害診断処理プログラム。
【請求項１】
複数のレーンからなるインタフェースを介して、ホストとの間でデータの送受信を行う送受信部を有し、
該送受信部は、
電源投入時に前記各レーンの自己診断を実施する自己診断手段と、
前記自己診断の結果にもとづいて、有効レーン数を切り換えるレーン数切り換え手段と、を備えることを特徴とする拡張カード。
【請求項２】
前記レーン数切り換え手段は、
前記自己診断で障害が検出されたレーンを切り離すことにより、有効レーン数を減らすことを特徴とする請求項１記載の拡張カード。
【請求項３】
前記送受信部は、
切り換えられた有効レーン数を前記ホストに認識させるレーン数認識手段を備えることを特徴とする請求項１又は２記載の拡張カード。
【請求項４】
前記送受信部は、
前記各レーンに設けられる送受信バッファと、
前記各送受信バッファを介して、前記ホストとの間でデータの送受信を行うデータ転送回路と、
電源投入時に実施される自己診断の動作を制御する自己診断制御回路と、
自己診断時に前記各レーンの障害を検出する自己診断回路と、を備え、
前記自己診断制御回路は、
電源投入時に、自己診断用データと、自己診断中であることを示す信号を、前記各送受信バッファ及び前記自己診断回路に送出し、
前記各送受信バッファは、
自己診断中であることを示す信号の入力に応じて、自己診断用データの折り返しを行い、折り返した自己診断用データを前記自己診断回路に送出し、
前記自己診断回路は、
前記自己診断制御回路から送出された自己診断用データと、前記各送受信バッファから送出された自己診断用データとの一致を判断し、その結果を前記データ転送回路に通知することを特徴とする請求項１〜３のいずれかに記載の拡張カード。
【請求項５】
前記送受信部は、
複数のレーン数認識用端子を有し、いずれのレーン数認識用端子から信号を出力するかにもとづいて、前記ホストにレーン数を認識させるレーン数認識回路を備え、
前記自己診断回路は、
自己診断の結果にもとづいて、信号を出力するレーン数認識用端子を切り換えることを特徴とする請求項１〜４のいずれかに記載の拡張カード。
【請求項６】
前記インタフェースが、ＰＣＩ Ｅｘｐｒｅｓｓ規格に準拠することを特徴とする請求項１〜５のいずれかに記載の拡張カード。
【請求項７】
ホストと、
複数のレーンからなるインタフェースを介して、前記ホストとの間でデータの送受信を行う拡張カードと、を含むコンピュータシステムの障害診断処理方法であって、
前記拡張カードが、
電源投入時に前記各レーンの自己診断を実施し、
前記自己診断の結果にもとづいて、有効レーン数を切り換えることを特徴とする障害診断処理方法。
【請求項８】
前記拡張カードが、
前記自己診断で障害が検出されたレーンを切り離すことにより、有効レーン数を減らすことを特徴とする請求項７記載の障害診断処理方法。
【請求項９】
ホストとなるマザーボードと、
前記マザーボードの拡張スロットに接続される拡張カードと、を備え、
前記拡張カードが、
複数のレーンからなるインタフェースを介して、ホストとの間でデータの送受信を行う送受信部を有し、
該送受信部は、
電源投入時に前記各レーンの自己診断を実施する自己診断手段と、
前記自己診断の結果にもとづいて、有効レーン数を切り換えるレーン数切り換え手段と、を備えることを特徴とする情報処理装置。
【請求項１０】
前記レーン数切り換え手段は、
前記自己診断で障害が検出されたレーンを切り離すことにより、有効レーン数を減らすことを特徴とする請求項９記載の情報処理装置。
【請求項１１】
複数のレーンからなるインタフェースを介してホストと接続され、前記ホストとの間でデータの送受信を行う拡張カードを構成するコンピュータを、
電源投入時に前記各レーンの自己診断を実施する自己診断手段、
前記自己診断の結果にもとづいて、有効レーン数を切り換えるレーン数切り換え手段、として機能させることを特徴とする障害診断処理プログラム。
【請求項１２】
前記レーン数切り換え手段は、
前記自己診断で障害が検出されたレーンを切り離すことにより、有効レーン数を減らすことを特徴とする請求項１１記載の障害診断処理プログラム。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１０−１２２７６２（Ｐ２０１０−１２２７６２Ａ）
【公開日】平成２２年６月３日（２０１０．６．３）
【国際特許分類】
【出願番号】特願２００８−２９３７６３（Ｐ２００８−２９３７６３）
【出願日】平成２０年１１月１７日（２００８．１１．１７）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２２年６月３日（２０１０．６．３）
【国際特許分類】
【出願日】平成２０年１１月１７日（２００８．１１．１７）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]