【課題】並列的に入力されるデータに対処してヒストグラムの度数データを生成することができ、ヒストグラムの度数データを生成する処理時間をその入力データにおけるヒストグラム値の分布状況に依存せず、更にはヒストグラムの度数データを累積するために用いる記憶領域を少なくすることができる並列演算装置を提供する。
【解決手段】複数のプロセッサによる並列的な演算結果に対して、演算結果の種別毎にそのデータ数を並列的に計数する複数のカウンタを有し、夫々のカウンタの計数値を累積してヒストグラムの度数とするヒストグラムカウンタ回路を備える。 （もっと読む）

【課題】本発明は、線形システムを解くためのアレイ処理の方法を提供する。
【解決手段】線形システムを解くためにＰＥ（５４〜５４Ｎ）を利用する。本発明の一実施形態（図３ｂ）では、コレスキーファクタを判定するため、行列の対角要素がスカラーＰＥに射影される。別の実施形態では、コレスキーファクタを判定するため、２次元スカラーアレイが使用される。限られたバンド幅をもつ行列の場合、使用するプロセッサの数を減らした、プロセッサ（５４〜５４Ｎ）を用いることができる。 （もっと読む）

【課題】ストライド命令の後続命令に対してもチェイニングを行って性能を向上することができる演算処理装置の提供を図る。
【解決手段】同時アクセス可能な複数のメモリブロックｂａｎｋ０〜ｂａｎｋ３を有するデータメモリ２との間でデータを遣り取りする複数のベクトルパイプライン１２１〜１２４を有する演算処理装置であって、前記データメモリに対するストライドアクセスを、基本パターンのデータサイズを決める第１パラメータと、該基本パターンにおける有効なデータ数を決める第２パラメータで規定する。 （もっと読む）

【課題】キャッシュメモリと主記憶装置との間の負荷を軽減し、ロードバッファの解放タイミングを早める。
【解決手段】投機的に実行されるベクトルロード命令が発行された場合に、ベクトルデータのバッファ領域Ｍ２を確保するロードバッファ管理部３１と、メモリアクセスリクエストに基づいて要素データをキャッシュメモリＭ１又は主記憶装置９から読み出し、読み出した要素データをバッファ領域Ｍ２に格納させるキャッシュ処理部４と、投機的実行に成功した場合にバッファ領域の要素データをベクトルレジスタＭ３に転送してからバッファ領域Ｍ２を解放し、一方、投機的実行に失敗した場合にバッファ領域Ｍ２の要素データをベクトルレジスタＭ３に転送せずにバッファ領域Ｍ２を解放するベクトル処理部６とを備え、キャッシュ処理部４は投機的実行に失敗した場合に要素データの主記憶装置９からの読み出しを抑止する。 （もっと読む）

【課題】スパースな正値対称行列のコレスキーあるいは修正コレスキー分解を行う場合に、並列処理を高速化することができるorderingを生成する方法を提供する。
【解決手段】共有メモリ型並列計算機を用いてスパースな正値対称行列のコレスキー分解あるいは修正コレスキー分解を行うにあたり、スパース行列が表す連立１次方程式が提示する問題における離散化された空間を、再帰的に２つの分割領域と、その間にある分割面とに分割する。分割を、分割面を構成するノードの数がスーパーノードの幅程度となったら止める。そして、再帰的に２分割されるごとに、分割領域内のノードに、分割面から遠いほうから順に番号付けを行う。分割面内のノードは、再帰的２分割のたびに、分割領域の番号付けの後に番号付けを行う。 （もっと読む）

【課題】乗算器を使用しないハードウェア量の少ない演算器構成で、高並列に適したサイクルタイムの高速化が図れるとともに、ＲＯＭを用いなくても内積演算が効率よくかつ精度低下なく行うことができる内積演算装置および内積演算方法を提供する。
【解決手段】複数の入力ベクトル要素を格納する入力要素レジスタ２と、定数ベクトル要素の２のべき乗項と入力ベクトル要素との部分積を求めるバレルシフタ３と、部分積の累算を行う加減算器４と、加減算器の累算結果が格納されるアキュムレータ５と、アキュムレータ５に格納された累算途中の結果の切捨てを行うシフタ６と、定数ベクトル要素の最下位の２のべき乗項の同じ項にかかる全ての入力ベクトル要素の部分積の累算を行わせて順次高位の２のべき乗項にかかる部分積の累算を繰り返して最上位の２のべき乗項まで繰り返させる演算制御手段と、を備えている。 （もっと読む）

【課題】ＣＧＣＧ法を発展させることで，より短時間で解が求まる並列有限要素計算システムを提供する。
【解決手段】解析対象領域Ωと，そのメッシュ分割を与える。並列プロセス数ｍ₀，階層数νおよび各階層の領域数ν_mνを入力する。並列プロセスにわたる第０階層領域分割を生成する。ν個の階層の領域分割を生成する。全ν階層の領域分割をもとに第１，…，ν世代コース空間Ｗ⁽¹⁾，…，Ｗ^(ν)と，Ｗ^(ν)の共役空間Ｖ^(ν)を作る。全世代の２組の剛性行列と２組の外力ベクトルを作る。ν個のコース空間の方程式を直接法で解く。第ν世代の共役空間の方程式を反復法(前処理付きＣＧ法)で解く。ｕ＝ｕ⁽⁰⁾＝ｗ⁽¹⁾＋…＋ｗ^(ν)＋ｕ^(ν)によって解を与える。この方法は，最初に「領域分割」を全部与えておき直列に計算する方法である。領域分割を「共役空間」における反復法の収束の様子を見たうえで順次与え，つぎつぎと計算していく方法も本発明に含まれる。 （もっと読む）

【課題】処理速度、或いは、プログラムの実行速度を向上させることができる情報処理装置の提供を図る。
【解決手段】ベクトルレジスタファイル（３２）がベクトル長により物理番号と論理番号が変化する情報処理装置であって、ベクトル長を指定するベクトル長レジスタ３１と、前記ベクトル長レジスタによるベクトル長の第１値ＶＬと、ベクトル長を変化させる命令によるベクトル長の第２値ＶＬ’を比較する比較器２１と、前記比較器からの比較結果に従って、実行中の先行命令に続く後続命令の発行可否を判定する発行可否判定回路２２と、を有するように構成する。 （もっと読む）

【課題】ベクトルギャザー命令やベクトルスキャッター命令に対して、動的な追い越し制御が行えるベクトル型計算機を提供する。
【解決手段】最小値最大値判定器２１でベクトルギャザー命令又はベクトルスキャッター命令に対するアドレスの依存元命令を実行する固定小数点演算器１２の演算結果を用いてベクトル要素の最小値及び最大値を判定する最小値最大値判定し、この最小値及び最大値を最小値／最大値レジスタ部３１に保持しておく。ベクトルギャザー命令又は前記ベクトルスキャッター命令を実行する際に、保持されている最小値及び最大値から、前記ベクトルギャザー命令又は前記ベクトルスキャッター命令のアドレスのアクセス範囲を特定し、ベクトルギャザー命令又はベクトルスキャッター命令の追い越し制御を行う。 （もっと読む）

【課題】ベクトル処理装置内のベクトル演算パイプのデータ入出力を高速化すること
【解決手段】ベクトル演算処理装置内に、ベクトル演算処理を行う複数のベクトル演算パイプ２１０を設けた少なくとも１以上のベクトル処理ユニット２００を備える。ベクトル処理ユニット２００内であって、かつ、ベクトル演算パイプ２１０の外部に前記ベクトル演算パイプに対応する出力用のデータバッファ２２０、及び入力用のデータバッファ２３０を設ける。 （もっと読む）

【課題】球面調和関数変換の計算時間を短縮化することを目的とする。
【解決手段】球面調和関数を用いて行う球面のシミュレーションを行う並列計算機システムにおいて、スペクトル空間のデータを東西波数により複数個のデータに分割されたスペクトルデータを保持する記憶部と、分割された各スペクトルデータの逆ルジャンドル陪関数変換によるフーリエ係数データへの変換を、球面における緯度方向について、分割された計算領域について実行する演算部と、演算部により変換されたフーリエ係数データを、演算部による次の球面における緯度方向について、分割された計算領域の逆ルジャンドル陪関数変換が開始してから、他の計算ノードに通信経路を介して送信する通信部と、を含む、互いに通信経路を介して接続された複数の計算ノードを有する並列計算機システムが提供される。 （もっと読む）

【課題】配列データをＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上で転置するためのシステム、方法及びコンピュータ可読ストレージ媒体を提供する。
【解決手段】ＳＩＭＤ形式の行列が受け取られる。この行列は、通常のデータ形式を有する行列ＭをＳＩＭＤ変換したものから成る。この行列の各要素から行列Ｍの転置のＳＩＭＤ変換の各要素へのマッピングが定義される。行列Ｍ及びこの定義されたマッピングに基づき、ＳＩＭＤ転置行列Ｔが生成される。行列Ｍの複数の列上で動作するように、行方向アルゴリズムが修正なしでＳＩＭＤ転置行列Ｔに適用される。 （もっと読む）

【課題】乗累算演算を実行するデータ処理装置及び方法を提供する。
【解決手段】該データ処理装置は、制御信号に応答して、入力データ要素において、データ処理演算を実行するデータ処理回路を含む。命令デコーダ回路は、入力オペランドとして、第１入力データ要素、第２入力データ要素及び述語値を指定する述語化された乗累算命令に応答して、データ処理回路を制御するように制御信号を生成し、第１入力データ要素および前記第２入力データ要素を乗算し、乗算データ要素を生成し、該述語値が第１の値を有する場合、該乗算データ要素を初期累算データ要素に加算して結果累算データ要素を生成し、該述語値が第２の値を有する場合、該初期累算データ要素から該乗算データ要素を減算して、該結果累算データ要素を生成することで、乗累算演算を実行する。本発明は、パフォーマンス、エネルギー消費及びコード密度を改善する。 （もっと読む）

【課題】性能を犠牲にせずに低電力を実現するためのマルチＭＡＣアーキテクチャを提供する。
【解決手段】本発明の実施形態は、チェーンの第１の乗加算器の出力結果をチェーンの第２の後続乗加算器への入力として供給することによって、２つ以上の乗加算器ユニット（２１０、２２０、２３０、２４０）の乗加算器チェーンの演算をスケジュールして、比較的低いワット損を可能にするシステムおよび方法を対象とする。 （もっと読む）

【課題】処理性能の向上したベクトル演算装置を提供すること
【解決手段】ベクトル演算装置１は、複数個のベクトルデータを格納する複数のベクトルレジスタ１１０、および、ベクトルレジスタ１１０から出力されるベクトルデータに対し演算を行うベクトル演算器１１１を有するベクトルパイプ１１と、イテレーション演算のｋ（ｋ：１以上の整数）番目の演算を行うベクトルパイプ１１からｋ＋１番目の演算を行うベクトルパイプ１１に演算結果を順次並列して供給するパス１１６と、複数のイテレーション演算を複数のベクトルパイプ１１で並列して実行するよう命令発行管理を行う命令発行部１０２とを備える。 （もっと読む）

【課題】高速メモリを用いたＭＡＰ引きによる演算を高速に実行するデータマップ読み取り装置及びデータマップ読み取り方法を提供すること
【解決手段】検索用データ２４を記憶する第１の記憶手段１５と、第１の記憶手段１５のアドレスに従い、検索用データ２４を一様方向に読み出す読み出し手段２３と、読み出し手段が読み出した、検索用データ２４の複製を記憶する第２の記憶手段１３と、第２の記憶手段１３に複製された検索用データ２４を被検索値xinに基づき検索する検索手段２５が、検索用データを２４インクリメントサーチするかデクリメントサーチするかによって、検索用データ２４の複製を読み出す方向を、第１の記憶手段１５のアドレスの降順方向又は昇順方向のいずれかに切り替える切り替え手段２１と、を有することを特徴とするデータマップ読み取り装置１００を提供する。 （もっと読む）

一般に、８点離散コサイン変換（ＤＣＴ）を実施する技術が記載される。８点離散コサイン変換（ＤＣＴ）ハードウェアユニットを備える装置は、空間領域から周波数領域へメディアデータを変換するためにこれらの技術を実施する。８点ＤＣＴハードウェアユニットは、第１の関係に基づいて第１のスケール因子（μ）に関係している内部因子Ａ、Ｂを備える偶数部を含む。８点ＤＣＴハードウェアユニットは、第２の関係に基づいて第２のスケール因子（η）に関係している第３、第４、第５及び第６の内部因子（Ｇ，Ｄ，Ｅ，Ｚ）を備える奇数部を更に含む。第１の関係は、第１のスケール因子を第１及び第２の内部因子に関係付ける。第２の関係は、第２のスケール因子を第３の内部因子及び第４の内部因子ならびに前記第５内部因子及び第６の内部因子に関係付ける。
（もっと読む）

【課題】複数の１次キャッシュ間におけるデータ転送を効率よく行なうことができるデータ処理装置を提供する。
【解決手段】本発明のデータ処理装置１は、複数の演算器１１、２１、３２、４１と、複数の１次キャッシュ１２、２２、３２、４２と、２次キャッシュ５０と、順次連続的に接続された複数のバッファキャッシュ１３、２３、３３、４３とを備えている。第１段目のバッファキャッシュ１３には２次キャッシュ５０からデータが転送されており、複数のバッファキャッシュ１３、２３、３３、４３は、各バッファキャッシュ１３、２３、３３、４３のデータの一部を後段側に順次転送すると共に、各バッファキャッシュ１３、２３、３３、４３のデータの一部を各バッファキャッシュ１３、２３、３３、４３に対応する１次キャッシュ１２、２２、３２、４２に転送する。 （もっと読む）

【課題】 マルチコアまたはマルチプロセッサ・システムにおいて、処理ループを投機的パイプライニングで高速化する際に、予測の誤差をシステム的に計算することによって、誤差の累積を減らすこと。
【解決手段】
マルチコアまたはマルチプロセッサ・システムの環境において、制御ブロックのループの個々の処理が、投機的パイプライニングの技法で、好適には個別のスレッドとして個別のコアまたはプロセッサに割り当てられる。この予測入力に基づく出力に対して、当該スレットの予測変数値を用いて、補正値が計算される。この補正値の計算は、予測変数値の一次微分係数の近似値としての勾配値として与えられる。シミュレーション・システムの場合一般的に、変数値は複数あるので、一次微分係数は、ヤコビ行列としてあらわされる。そこで、本発明では、その各々の成分が一次偏微分係数の近似値としての勾配値である行列をヤコビ行列と呼ぶことにする。すると、本発明において、補正値の計算は、このようにして定義されたヤコビ行列によって行なわれる。 （もっと読む）

【課題】小型化することができ、処理時間を削減ができる電磁界解析装置を得る。
【解決手段】解析で用いる係数、電界値及び磁界値をそれぞれ保持するメモリ群４ａ〜４ｃと、メモリ群４ａ〜４ｃの読み出し及び書き込みのアドレスを制御するメモリ制御部３と、メモリ群４ａ〜４ｃから係数、電界値及び磁界値を同時に読み出し、読み出した係数、電界値及び磁界値をそれぞれ所定のタイミングで所定クロック分遅延させ、電界及び磁界の時間変化式をストリーム形式で算出して電界値及び磁界値を更新する時間変化式算出部２とを設け、メモリ制御部３及びメモリ群４ａ〜４ｃは、読み出し用及び書き込み用のアドレス線６ａ、６ｂによって接続され、メモリ群４ａ〜４ｃ及び時間変化式算出部２は、読み出し用のデータ線７ａ〜７ｃによって接続されているとともに、書き込み用のデータ線８によって接続されている。 （もっと読む）