【課題】乗算器を使用しないハードウェア量の少ない演算器構成で、高並列に適したサイクルタイムの高速化が図れるとともに、ＲＯＭを用いなくても内積演算が効率よくかつ精度低下なく行うことができる内積演算装置および内積演算方法を提供する。
【解決手段】複数の入力ベクトル要素を格納する入力要素レジスタ２と、定数ベクトル要素の２のべき乗項と入力ベクトル要素との部分積を求めるバレルシフタ３と、部分積の累算を行う加減算器４と、加減算器の累算結果が格納されるアキュムレータ５と、アキュムレータ５に格納された累算途中の結果の切捨てを行うシフタ６と、定数ベクトル要素の最下位の２のべき乗項の同じ項にかかる全ての入力ベクトル要素の部分積の累算を行わせて順次高位の２のべき乗項にかかる部分積の累算を繰り返して最上位の２のべき乗項まで繰り返させる演算制御手段と、を備えている。 （もっと読む）

【課題】 浮動小数点積和演算あるいは固定小数点乗算がそれぞれ実行される場合に、無効な電力消費が発生するという問題点がある。
【解決手段】 通知された演算命令に基づいて選択した入力データを構成する複数の部分データそれぞれについて最上位ビットから連続している０の数を計数して第１のリーディングゼロカウントとし、第１のリーディングゼロカウントに基づいて入力データについて最上位ビットから連続している０の数を計数して第２のリーディングゼロカウントを出力するリーディングゼロ手段と、第１のリーディングゼロカウントを入力して演算命令に基づいた演算を行うとともに、第２のリーディングゼロカウントを入力して演算命令に基づいた演算を行う第１の演算手段と、第１の演算手段及びリーディングゼロ手段と連携して演算命令に基づいた演算を行う第２の演算手段とを有する。 （もっと読む）

【課題】 画像データの符号化及び復号の両方に共通して使え、ロッシ−・ロスレス符号化復号半２重システムを低コストで実現する。
【解決手段】 Ｎ個の入力データを、Ｎ次元空間上で回転変換する装置であって、特定の１つのデータを除くＮ−１個のデータ毎に第１と第２の重み係数が定められており、前記特定の１つの入力データにＮ−１個の第１の重み係数を乗じた結果を、対応するＮ−１個の入力データに加減算する第１群リフティング演算部１０１０と、第２の重み係数を、第１群リフティング演算出力のＮ−１個のデータに乗じ、Ｎ−１個の乗算結果を前記特定の１つのデータに加減算する第２群リフティング演算部１０２０と、第１の重み係数を、第２群リフティング演算出力の特定の１つのデータに乗じ、Ｎ−１個の乗算結果を対応するＮ−１個のデータに加減算する第３群リフティング演算部１０３０を有する。 （もっと読む）

【課題】ＩＥＥＥ７５４Ｒ規格に準拠した浮動小数点積和演算を行う。
【解決手段】浮動小数点演算器において、浮動小数点乗算器と浮動小数点加算器を個別に有し、通常はそれぞれが独立で動作するが、浮動小数点積和命令時には、浮動小数点乗算器は、浮動小数点乗算の中間結果を浮動小数点加算器に受け渡し、浮動小数点加算器は、中間結果幅に対応した桁合わせシフト（左右シフト）と仮数部絶対値加算と正規化シフトを行い、浮動小数点加算を行う。 （もっと読む）

【課題】回路における消費電力、複雑さ及びスペースを低減し、かつ演算処理を高めた集積回路における乗算器／積算器（ＭＡＣ）ユニット、更に同一の集積回路に前記ＭＡＣユニットを二重に設けた二重ＭＡＣユニットを提供する。
【解決手段】ＭＡＣユニット（１００）において、第１のバイナリ・オぺランドＸ（１０２）と第２のバイナリ・オぺランドＹ（１０４）との複数の部分積を発生するブース記録ロジック（１２０）と、低減した前記部分積を第３のオぺランドと算術的に組み合わせて最後の部分積を得るワラス・ツリー加算器（１３０）と、最後の和を発生する最後の加算器（１４０）と、前記最後の加算器を選択的に丸める即ち飽和させる飽和回路（１５０）とを備える。 （もっと読む）

【課題】整数型離散コサイン変換の丸め回数を少なくし、近似エラーを減少する。
【解決手段】順方向変換及び逆方向変換において、デジタル信号は、複数のブロックへとグループ分けされるデータ記号で構成され、各ブロックが所定数のデータ記号を含み、デジタル信号の２つのブロックを１つの変換エレメントにより変換するプロセスを備え、変換エレメントは、２つのサブマトリクスを含むブロック対角マトリクスに対応し、各サブマトリクスは、変換マトリクスを備え、且つ変換エレメントは、複数のリフトステージを備え、更に、各リフトステージは、補助的な変換及び丸めユニットによるデジタル信号のブロックの処理を含む。 （もっと読む）

【課題】少ない処理量で整数型ロスレスアダマール変換を実現する。
【解決手段】第１の演算器群１００１は、変換対象のデータＤ０を、変換対象のデータＤ１乃至Ｄ３にそれぞれ加算する。シフタ１０６は、データＤ０を１ビット左シフトする。第２の演算器群１００２は、第１の演算器群で算出された３つのデータを、シフタ１０６の出力データから減算する。シフタ１０７は、減算結果を１ビット右シフトすることで、第２の演算器群１０２による演算結果を、１／２にすると共に、その小数点以下を切り捨てる丸め処理を行なう。符号反転器１０８は、シフタ１０７の出力データの符号を反転し、ＤＣ変換係数データＹ０として出力する。第３の演算器群１００３は、シフタ１０８の出力データを、第１の演算器群１００１からの出力データから減じ、これらをＡＣ変換係数データＹ１乃至Ｙ３として出力する。 （もっと読む）

【課題】逆数または平方根逆数の近似計算をニュートンラフソン法によって行う際、同程度の大きさの浮動小数点数の減算処理に伴ってプロセッサで生じるビットシフト処理に起因するストールを回避でき、計算速度を向上できる演算装置を提供する。
【解決手段】演算装置１は、初期近似精度を持つ初期近似逆数に対して近似計算を行う。まず、中間値演算部１５が、ニュートンラフソン法の１段近似計算により、中間近似精度を持つ中間近似逆数を計算し、そして、目標値演算部１７が、ニュートンラフソン法の多段近似計算によって目標精度まで精度を高める。中間近似精度は、プロセッサでの浮動小数点数の減算処理に伴う仮数部のビットシフトによるストールが生じない上限ビットシフト量に対応する非ストール誤差を残すように設定されている。この中間近似精度が得られるように、中間値演算部１５では、故意に誤差を拡大した１段近似計算が行われる。 （もっと読む）

固定小数点計算を使用して、逆離散コサイン変換の計算を近似する技術が説明されている。これらの技術によれば、スケーリングされた係数のマトリクスに、スケールファクタを乗算することによって生成される。次に、バイアスをかけられた係数のマトリクスは、スケーリングされた係数のマトリクスのＤＣ係数に、中間バイアス値を加算することによって生成される。固定小数点算術演算は、そのあとで、バイアスをかけられた係数のマトリクスに対して変換を適用するために使用される。結果として生じるマトリクスにおける値は、そのあと、ピクセルコンポーネント値のマトリクスを導き出すために右シフトされる。ピクセルコンポーネント値のマトリクスは、そのあとで、ピクセルのマトリクスを作るために結合される。これらの技術によって生成されたピクセルのマトリクスは、理想的な逆離散コサイン変換（“ＩＤＣＴ”）を使用して、伸張されたピクセルのマトリクスに、非常に近似している。
（もっと読む）

固定小数点を用いる離散コサイン変換の計算における丸め誤差を低減するための技術について説明する。これらの技術に従って、離散コサイン変換において、縮尺された係数の行列は係数の行列の係数に縮尺因数を乗算することにより、計算される。次に、中点バイアス値および補足バイアス値が縮尺された係数の行列のＤＣ係数に加算される。次に、逆離散コサイン変換が求めた縮尺された係数の行列に適用される。次に、求めた行列中の値が画素成分値の行列を導出するために右シフトされる。ここに説明したように、補足バイアス値をＤＣ係数へ加算することはこの右シフトに起因する丸め誤差を減少させる。その結果、これらの技術を用いて復元されたディジタルメディアファイルの最終版は、ディジタルメディアファイルの原版により良く類似しているかもしれない。
（もっと読む）

固定小数点計算を使用して、逆離散コサイン変換の計算を近似する技術が説明されている。これらの技術によれば、スケーリングされた係数のマトリクスに、スケールファクタを乗算することによって生成される。次に、バイアスをかけられた係数のマトリクスは、スケーリングされた係数のマトリクスのＤＣ係数に、中間バイアス値を加算することによって生成される。固定小数点算術演算は、そのあとで、バイアスをかけられた係数のマトリクスに対して変換を適用するために使用される。結果として生じるマトリクスにおける値は、そのあと、ピクセルコンポーネント値のマトリクスを導き出すために右シフトされる。ピクセルコンポーネント値のマトリクスは、そのあとで、ピクセルのマトリクスを作るために結合される。これらの技術によって生成されたピクセルのマトリクスは、理想的な逆離散コサイン変換（“ＩＤＣＴ”）を使用して、伸張されたピクセルのマトリクスに、非常に近似している。
（もっと読む）

固定小数点の計算を使用して離散コサイン変換の計算中に丸め誤差を低減させる技法が、説明される。これらの技法によれば、逆離散コサイン変換において、係数のベクトルは、固定小数点数に対して一連のバタフライ構造演算を使用して計算される。次に、中間バイアス値と、補足バイアス値とが、スケール変更された係数の行列のＤＣ係数に対して加算される。次に、逆離散コサイン変換が、スケール変更された係数の、結果として生ずる行列に対して適用される。次いで、結果として生ずる行列の中の値は、ピクセル成分値の行列を導き出すために右シフトされる。ここにおいて説明されるように、ＤＣ係数に対する補足バイアス値の加算は、この右シフトに帰せられる丸め誤差を低減させる。結果として、これらの技法を使用して伸張されるデジタルメディアファイルの最終バージョンは、デジタルメディアファイルの元のバージョンに、より密接に類似することができる。
（もっと読む）

【課題】 多様な仕様の逆変換アルゴリズムを実行することができる逆変換回路を得ることを目的とする。
【解決手段】 入力前処理部１から出力された列データｄ₀〜ｄ₃と係数テーブル２から出力された行データｃとの積和演算を実施する積和演算部３〜６を設け、可変丸め部７が積和演算部３〜６における演算結果の行要素毎に、別々の丸め処理を実施するようにする。これにより、定数項ｅを適宜設定することで、多様な仕様の逆変換アルゴリズムを実行することができるようになる。 （もっと読む）

【課題】 ベクトルレジスタの各要素の書換えを行うことなく、２つのオペランドの演算を容易に行うことが可能なベクトル積和演算回路を提供する。
【解決手段】 マスクレジスタ３１〜３３は各オペランド毎にデータの有効／無効を示すマスクビットを格納する。制御回路１１〜１３は演算モードと各オペランドに付随するマスクビットとから選択信号を生成する。機能セレクタ１〜３は各オペランドを入力とし、オペランドデータと予め設定された所定値（“０”または“１”）とのうちのいずれかを制御回路１１〜１３からの選択信号にしたがって選択し、積和演算回路の各回路に出力する。 （もっと読む）

【課題】 より正確な浮動小数点を用いた演算を行うこと。
【解決手段】 乗算対象である第１の数と第２の数との積の演算を、二進浮動小数点を用いて行う演算装置であって、前記第１の数、前記第２の数、および、演算によって発生した数を、所定の桁数より下位の桁のビットを切り捨てるかあるいは切り上げることによって所定の桁数内の数として記憶する記憶部と、前記記憶部に記憶された前記第１の数を１のビットの最上位桁と最下位桁が分かれるように２つ以上の数に分離し、前記分離したそれぞれの数と前記第２の数の積の演算を行い、それぞれの当該演算結果を別々に前記記憶部に記憶させる処理部と、を有することを特徴とする。 （もっと読む）

論理回路は、複数の算術関数ユニット（２０）を使用して様々なモーダル区間計算値を算出する。マルチプレクサ（６８）は、所望の計算値を記憶レジスタ（４３）にゲート制御によって出力する。
（もっと読む）

【課題】 1回の丸め処理のみによる16点ロスレスアダマール変換を実現する。
【解決手段】 16個のデータにアダマール変換行列を乗算して16個の線形アダマール変換係数を得る線形変換工程と、前記16個の線形アダマール変換係数を、各々が奇数個となるよう4種類のグループに分類し、該グループ毎に所定のオフセット値を加算するオフセット工程と、前記オフセット値の加算後に小数点以下を切り捨てて前記ロスレスアダマール変換係数を得る整数化工程と、を有する。 （もっと読む）

丸め誤差の減少のために、第１および第２の非整数の入力値は、丸められ第３の入力値に加算される（２６９）非整数の結果値を得るために非整数の状態で、例えば加算によって、提供され（２６０、２６２）、組み合わされる（２６８）。したがって、丸め誤差は、リフティングステップに分割された２つの回転間、または、リフティングステップに分割された第１回転およびそれに続く多次元リフティングの連なりの第１のリフティングステップ間のインターフェイスで減少させることができる。 （もっと読む）

時間ドメインから周波数ドメインへ及びそれとは逆にデジタル信号のドメイン変換を実行する方法において、複数のリフトステージを含む変換エレメントにより変換を実行するステップを備え、前記変換は変換マトリクスに対応し、複数のリフトステージのうちの少なくとも１つのリフトステージは、少なくとも１つの補助的な変換マトリクスと、丸めユニットとを備え、この補助的な変換マトリクスは、前記変換マトリクスそれ自体で構成されるか、又は低い次元の対応変換マトリクスで構成される。この方法は、更に、前記補助的な変換マトリクスによる変換の後に前記丸めユニットにより信号の丸め演算を実行するステップも備えている。 （もっと読む）

変換マトリクスを含む変換関数を使用して時間ドメインから周波数ドメインへ及びそれとは逆にデジタル信号を変換する方法であって、デジタル信号は、複数のブロックへとグループ分けされるデータ記号で構成され、各ブロックが所定数のデータ記号を含むような方法。この方法は、デジタル信号の２つのブロックを１つの変換エレメントにより変換するプロセスを備え、変換エレメントは、２つのサブマトリクスを含むブロック対角マトリクスに対応し、各サブマトリクスは、変換マトリクスを備え、且つ変換エレメントは、複数のリフトステージを備え、更に、各リフトステージは、補助的な変換及び丸めユニットによるデジタル信号のブロックの処理を含む。 （もっと読む）