【課題】不揮発性メモリのバッファ領域のウェアレベルを緩和するメモリシステムが提供される。
【解決手段】本発明によるメモリシステムは使用者領域とバッファ領域を有する不揮発性メモリと、前記不揮発性メモリのウェアレベル情報に基づいて、前記使用者領域の一部ブロックを前記バッファ領域に転換する動作を管理するためのウェアレベル制御ロジックと、を含む。前記ウェアレベル情報は前記使用者領域のプログラム−消去サイクル情報、ＥＣＣエラー率情報、又は消去ループ回数情報であり得る。本発明によると、バッファ領域のＰ／Ｅサイクル耐久性（ｅｎｄｕｒａｎｃｅ）を増加するか、或いはＥＣＣエラー率や消去ループ回数の増加率を減らすことによって、メモリシステムの性能を向上させ得る。 （もっと読む）

【課題】不揮発性メモリ（ＮＶＭ）システムのためのウィーブシーケンスカウンタ（ＷＳＣ）を形成するシステム及び方法を提供する。
【解決手段】ＷＳＣは、ＮＶＭの各ページがプログラムされるシーケンスを識別する。「ウィーブ(weave)」とは、複数のブロックを、一度にプログラムするためにオープンにし、従って、それらのブロックのページを「織る」ようにプログラムするのを許すことを指す。ホストウィーブシーケンスカウンタ（ＨＷＳＣ）を形成するシステム及び方法も開示される。新たなデータがＮＶＭへ最初にプログラムされるたびに、そのデータが特定のＨＷＳＣに関連付けられる。データに関連付けられたＨＷＳＣは、データが新たなページへ移動されたときでも（例えば、ウェアレベリングの目的、等のために）、変化することがない。 （もっと読む）

【課題】複数の半導体メモリをストレージとして用いる場合のトータル的な応答性の向上を図ることのできる情報処理装置を提供する。
【解決手段】この情報処理装置は、複数の半導体メモリそれぞれの物理的特性を評価して、評価結果に見合った用途属性を、少なくとも一部の半導体メモリに割り当てる割当部と、データのライト命令に対して当該データのライト先として最適な用途属性の前記半導体メモリを判定する判定部とを具備する。複数の半導体メモリの物理的特性に個体差がある場合に、その半導体メモリの物理的特性が活かされるようにデータのライト先が判定部にて判定される。これにより、複数の半導体メモリを１つのストレージとして用いた場合のストレージのトータル的な応答性の向上を期待できる。 （もっと読む）

【課題】省エネ復帰時間を短縮しながらハングアップすることなく確実に復帰させることを目的とする。
【解決手段】省エネモード中の電源を監視して（１００）、閾値以上の電圧が検出された場合には、省エネ復帰から通常復帰に切り換えて、メモリに記憶された展開情報を利用せずに、メモリを初期化して新たに情報を展開して復帰する通常復帰が行われるように制御し（１０４〜１１２）、閾値以上の電圧が検出されない場合にはメモリに記憶された展開情報を利用する省エネ復帰が行われるように制御する（１０４）。 （もっと読む）

【課題】ライトバック処理の発生頻度を抑制することができるようにする。
【解決手段】メモリ制御部は、不揮発性メモリに書き込む書き込みデータを有する上位層としてのファイルシステム制御部から、書き込みサイズ通知により、書き込みデータのサイズを取得する。メモリ制御部は、取得された書き込みデータのサイズの空き領域を検索し、検索結果に基づき、書き込みデータの書き込み先の論理アドレスを上位層に通知する。本技術は、例えば、不揮発性メモリを制御するメモリ制御装置に適用できる。 （もっと読む）

【課題】１つのプログラムから生成される複数のスレッド間の実行時間の不均衡を抑制する。
【解決手段】記憶装置３００において電力制御が行われる単位のメモリブロック毎に省電力状態への遷移が禁止されているか否かを表すデータを格納する第１のデータ格納部２２０と、あるプログラムのスレッド毎に、省電力状態にあるメモリブロックへのアクセスが要求された回数を格納する第２のデータ格納部２３０と、演算処理装置１００から受信したメモリ要求のアクセス先を含むメモリブロックが省電力状態となっている場合には第２のデータ格納部においてメモリ要求の要求元スレッドについての回数を増加させ、増加後の回数が所定の閾値を超えた場合には第１のデータ格納部においてメモリ要求のアクセス先を含むメモリブロックについて省電力状態への遷移が禁止されていることを表すデータを設定する制御部とを有する。 （もっと読む）

【課題】省電力モードでコントローラ側のメモリインターフェース部をオフにして省電力モードを実現できる電子装置及びマイクロコントローラ並びにそれらの制御方法を提供する。
【解決手段】電子装置において、ノーマルモードから省電力モードへの切替時セルフリフレッシュモードで動作するメインメモリと、省電力モードからノーマルモードへの切替時セルフリフレッシュモードを解除するための予設定信号を出力するメモリコントローラ部と、メモリコントローラ部から出力された予設定信号をメインメモリに伝送するメモリインターフェース部と、予設定信号が出力されたか否かを検出する信号検出部とを有し、メモリコントローラ部はノーマルモードから省電力モードへの切替時メモリインターフェース部をパワーオフさせ、省電力モードからノーマルモードへの切替時信号検出部によりプリセット信号の出力が検出されるとメモリインターフェース部をパワーオンさせる。 （もっと読む）

【課題】データバスの効率を向上するために有用な情報を取得することができるバスモニタ装置、バスモニタ方法、およびプログラムを提供する。
【解決手段】共通バスに接続された複数の処理ブロックが、複数のバンクを有するアドレス空間からなるメモリとの間で、共通バスを介してデータの受け渡しを行う際の、該データの受け渡しの状態を表す転送情報に基づいて、予め定められた一定の単位時間あたりの共通バス上のデータの帯域を測定する測定部、を備える。 （もっと読む）

【課題】メモリの不揮発エリアにデータを書き込む際における未使用領域の検索回数を削減し、検索時間を短縮することができるメモリの不揮発エリアの管理方法を得る。
【解決手段】メモリの不揮発エリアの管理方法であって、データ種別毎に、メモリの不揮発エリアが複数の格納領域に分割され、各データ種別の格納領域について、格納領域に格納されるデータ一件分の領域毎に、当該領域の状態を示す管理情報が設定され、起動時に、管理情報を読み取り、データ一件分の領域の状態を判定し、最新データの書き込み位置を決定するステップと、最新データの書き込み位置をＲＡＭに保存するステップと、を備えたものである。 （もっと読む）

【課題】不揮発性メモリにおける記憶ブロック間のデータ消去回数のばらつきを抑える。
【解決手段】電子制御装置は、フラッシュＲＯＭを備える。フラッシュＲＯＭは、複数の記憶ブロックを備え、記憶ブロック単位でのデータ消去が可能な周知のメモリである。電子制御装置のＭＰＵは、フラッシュＲＯＭの記憶ブロック群を、書込頻度が低いデータ記憶用の低頻度ブロック群と、書込頻度が高いデータ記憶用の高頻度ブロック群とにグループ化する。そして、高頻度ブロックのデータ消去回数に基づき、データ消去回数が１００の倍数となる度、低頻度ブロックを、記憶ブロック一つ分ずらすようにして、高頻度ブロックと入れ替える。この動作によって、フラッシュＲＯＭ内の記憶ブロック群を再グループ化する。一般的に高頻度ブロックのデータ消去回数のほうが低頻度ブロックよりも多くなるが、再グループ化により記憶ブロック間のデータ消去回数のばらつきは抑えられる。 （もっと読む）

【課題】コンパイル及びリンクによりプログラムを生成する際に、複数のメモリにおけるアクセス速度の違いを考慮した最適化を実現するプログラム生成装置、プログラム生成方法及びプログラムを提供する。
【解決手段】アクセス速度の異なる複数のメモリを有するコンピュータで動作されるプログラムを生成するプログラム生成装置であって、１回目のコンパイル及びリンクによりプログラムを生成し、そのプログラムをコンピュータ上で動作させた際のメモリに対するアクセスの監視結果と、複数のメモリのアクセス速度を示す情報とに基づいて、頻繁にアクセスされるデータを優先的にアクセス速度が速い方のメモリに配置するようにして、２回目のコンパイル及びリンクによりプログラムを生成することを特徴とする。 （もっと読む）

【課題】網監視装置における複数の処理プロセスでの処理競合による設定時間内の入出力処理未完了か、定常的なデータ格納領域の不具合かを判別すること。
【解決手段】正常解放バッファチェインから取得したバッファに対して、監視対象装置の動作情報の書き込みや読み出しが失敗した場合、タイマ満了後に当該取得したバッファを使用中状態から使用可能状態へと解放して異常解放バッファチェインの末尾に接続し、テストパターンデータの書き込みや読み出しが正常に実行されるか否かの正常性確認試験を行う。 （もっと読む）

【課題】イレース単位であるイレースブロックのサイズが不明である記録媒体について、当該サイズを算出可能にする。
【解決手段】イレースブロックを有する記録媒体の先頭セクタから順次データを書き込み、セクタごとにデータの書き込み開始から、記録媒体からの書き込み完了の応答があるまでの時間を計測する。そして当該応答時間が閾値以上である場合に複数のイレースブロックへのアクセスが行われたと判断して、当該セクタから先頭セクタまでのセクタ数に基づき、セクタ数を記録媒体のイレースブロックのサイズを算出する。 （もっと読む）

【課題】書き換え保証回数内で書き換え頻度を変更し、不揮発性メモリでのデータ記憶の信頼性を向上することができる不揮発性メモリへの保存方法を提供する。
【解決手段】複数のデータを保存し、電気的に上記データの書き換えが可能で、各データの書き込み範囲より大きい所定範囲の単一ブロックを一括でしか消去できない不揮発性メモリ４へのデータの書き換えを行う制御装置１００は、複数のデータが、書き換え頻度の高いデータと、書き換え頻度の低いデータとからなり、不揮発性メモリ４の書き換え回数をカウントするカウント部１０と、カウント部１０にてカウントされた書き換え回数が所定値以上であるか否かを判断する判断部１１と、判断部１１にて所定値以上と判断されると書き換え頻度の高いデータの書き換え頻度を変更する設定部１２とを備える。 （もっと読む）

【課題】電子機器を省電力で動作させる一方法を提供する。
【解決手段】メモリーコントローラー及びメモリーＰＨＹにより制御されるＳＤＲＡＭと接続し、通常モード及び省電力モードで動作可能なＳｏＣは、省電力モードにおいて電源オフされるブロックＡ及び電源オフされないブロックＢを含む。ブロックＡには、メモリーコントローラーが含まれる。ブロックＢには、メモリーＰＨＹと、前記メモリーコントローラー及び前記メモリーＰＨＹの間に設けられ、省電力モード中に前記メモリーコントローラーからの出力信号を所定のレベルに固定する信号レベル保持セルが含まれる。 （もっと読む）

【課題】トリム要求によりセクタ単位で不要であることが通知された領域について、フラグ用の追加記憶領域を要さずに不要か否かの情報を保持することが可能なメモリシステムを提供する。
【解決手段】実施形態のメモリシステム２は、不揮発性メモリ６と、ホスト１が指定する論理アドレスと前記不揮発性メモリ上での物理アドレスとの対応を管理単位毎に保持する論物変換テーブルを備えた記憶手段４を備える。メモリシステム２は、前記管理単位より小さいデータ量を単位として論理アドレスの削除領域を指定した削除通知を前記ホスト１から受け取った場合に、当該削除領域に含まれる前記管理単位に満たない領域と前記論物変換テーブルにおいて対応する物理アドレスの前記不揮発性メモリ６上の領域に所定のデータパターンを書き込むコントローラ３を備える。 （もっと読む）

【課題】書き込み禁止時間を短くするとともに、フラッシュメモリへデータを書き込む回数を少なくする。
【解決手段】本発明に係る半導体装置１００は、複数のセクタ２００の各々が、データの書き込みの対象となる使用中状態であるか、データが書き込まれた後の使用済み状態であるか、データ消去済みの未使用状態であるかを管理するセクタ管理部１２３と、複数項目の各々に対して、当該項目の最新のデータが前記使用済み状態のセクタに格納されている有効状態であるか、当該項目の最新のデータが前記使用中状態のセクタに格納されている無効状態であるかを管理するデータ管理部１２６と、使用中状態のセクタ２００Ｂの空き容量が設定値２３０以下になった場合に、使用済み状態のセクタ２００Ａに格納されている、有効状態の項目の最新のデータを、使用中状態のセクタ２００Ｂへ転送する転送部１２２とを備える。 （もっと読む）

【課題】書き換え回数制限下での実効的な書き換え容量を増大したメモリシステムを提供する。
【解決手段】実施形態のメモリシステム１は、２ビット以上の所定ビット数の記憶容量のメモリセルを複数個有する不揮発性メモリ２と、前記メモリセルの書き換え回数を管理する書き換え回数管理テーブル４０を備える。実施形態のメモリシステムは、ホスト７からの書き込み要求に応じたビット数で前記メモリセルに書き込みを行い、前記書き換え回数管理テーブル４０が管理する前記メモリセルの書き換え回数が所定の回数を超えた後は、前記メモリセルを前記記憶容量に依存したグループに分割し、ホストからの書き込み要求に応じたビット数の前記記憶容量に対応する前記グループの前記メモリセルに書き込みを行うコントローラ３を備える。 （もっと読む）

【課題】コンピュータのメモリ使用に関する情報を提供する。
【解決手段】ディスプレイユニットに接続されるクライアントユニット８を有する呼出コンピュータ２、駆動システムコア４、駆動システムコアユニット５、カップリングユニット６、及び中継ユニット７を有する被呼出コンピュータ１、及び少なくとも１つの呼出コンピュータと少なくとも１つの被呼出コンピュータとを接続する通信チャネルとを備え、カップリングユニットは、駆動システムコアに統合される駆動システムコアユニットと、少なくとも１つの被呼出コンピュータに統合される中継ユニットとに接続され、中継ユニットと駆動システムコアユニットとの間で中間のデータ転送装置としての役割を果たし、駆動システムコアユニットへのアクセスを確立し、中継ユニットから駆動システムコアユニットにデータを転送し、駆動システムコアユニットから中継ユニットにデータを伝送する。 （もっと読む）

【課題】読み出し動作を高速化し、かつ書き込みに利用可能なフリーブロックを増加させる。
【解決手段】メモリシステム１は、不揮発性記憶装置３と情報処理装置２とを有する。情報処理装置２は、不揮発性記憶装置３の第１の論理アドレス領域からデータを読み出し、第１の論理アドレス領域に対応する読み出しデータが関数で表されるデータと同じである場合に、不揮発性記憶装置３に、第１の論理アドレス領域のデータを無効にするための削除通知を行う第１の制御回路を含む。不揮発性記憶装置３は、有効なデータに対応する論理アドレスと物理アドレスとを関連付ける管理テーブルと、削除通知により指定された論理アドレスを無効にするように管理テーブルを書き換え、情報処理装置２から受信した読み出し命令に含まれる論理アドレスが無効である場合に、関数で表されるデータを情報処理装置２に送信する第２の制御回路とを含む。 （もっと読む）