【課題】ホスト装置からのリード要求に対する応答を効率的に実行すること。
【解決手段】データ転送装置は、ホスト装置からリード要求されたデータを不揮発性メモリから読み出すための前記不揮発性メモリに対する命令を生成する第１命令生成部と、一時メモリと前記不揮発性メモリとを用いた内部処理にかかる、前記不揮発性メモリに対する命令を生成する第２命令生成部と、前記第１命令生成部が生成した命令を一時記憶するキュー構造の第１記憶部と、前記第２命令生成部が生成した命令を一時記憶するキュー構造の第２記憶部と、前記第１記憶部が記憶している命令を前記第２記憶部が記憶している命令よりも優先して読み出して、当該読み出した命令を前記不揮発性メモリに送信する不揮発性メモリ管理部と、を備えている。 （もっと読む）

【課題】記憶装置及びデータが伝送される伝送部の利用効率を向上させることができるデータ処理装置を提供する。
【解決手段】データ処理装置１０は、記憶装置１２と、データが伝送される伝送部２０と、読み出し要求を行って伝送部２０を介して記憶装置１２からデータを読み出す読み出し手段１８と、読み出し要求を単位記憶領域毎の複数の読み出し要求へと分割する要求分割手段２４と、分割された複数の読み出し要求による各単位記憶領域への読み出し順序が予め定められた順序でない場合に、予め定められた順序となるように、読み出し要求を並び替える要求並べ替え手段２６と、伝送部２０と読み出し要求を行なった読み出し手段１８との間に介在され、並べ替えた読み出し要求の順序によって読み出されたデータを、並び替え前の読み出し要求の順序と対応する順序へと並び替えるデータ並び替え手段３０とを有する。 （もっと読む）

【課題】メモリの個数を削減することができ、半導体装置のチップ面積を削減することが可能なトランザクション制御装置を提供すること。
【解決手段】イニシエータ別トランザクション待ち行列管理部１０２は、受付制御部１０１によってキューイング可能と判定されたトランザクションをキューイングし、トランザクションに対応する許容待ち時間が完了するまでに、トランザクションのデータが大規模メモリに書き込まれるようにトランザクション待ち行列の管理を行なってデータの書き込み要求を行なう。優先順位制御部１０３は、受付制御部１０１によってキューイングが不可と判定されたトランザクションのデータおよびイニシエータ別トランザクション持ち行列管理部によって書き込み要求が行なわれたトランザクションのデータを優先順位に応じて大規模メモリに書き込む。したがって、メモリの個数を削減することができ、半導体装置のチップ面積を削減することが可能となる。 （もっと読む）

【課題】 データ転送装置から記憶装置へのデータ転送のスループットを向上する。
【解決手段】 データ転送装置１は、複数の一時保存部２（２₁，・・・２_n（ｎは２以上の整数））と、順序制御部３と、データ読み出し部４と、転送制御部５とを有する。各一時保存部２（２₁，・・・２_n）は、転送先の格納位置を示すアドレス情報付きのデータが入力されるデータ入力部６を通ってデータ転送装置１に入力したデータを保存する。データ読み出し部４は、各一時保存部２から、並列に、データを読み出す。転送制御部５は、その読み出された各データを、当該データに添付されているアドレス情報に基づいた転送先に対応しているデータ出力部７に出力する。順序制御部３は、各一時保存部２から並列に読み出される各データの転送先に対応するデータ出力部７が互いに異なるように、一時保存部２毎にデータの読み出し順を設定する。 （もっと読む）

【課題】多チャネルによるリード／ライトを適切なタイミングで行いパフォーマンスを向上できる。
【解決手段】チャネル毎のキューは、記憶媒体に対するデータの書込命令を保持する。第１の制御手段は、複数のチャネルのキューに書込命令が保持され、複数のチャネルを同期させた上で書込命令の処理が可能になるまでの間に、記憶媒体に対するデータの読出命令を受け付けた場合に、当該読出命令によるデータの読み出し処理を、書込命令より優先して行わせ、複数のチャネルで書込命令の処理が可能になった場合に、複数のチャネルを同期させた上で書込命令によるデータの書き込み処理を行わせる。生成手段は、書込命令による処理を行う際、複数のチャネルで書き込まれるデータに基づいて、複数のチャネルで書き込まれたデータの誤りを検出および訂正するためのエラー訂正符号を生成する。第２の制御手段は、エラー訂正符号を、記憶媒体に書き込む処理を行う。 （もっと読む）

【課題】迫力のあるグラフィックスを生成するためには競合リソース間におけるメインメモリへのアクセスを効率的に制御するすることが重要である。このために、ＣＰＵやグラフィックス関連リソースに対して高い優先順位を付与し、メインメモリへの高速アクセスを保証する。
【解決手段】メモリコントローラ１５２は、メインメモリ１１２へのアクセスをシークする様々な競合メモリ間の調停、メモリアクセス要求リソースのメモリ待ち時間および帯域幅必要条件の対処、バスターンアラウンドを減少させるためのバッファ書き込み、メインメモリのリフレッシュ、およびプログラム可能なレジスタを用いてのメインメモリの保護など、メモリ制御関連の様々な機能を果たす。メモリコントローラ１５２は、それぞれ異なる競合リソースからの書き込み要求をキューにいれる、「グローバル」書き込みキューを使用してメモリの読み出し／書き込みの切り替えを最小にする。 （もっと読む）

【課題】ＤＲＡＭを主記憶に使用しＬＳＩ内蔵メモリを一時記憶として使用するメモリシステムにおいて、ＤＲＡＭへの書き戻し時間を短くする。
【解決手段】内蔵メモリからＤＲＡＭへの書き戻し時に同一のＤＲＡＭページのアクセスは連続して発行されるようにアクセス順序を生成し、別のＤＲＡＭページへのアクセスは直前に書き戻しを行ったＤＲＡＭバンクと異なるバンクとなるようにアクセス順序を生成する。さらに、内蔵メモリをキャッシュとして使用し、キャッシュ内に保持されたデータの無効化を行う際に同一のＤＲＡＭページに対応するエントリは連続して無効化し、別のＤＲＡＭページに対応するエントリは直前に無効化したＤＲＡＭバンクとは異なるバンクとなるように無効化する。 （もっと読む）

【課題】論理規模を増大させることなく、複数のバスマスタからのリクエスト発行数を増加させる。
【解決手段】本発明による半導体集積回路１００は、複数のキュー３３０と、複数のバスマスタ１、２から発行されたリクエストのアクセス先のアドレスに基づいて、リクエストを複数のキュー３３０のいずれかに振り分けるリクエスト振り分け部３０１と、複数のキュー３３０から選択したキュー内のリクエストを、外部デバイス５に発行するリクエストセレクタ３０２とを具備する。 （もっと読む）

【課題】複数ＣＰＵ間での排他制御を考慮する必要がなく、簡単な制御で、他の動作の割り込み無く複数チャネルの不揮発性メモリの消去動作を実施する。
【解決手段】複数のＣＰＵと複数チャネルの不揮発性メモリとを有する半導体記憶装置であって、複数チャネルの不揮発性メモリ毎の消去動作用のアドレスからなるアドレスリストをアドレスリストキュー１４に設定する手段と、いずれかのＣＰＵから発生された単一の消去動作要求に応じて前記アドレスリストに記載の各アドレスについての一連の消去動作コマンドを連続して発生するコマンド制御部１８と、前記一連の消去動作コマンドを各アドレスに対応したチャネルの不揮発性メモリに与える分配器２４とを具備する。 （もっと読む）

【課題】メモリ装置をアクセスする複数のマスタに対して、必要なデータを円滑に転送する。
【解決手段】情報処理システムは、メモリ装置（ＭＥＭ０）と、上記メモリの動作を制御可能なメモリ制御装置（ＳＬ０）と、それぞれ上記メモリ制御装置を介して上記メモリ装置へアクセス可能な複数のバスマスタ（ＭＳ０〜ＭＳ３）とを含む。上記メモリ制御装置は、上記バスマスタからのアクセス要求を保持可能なバッファを含み、上記バッファの利用権を上記バスマスタ毎に設定可能である。 （もっと読む）

【課題】ローアドレスとカラムアドレスを異なるタイミングで出力してアクセスする同期式のメモリにアクセスする際に効率良くアクセスすることができるメモリ制御装置を提供する。
【解決手段】３以上の複数のメモリアクセス要求を蓄えられるように構成されたコマンドキュー３に蓄えられている全てのメモリアクセス要求に基づいて、メモリ制御部４の発行コマンド判定部５がメモリコマンドを判定する。 （もっと読む）

【課題】メモリアクセス装置の各ポートのキャッシュ装置とメモリとの間で、各ポートの命令のリクエストの調停を行うメモリアクセス処理装置で、調停が混雑している場合に、メモリアクセスを最適化して、メモリアクセス効率を向上できるようにする。
【解決手段】調停制御部４は混雑判定部８を有し、混雑判定部８により調停の混雑が判定される。命令発行制御装置３ａ〜３ｄでは、調停が混雑している場合には、ストア命令をバッファに退避させ、ロード命令がストア命令を追い越すように制御している。このように、調停が混雑している場合には、ロード命令をストア命令に優先させるように、命令のリクエストの出力順を変更することで、メモリアクセスの最適化を図ることができる。 （もっと読む）

【課題】システム全体で消費電力を低減させることを目的とする。
【解決手段】省電力モードで動作する機能を有する複数のメモリにアクセスするメモリ制御回路であって、メモリに対するアクセスを複数、保持するアクセス保持手段と、アクセスが複数のメモリのどれに対するものであるかをデコードするデコード手段と、デコード手段のデコードの結果と各メモリが省電力モードへ投入されているか否かの情報とからアクセス保持手段に保持されている複数のアクセスと外部からのアクセスとのリオーダを行うリオーダ手段と、を有することによって課題を解決する。 （もっと読む）

本開示は、コマンドを変更するための方法、装置、モジュール、及びシステムを含む。１つの装置実施態様は、コマンドを保持するように構成されたコマンドキューを含むチャンネルを含むメモリコントローラと、キュー内の少なくとも複数のコマンドを変更し且つ変更されたコマンドを実行するように構成された電気回路とを含む。
（もっと読む）

【課題】バスマスタの処理内容に応じて優先度を切り替え、優先度の切り替え粒度が細かい場合であっても、ジョブに同期した優先度の切り替えを行うことで、効率的にデータ処理を行うためのメモリアクセスを実現する。
【解決手段】アクセスキュー１０１４は、受信した複数のアクセスを保持し、ディスクリプタ領域へのアクセスであった場合、アクセスされたディスクリプタをデコードし、そのディスクリプタが示すデータ領域を保持する。また、ディスクリプタへのアクセスからディスクリプタが示す領域へのアクセスの優先度を決定し、決定した優先度をデータ領域と対で保持する。また、データ領域判別回路１０１３は、バスマスタからのアクセスが保持しているデータ領域に該当するかを判別し、前記アクセスがデータ領域に該当した場合には、アクセスキュー１０１４は、データ領域と対の優先度に応じて保持しているアクセスの順序を変更する。 （もっと読む）

【課題】複数のリクエスト保持手段が優先度を有するリクエストを保持する場合に、最も優先度の高いリクエストをできるだけ早く出力する。
【解決手段】優先度“２”のリクエストＡ，優先度“３”のリクエストＢ，優先度“３”のリクエストＣ，優先度“４”のリクエストＤをそれぞれバッファ３２，３３，３４，３１が保持しているときに、バッファ３１が新たな優先度“１”のリクエストＥを保持すると（（ａ）参照）、バッファ３１が既に保持しているリクエストのうち新たなリクエストより優先度の低いものを新たなリクエストと同じ優先度にする優先度変更処理が行われて、リクエストＤの優先度が“４”から“１”に変更される（（ｂ）参照。値が小さいほど優先度は高い）。そして、出力制御装置はバッファ３１〜３４の保持する最も優先度の高いリクエストＤ，Ｅを出力する。これにより、後から保持された優先度の高いリクエストＥをできるだけ早く出力できる。 （もっと読む）

【課題】複数のデータ処理装置（バスマスタ）から１つの記憶装置にアクセス要求が発行されてバスが競合するメモリアクセスシステムにおけるアクセス効率を改善する。
【解決手段】メモリ制御装置におけるアクセス要求受付手段２２は、ＤＲＡＭ１０の連続したアドレスに配置されているデータに対する連続する複数のアクセス要求、または、ＤＲＡＭ１０の不連続なアドレスに配置されているデータに対する連続する複数のアクセス要求を、連続した複数のアクセス要求として受け付ける。アクセス要求並べ替え手段２４は、アクセス要求受付手段２２が受け付けた連続するアクセス要求について、１つのデータ処理装置から出力された、データの書込み要求、または、データの読み出し要求のいずれか一方の連続したアクセス要求の範囲内でＤＲＡＭ１０のバンク順に連続したアクセス要求を並べ替えてＤＲＡＭ１０のアクセスを制御する。 （もっと読む）

【課題】キャッシュと主記憶部との間に実装されるロードストアキューについて、リードサイクル及びライトサイクル間のバス切替における空きサイクルの発生を抑制して、主記憶部に対して効率的にリクエストを発行する。
【解決手段】ロードストアキューの制御方法は、主記憶部に対して発行するリクエストを保持する制御方法であって、ロードストアキュー内におけるリクエストの順序を並び替え、連続したストアリクエストと連続したロードリクエストとなるように制御するものである。 （もっと読む）

メモリアクセス動作を制御するためのシステムおよび方法が開示される。システムはメモリデバイスへのリクエストを実行する１つ以上のリクエスタを含み得る。メモリコントローラ内で、リクエストキューはリクエスタからリクエストを受け取り、バンクデコーダは宛先バンクを決定し、リクエストは適切なバンクキュー中に置かれる。順序付けユニットは、現在のリクエストは受け取られた順序に対して再順序付けされ得るか決定し、再順序付けの決定に基づいて新しいメモリサイクルを生成する。再順序付けは、同一のページに対する複数のリクエスト、複数の読み出し、または複数の書き込みが存在するかどうかに基づいても良い。メモリインターフェイスは、各メモリリクエストをメモリサイクル順序で実行する。データバッファは、書き込みデータを、それがメモリに書き込まれるまで保持し、読み出しデータを、それがリクエスタに戻されるまで保持する。データバッファはまた、読み出し・変更・書き込み動作中で用いられるメモリワードを保持する。
（もっと読む）

【課題】共通のアクセス処理部に対して、高優先アクセス要求、および低優先アクセス要求が同時に発生しており、さらに、高優先アクセスが絶え間なく発生している場合においても、高優先アクセス処理の平均遅延増加を抑えながら、低優先アクセスの平均処理時間を短縮する技術を提供する。
【解決手段】アクセス調停装置において、発行済みアクセス要求保持部（３１３）と、空き時間判定回路１（３１０）と、空き時間判定回路２（３１１）とを有し、空き時間判定回路１（３１０）によって発行済みアクセス処理と最優先アクセス処理との間に空き時間が発生することが判定され、かつ空き時間判定回路２（３１１）によって発行済みアクセス処理と準最優先アクセス処理との間に空き時間が発生しないことが判定された場合、最優先アクセス要求と準最優先アクセス要求との優先順位を入替える。 （もっと読む）